TWI337390B - Method for semiconductor device performance enhancement - Google Patents
Method for semiconductor device performance enhancement Download PDFInfo
- Publication number
- TWI337390B TWI337390B TW096102283A TW96102283A TWI337390B TW I337390 B TWI337390 B TW I337390B TW 096102283 A TW096102283 A TW 096102283A TW 96102283 A TW96102283 A TW 96102283A TW I337390 B TWI337390 B TW I337390B
- Authority
- TW
- Taiwan
- Prior art keywords
- insulating layer
- semiconductor
- layer
- nmos
- pmos device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 69
- 239000004065 semiconductor Substances 0.000 title claims description 68
- 239000000758 substrate Substances 0.000 claims description 40
- 238000004519 manufacturing process Methods 0.000 claims description 26
- 238000009825 accumulation Methods 0.000 claims description 15
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 6
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims 1
- 229910052797 bismuth Inorganic materials 0.000 claims 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 230000004048 modification Effects 0.000 claims 1
- 238000012986 modification Methods 0.000 claims 1
- 230000000717 retained effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 113
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 19
- 238000002955 isolation Methods 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- VGRFVJMYCCLWPQ-UHFFFAOYSA-N germanium Chemical compound [Ge].[Ge] VGRFVJMYCCLWPQ-UHFFFAOYSA-N 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- NZIHMSYSZRFUQJ-UHFFFAOYSA-N 6-chloro-1h-benzimidazole-2-carboxylic acid Chemical compound C1=C(Cl)C=C2NC(C(=O)O)=NC2=C1 NZIHMSYSZRFUQJ-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- RBFDCQDDCJFGIK-UHFFFAOYSA-N arsenic germanium Chemical compound [Ge].[As] RBFDCQDDCJFGIK-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
- H10D30/792—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions comprising applied insulating layers, e.g. stress liners
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
- H10D84/0167—Manufacturing their channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
- H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
- H10D84/0172—Manufacturing their gate conductors
- H10D84/0177—Manufacturing their gate conductors the gate conductors having different materials or different implants
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
1337390 ' 九、發明說明： 【發明所屬之技術領域】 本發明係有關於一種半導體元件之製造方法，且特 別有關於一種互補式金氧半導體（complementary metal oxide semiconductor ； CMOS )元件之製造方法。 【先前技術】
為了在不使P型金氧半導體（P-type metal oxide φ semiconductor ; PMOS )元件退化的情況下增進NMOS 元件的性能，通常係分別形成具有壓應力之PMOS元件 與具有張應力之NMOS元件。美國專利公開號第 20〇Y/0104405號案係揭露一種· CMOS元件，且該CMOS 元件至少包含一 PMOS元件與一 NMOS元件，其中該 PMOS元件具有一第一應力層（例如是壓應力層），而該 NMOS元件具有一第二應力層（例如是張應力層），因 # 而提升了 CMOS元件内電子與電洞的遷移率。美國專利 公開號第2004/0159834號案係揭露一種藉由應用一應變 矽層而提升製造效率的方法。美國專利公開號第 2006/0014340號案係揭露一種半導體元件，且該半導體 元件係至少具有一位於NMOS形成區域之張應力層與一 位於PMOS形成區域之壓應力層。 隨著積體電路之體積不斷縮小，製程也不斷隨之調 整。因應65nm世代的來臨，已經有人提出應力記憶技術 0503-A32065TWF/forever769 5 1337390 (stress memorization technique )等局部應力技術來提升 元件性能。例如，有人在2004年於“VLSI Technology” 提出有一篇標題為 “（SMT) by selectively strained-nitride capping for sub-65nm high-performance strained-Si device application”之文章，即是利用應力記憶技術而提升元件 性能。然而，即使如此，PMOS元件仍有性能退化之虞。 因此，業界急需一種能在不使PMOS元件退化的情況下 而增進NMOS元件之性能的半導體元件及其製造方法。 【發明内容】 基於上述目的，本發明實施例揭露了 一種半導體元 件之製造方法，包括下列步驟：提供一半導體基板，至 少具有一 PMOS元件與一 NMOS元件；順應性地形成一 第一絕緣層於該PMOS元件與該NMOS元件上方；順應 性地形成一第二絕緣層於該第一絕緣層上方；薄化位於 該PMOS元件上方之該第二絕緣層以留下一殘餘部分； 對該PMOS元件與該NMOS元件進行一第一加熱處理； 以及移除位於該NMOS元件上方之該第二絕緣層以及位 於該PMOS元件上方之該第二絕緣層之該殘餘部分，並 薄化位於該PMOS元件與該NMOS元件上方之該第一絕 緣層以留下一殘餘部分。 本發明實施例更揭露了 一種避免電荷累積之方法， 包括下列步驟：提供一具有元件之半導體基板，其中該 半導體基板包含一前側與一背側；同時形成一第一絕緣 0503-A32065TWF/forever769 6 1337390 層於該前側上方與一第二絕緣層於該背側上方；形成一 第三絕緣層於該第一絕緣層上方；藉由一濕蝕刻步驟而 薄化或移除該第三絕緣層；以及將該半導體基板放置於 一晶圓呈載座上，其中該第二絕緣層係位於該晶圓呈載 座與該半導體基板之間。 本發明實施例更揭露了 一種避免電荷累積之方法， 包括下列步驟：提供具有一前側與一背側之一半導體基 板，其中該前側至少形成有一 NMOS元件與一 PMOS元 • 件；同時形成一第一絕緣層於該NMOS元件與一 PMOS 元件上方與一第二絕緣層於該背側上方；順應性地形成 一第三絕緣層於該第一絕緣層上方；薄化位於該PMOS 元件上方之該第三絕緣層以留下一殘餘部分；對該 • NMOS元件與該PMOS元件進行一第一加熱處理；移除 位於該NMOS元件上方之該第三絕緣層以及位於該 PMOS元件上方之該第三絕緣層之該殘餘部分，並薄化位 於該PMOS元件與該NMOS元件上方之該第一絕緣層以 • 留下一殘餘部分；以及將該半導體基板放置於一晶圓呈 載座上，其中該第二絕緣層係位於該晶圓呈載座與該半 導體基板之間。 根據本發明實施例提供之方法，可以在不使PMOS 元件退化的情況下增進NMOS元件的性能，並且能解決 硼滲透至閘極氧化物、與電荷累積等問題。 【實施方式】 0503-A32065TWF/forever769 7 I3a37390 為了讓本發明之目的、特徵、及優點能更明顯易懂， 下文特舉較佳實施例，並配合所附圖示做詳細之說明。 本發月說明書提供不同的實施例來說明本發明不同實施 方式的技術特徵。其中，實施例中的各元件之配置係為 說月之用，並非用以限制本發明。且實施例中圖式標號 之。卩刀重複，係為了簡化說明，並非意指不同實施例之 間的關聯性。 請參考圖式’其中相似的參考符號係透過不同角度 說明相似的元件，且下列圖式說明本發明之實施例。這 些圖式並不需要被縮放，而且為了說明之目的而在某些 例子中這些圖式已經被放大或簡化。熟悉此記憶之人士 應该了解根據本發明下列之實施可以做一些可能的應用 及變動。 比較例 在CMOS製程中加入用於提升NM〇s元件性能之 SMT製程，亦即形成一高張應力氮化物層。此高張應力 氮化物層作為一應力源，以提升NM〇s元件之電流驅動 力。詳細說明如下所述。 第la〜Id圖係顯示比較例之CM〇s元件之製造方法。 在第la圖中，根據CMOS製程，起初在一半導體基 板100上進行井區/通道區佈植製程以及隔離製程，以便 於進行後續形成PMOS元件104與NMOS元件1〇6 (在 此指電晶體）之製程。此半導體基板1〇〇包括一隔離區 102，用於使PMOS元件1〇4與NMOS元件ι〇6電性絕 0503-A32065TWF/forever769 8 (S ) 1337390 緣。PMOS元件104與NMOS元件106係可以在一 p型 井區與一 N型井區上製作，且可以直接製作於半導體基 板100上或内。此半導體基板1〇〇可以由單晶矽、矽鍺、 應變矽於矽鍺上、鍺砷、矽於絕緣物上（s〇I)、矽鍺於 絕緣物上（SGOI)、鍺於絕緣物上（G〇I)、銦磷或其 它相似材料所組成。此半導體基板1〇〇更可以包括一 ^ 面層11，以防止半導體基板1〇〇與後續形成之各層間發 生不必要之擴散現象，其中此界面層11例如是一基礎氧 化物層（圖未顯示）。此隔離區102係可以是淺溝槽隔 離（STI)、局部氧化隔離（LOCOS)等隔離結構或是一 經摻雜之隔離區。在第la圖之實施例中，隔離區1〇2是 一淺溝槽隔離（STI)結構，且藉由傳統溝槽蝕刻與沈積 製程等習知技術而形成。請再參考第la圖，接著藉由離 子佈植製程而於半導體基板1〇〇内形成源極/汲極延伸區 (如果必要的話）與源極/汲極區108、110 (符號108表 不NMOS元件106之源極/汲極區；符號11〇表示pM〇s 元件104之源極/汲極區）。由於此些元件係屬習知技術， 因此不在此贅述。 如第lb圖所示，在PM〇s元件1〇4、NM〇S元件1〇6 與半導體基板1〇〇上順應性地形成一氧化物層112與一 氮化矽層114。如第ic圖所示，接著對該氮化矽層i 14 進行一加熱處理116,以在該氮化矽層114内產生一張應 力，因而調整位於NMOS元件下方之通道區的應力。氧 化物層112可以是—TE〇s氧化物層且其形成方法包括 〇503-A32065TWF/f〇rever769 1337390 習知常用之技術，例如是低壓化學氣相沈積法（LPCVD) 或電漿加強型化學氣相沈積法（PECVD)。氮化矽層114 之形成方法係也包括習知常用之技術，例如是LPCVD或 PECVD。加熱處理110可以是快速加熱退火處理（RTA) 或尖峰退火處理。如上所述，第lb至lc圖之步驟係為 所謂的SMT製程，藉由SMT製程可以提升NMOS元件 之性能。然而，PMOS元件之性能卻受到來自氮化矽層 114之相同張應力的影響而下降。而且，由加熱處理116 所引起之氧化物係沈積在氮化矽層114之上表面，因此 影響後續氮化矽層114與氧化物層112之移除製程。 如第Id圖所示，接著依序移除氮化矽層114與氧化 物層112。氮化矽層114之移除步驟係可以使用磷酸進行 濕蝕刻。氧化物層112之移除步驟通常係使用氫氟酸溶 液。結果，留下氧化物層112之一部份112a，且部份112a 較原本之氧化物層112薄。由於氧化物沈積在氮化矽層 114之上表面而影響移除效果的緣故，所以有氮化矽層 114之殘餘物留下。 之後，形成矽化鎳之製程與後續製程依序進行，最 後完成半導體元件之製作。由於此些後續形成之元件及 其形成方法係屬習知技術，在此不再贅述。 在此比較例中，利用具有均一厚度之高張力氮化物 層而提升NMOS元件性能，但是卻無法避免PMOS元件 性能劣化與氮化矽層殘留的問題。尤其是，在進入90nm 製程之後，當PMOS元件之多晶矽閘極進行所謂的預摻 0503-A32065TWF/forever769 10 1337390 雜步驟時，PMOS元件可能會產±其它更嚴重之問題，例 如硼滲透至閘極氧化物。 下列實施例之特徵在於採用所謂的選擇性smt
(selective SMT ’ SSMT)製程，也就是經改良之SMT 製程。SSMT製程係於源極與没極佈植製程之後立即進 行。最後’依序進行魏錄製程與後續製程，以完成半 導體7L件之製作。藉此，可以解決pM〇s元件性能劣化、 與綱滲透至閘極氧化物等問題。 第1實施例 第2a〜2i圖係顯示本發明一較佳實施例之cm〇s元 件之製造方法。 如第2a〜2c圖所不，由於其元件或步驟所使用之符 號相似（或相同）於第la〜lc圖的緣故’因而不在此多 作說明。在第1實施例中，氧化物層112是-TEOS氧 化物層，厚度為80埃；氮切層114之厚度約大於謂 埃。氧化物層1丨2與氮化矽層114係於2〇〇〜8〇〇t：下形 成。氧化物層U2與氮切層114之形成方法已經在比 較例中說明過，在此不再贅述。在其它實施例中，氧化 物層112之厚度約介於1〇〜3〇〇埃之間。 如第2d圖所示，之後沈積一光阻層202於PMOS元 件104、NMOS元件1()6與半導體基板1⑼之上表面。接 著，對位於整個半導體基板·上方之光阻層搬進行 -曝光步驟綱’㈣進行—顯影步驟（圖未顯示）。 如第2e圖所示，繼續進行一餘刻步驟以形成一圖案 C S ：) 0503-A32065TWF/forever769 1337390 化光阻層202a於NMOS元件106上，並留下外露且位於 PMOS元件104上方之氮化矽層114之上表面。 如第2f圖所示，藉由利用圖案化光阻層202a作為蝕 刻硬罩幕而蝕刻外露且位於PMOS元件104上方之氮化 矽層114,直到PMOS元件104上方之氮化矽層114之厚 度薄到可以避免PMOS性能劣化與硼滲透至閘極氧化物 等問題之程度才停止。在第1實施例中，位於該PMOS 元件上方之該第二絕緣層（氮化矽層）之該殘餘部分114a 之厚度約為100埃。在其它實施例中，位於該PMOS元 件上方之該第二絕緣層之該殘餘部分114a之厚度約介於 10〜300埃之間，較佳者介於20〜100埃之間。 如第2g圖所示，接著剝除圖案化光阻層202a。 如第2h圖所示，利用一 RTA製程而進行源極/汲極 退火步驟206。在其它實施例中，源極/汲極退火步驟206 也可以是尖峰退火製程。 在使用磷酸浸泡以完全移除位於NMOS元件106上 方之氮化矽層114與位於PMOS104元件上方之第二絕緣 層之殘餘部分114a之前，先在10〜80°C下利用氫氟酸溶 液處理（浸泡）半導體基板100 —段時間，以去除氮化 石夕層表面上之氧化物沈積物（圖未顯示）。 如第2i圖所示，在100〜200°C下利用磷酸而完全移 除位於NMOS元件106上方之氮化矽層114與位於 PMOS 104元件上方之第二絕緣層之殘餘部分114a。氧化 物層112也被薄化至剩下約50埃之厚度。在其它實施例 0503-A32065TWF/forever769 12 1337390 中’殘餘之氧化物層112之厚度介於3〇〜6〇埃之間。 之後’形切化鎳之製程與後續製程依序崎，。 =完成半導體it件之製作。由於此些後續形成之元件及 其形成方法係屬習知技術，在此不再贅述。 第2實施例 第2實施例相似於第丨實施例，除了 350埃之氮切層114之外（參考第23圖）。尤^為
第2實施例適用於65nm製程，且可以根據pM〇s盘 匪os元件間之距離（pitch)而在〜35〇埃之間調整 氬化石夕層114之厚度。 第3實施例 第3實施例相似於第1實施例，除了其採用厚度為 5〇〇埃之虱化矽層114之外（參考第“圖）。尤其是， 第3實施例適用於95nm製程，且可以根據pM〇s盘 舰〇S it件間之距離（p滅）而在2⑼〜埃之間調整 氮化石夕層114之厚度。 由於電荷係由-設備之靜電盤（e_ehuek)所產生， 且可能累積在前述比較例或實施例之半導體元件中，而 影響半導體it件之信賴性。因此，下列第4實施例係揭 露一種避免電荷累積在半導體元件中之方法。 第4實施例 第3a〜3c圖係顯示本發明一較佳實施例之CM〇s元 件之製造方法。第3a圖係顯示第丨圖所示之半導體基板 100半導體基板1〇〇之形成方法已經在前述比較例或實 0503-A32065TWF/f〇rever769 13 叩7390 施例說明過，在此不再贅述。 如第3b圖所示，其製程係相似於第化圖所示之製 2 ’除了在形成氮切層114之前於半導體基板1〇〇之 則側與，側同時分別形成氧化物層112與氧化物層112, 之外。氧化物層112與氧化物層"2,之厚度約介於1〇〜 :00埃之間。氧化物層112與氮化矽層"4係在低於_ c之溫度下形成。氮化石夕層114係為—張應力層，且密 度為0.1〜5.0g/cm3，但以小於3 〇g/cm3較佳。在其它實 施例中，氧化物層112可以是一 TE〇s氧化物層。 之後，半導體基板1〇〇經過磷酸處理（圖未顯示）， 因，完全移除位於半導體基板前側之氧化物層ιΐ2 與氣化硬層114’而留下一部份半導體基板刚後側之氧 化物層112’a，如第3c圖所示。如第％圖所示，於 0.1〜3.0Pa之解離氣體環境下將半導體基板刚置放在靜 電盤（e-chuck)呈載座300上時，氧化物層112, &可以阻 擋電荷由靜電盤呈載座3⑻移動至晶圓。結果，由於氧 化物層112’ a存在於半導體基板1〇〇與靜電盤呈載座繼 之間的緣故’因此可以避免電荷在半導體基板1〇〇内累 積的問題。 μ 第5實施例 第5實施例係將第4實施例所述之方法應用於第2 實施例。也就是說，在形成氧化物層112於半導體基板 100前側之步驟中’可以同時於半導體基板1〇〇背側形成 一額外的氧化層（圖未顯示），其材料與形成方法同於氧化 0503-A32065TWF/forever769 14 1237390 物層112，因此不再贅述。結果，由於額外的氧化層存在 於半導體基板100與靜電盤呈載座之間的緣故，因此可 以避免電荷在半導體基板1〇〇内累積的問題。 雖然本發明已以較佳實施例揭露如上，然其並非用 以限定本發明，任何熟習此技藝者，在不脫離本發明之 精神和範圍内，當可作各種之更動與潤飾，因此本發明 之保護範圍當視後附之申請專利範圍所界定者為準。
0503-A32065TWF/forever769 15 1337390 【圖式簡單說明】 第la〜Id圖係顯示比較例之CMOS元件之製造方法。 第2a〜2i圖係顯示本發明一較佳實施例之CMOS元 件之製造方法。 第3a〜3c圖係顯示本發明一較佳實施例之CMOS元 件之製造方法。 【主要元件符號說明】 100〜 半導體基板； 102- "隔離區， 104〜 PMOS元件； 106、 "NMOS元件； 108〜 源極/>及極區， 110- ^源極/ >及極區， 112〜氧化物層； 114〜氮化石夕層； 116〜 加熱處理； 112a 〜氧化物層； 202〜 光阻層； 204、 -曝光步驟； 202a〜光阻層； 114a〜第二絕緣層之殘餘部分； • 206〜源極/汲極退火步驟； 112’〜氧化物層； 112’a〜氧化物層； 300〜靜電盤呈載座。 0503-A32065TWF/forever769 16 (S )
Claims (1)
1337390 第96102283號申請專利範圍修正本 十、申請專利範圍： 修正補充 修正日期：99.5.25 1.一種半導體元件之製造方法，包括下列步驟： 提供一半導體基板，至少具有一 PMOS元件與一 NMOS元件； 順應性地形成一第一絕緣層於該PMOS元件與該 NMOS元件上方； 順應性地形成一第二絕緣層於該第一絕緣層上方； 薄化位於該PMOS元件上方之該第二絕緣層以留下 一位於該PMOS元件上之殘餘部分，其中該NMOS元件 上的第二絕緣層係保留； 對該PMOS元件與該NMOS元件進行一第一加熱處 理；以及 移除位於該NMOS元件上方之該第二絕緣層以及位 於該PMOS元件上方之該第二絕緣層之該殘餘部分，並 薄化位於該PMOS元件與該NMOS元件上方之該第一絕 緣層以於該NMOS元件和該PMOS元件上留下一殘餘部 分。 2. 如申請專利範圍第1項所述之半導體元件之製造 方法，其中該第二絕緣層之厚度大於200埃。 3. 如申請專利範圍第1項所述之半導體元件之製造 方法，其中該第二絕緣層之厚度介於200與350埃之間。 4. 如申請專利範圍第1項所述之半導體元件之製造 方法，其中該第二絕緣層之厚度介於200與500埃之間。 5. 如申請專利範圍第1項所述之半導體元件之製造 0503-A32065TWF1/wayne 0"283财請專植_正本 . 方沬，钍丄 修正日期：99.5_25 ’ 其中位於該PM〇S元件上方之該望-^祕a 殘餘部分之厚度介於10與13。埃之間。—…之該 方法=請專利範圍第1項所述之半導體元件之製造 其令位於該pMOS元件上方之該第二 殘餘部分之厚度介於20與1〇〇埃之間。 ^ 方法如更申包:專利範園第]項所述之半導體元件之製造 =化位於該p祕元件上方之” 驟則進行一第二加熱處理。 / 方法=請專利範圍*1項所述之半導體元件之製造 之步驟包^化位㈣PM0S元件上方之該第二絕緣層 絕緣案化光阻層於該顧⑽元件上方之該第二 株古Λ圖f化光阻層為硬罩幕並钱刻位於該PM0S元 兮第二絕緣層，直到位於該PM〇S元件上方之 if :::該殘餘部分較位於該NM〇S元件上方之 °亥弟一、，、巴緣層薄；以及 移除該圖案化光阻層。 9::請專利範圍第7項所述之半導體元件之製造 …、中该弟-或第二加熱處理係為一快速加埶退火。 方：.Γ:請專利範圍第1項所述之半導體元件之製造 ，、中該第一絕緣層係為一氧化物層。 0503-A32065TW? 1 /wayne 18 1337390 第96102283號申請專利範圍修正本 ， 修正日期：99.5·Ρ 11.如申請專利範圍第i項所 方法’其中該第-絕緣層之形成方法包括=之装 方法，1項所狀半導體元件之製造 方法/、中該弟二絕緣層係為一氮化物層。 π::請專利範圍第】項所述之半導體元件之製造 方法，，、中該第二絕緣層之形成方法 PECVD。 ，中請專利範圍第】項所述之半導體元件之製造 / ，，、中该第一絕緣層之厚度介於1〇與3〇〇埃之間。 、15.如申請專利範圍第1項所述之半導體元件之製造 方法’其中位於該PM〇s元件與該nm〇s元件上方之該 第一絕緣層之該殘餘部分之厚度介於3G與6〇埃之間^ 16.種避免電荷累積之方法，包括下列步驟： 提，-具有元件之半導體基板，其中該半導體基板 包含一别側與一背側； 同時形成-第―絕緣層於該前側上方與 層於該背側上方； 、，巴琢 形成一第三絕緣層於該第一絕緣層上方； 藉由一濕蝕刻步驟而薄化或移除該第三絕緣層；以 及 將該半導體基板放置於一晶圓呈載座上，其中該第 一絶緣層係位於該晶圓呈載座與該半導體基板之間。 ' 17·如申請專利範圍第16項所述之避免電荷累積之 方法中該第三絕緣層係為—多孔應力層，且該多孔 0503-A32065TUTl/wayne 19 1337390 修正曰期：99.5.25 第％〗02283號申請專利範圍修正本 應力層包括氮化物或氮氧化矽。 方法：利祀圍第16項所述之避免電荷累積之 緣t之厚度介於3。與_埃之間。 方法/月利乾圍*16項所述之避免電荷累積之 PECVD /r第三絕緣層之形成方法…二 、批次法或單一晶圓沈積法。 方法，第16項所述之避免電荷累積之 或PECVD或第二絕緣層之形成方法包WD 方法21^中申Γ·^利乾圍第16項所述之避免電荷累積之 件法，、中心側至少包括_NM〇s元件與―州㈨元 方法22::Γ利範圍第17項所述之避免電荷累積之 方法，其中该濕蝕刻步驟係使用磷酸。 方法，由申明曰專利扼圍第】6項所述之避免電荷累積之 '，“中該晶圓呈載座包括一靜電盤。 24.—種避免電荷累積之方法，包括下列步驟： 二獒供具有一前側與一背側之一半導體基板，其令該 别側至少形成有一 NMOS元件與一 PM〇s元件； -同時形成一第一絕緣層於言亥NM0S元件與」pM〇s 兀件上方與一第二絕緣層於該背側上方； 順應性地形成一第三絕緣層於該第—絕緣層上方· =化位於該PM〇S7t件上方之該第三絕緣㈣留下 位於5亥PMOS元件上之殘餘部分； 20 〇503-A32〇65TWF!/wayne 1337390 α 第96102283號申請專利範圍修正本 修正日期：99.5.25 對該NMOS元件與該PMOS元件進行一第一加熱處 理； 移除位於該NMOS元件上方之該第三絕緣層以及位 於該PMOS元件上方之該第三絕緣層之該殘餘部分，並 薄化位於該PMOS元件與該NMOS元件上方之該第一絕 緣層以於該NMOS元件和該PMOS元件上留下一殘餘部 分；以及 將該半導體基板放置於一晶圓呈載座上，其中該第 二絕緣層係位於該晶圓呈載座與該半導體基板之間。 0503-A32065TWF1 /wayne 21
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/527,616 US7632729B2 (en) | 2006-09-27 | 2006-09-27 | Method for semiconductor device performance enhancement |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200816384A TW200816384A (en) | 2008-04-01 |
| TWI337390B true TWI337390B (en) | 2011-02-11 |
Family
ID=39225482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW096102283A TWI337390B (en) | 2006-09-27 | 2007-01-22 | Method for semiconductor device performance enhancement |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7632729B2 (zh) |
| TW (1) | TWI337390B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7858482B2 (en) * | 2008-03-31 | 2010-12-28 | Freescale Semiconductor, Inc. | Method of forming a semiconductor device using stress memorization |
| US8871587B2 (en) * | 2008-07-21 | 2014-10-28 | Texas Instruments Incorporated | Complementary stress memorization technique layer method |
| DE102010038744B4 (de) * | 2010-07-30 | 2012-08-30 | GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG | Erhöhung der Robustheit in einem Doppelverspannungsschichtenverfahren in einem Halbleiterbauelement durch Anwenden einer Nasschemie |
| CN102768993B (zh) * | 2011-05-03 | 2014-12-10 | 中芯国际集成电路制造(上海)有限公司 | 一种应力记忆技术的nmos器件制作方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3566457A (en) * | 1968-05-01 | 1971-03-02 | Gen Electric | Buried metallic film devices and method of making the same |
| US4585492A (en) * | 1984-07-30 | 1986-04-29 | International Business Machines Corporation | Rapid thermal annealing of silicon dioxide for reduced hole trapping |
| US5288665A (en) * | 1992-08-12 | 1994-02-22 | Applied Materials, Inc. | Process for forming low resistance aluminum plug in via electrically connected to overlying patterned metal layer for integrated circuit structures |
| DE69431636T2 (de) * | 1993-07-26 | 2003-06-26 | Seiko Epson Corp., Tokio/Tokyo | Dünnschicht-Halbleiteranordnung, ihre Herstellung und Anzeigsystem |
| JPH09172055A (ja) * | 1995-12-19 | 1997-06-30 | Fujitsu Ltd | 静電チャック及びウエハの吸着方法 |
| JP2003060076A (ja) * | 2001-08-21 | 2003-02-28 | Nec Corp | 半導体装置及びその製造方法 |
| US7022561B2 (en) * | 2002-12-02 | 2006-04-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | CMOS device |
| US7045408B2 (en) * | 2003-05-21 | 2006-05-16 | Intel Corporation | Integrated circuit with improved channel stress properties and a method for making it |
| US6906360B2 (en) * | 2003-09-10 | 2005-06-14 | International Business Machines Corporation | Structure and method of making strained channel CMOS transistors having lattice-mismatched epitaxial extension and source and drain regions |
| US7244644B2 (en) * | 2005-07-21 | 2007-07-17 | International Business Machines Corporation | Undercut and residual spacer prevention for dual stressed layers |
| US7785950B2 (en) * | 2005-11-10 | 2010-08-31 | International Business Machines Corporation | Dual stress memory technique method and related structure |
-
2006
- 2006-09-27 US US11/527,616 patent/US7632729B2/en not_active Expired - Fee Related
-
2007
- 2007-01-22 TW TW096102283A patent/TWI337390B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW200816384A (en) | 2008-04-01 |
| US7632729B2 (en) | 2009-12-15 |
| US20080076215A1 (en) | 2008-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5079687B2 (ja) | Ｓｏｉデバイスの製造方法 | |
| JP5274594B2 (ja) | 自己整合されたデュアル応力層を用いるｃｍｏｓ構造体及び方法 | |
| TWI443750B (zh) | 以高效率轉移應力之形成接觸絕緣層之技術 | |
| KR101055708B1 (ko) | Ｃｍｏｓ 기술에서 듀얼 살리사이드를 형성하는 방법 | |
| US20090096036A1 (en) | Semiconductor device and method of manufacturing the same | |
| US7247535B2 (en) | Source/drain extensions having highly activated and extremely abrupt junctions | |
| US7226827B2 (en) | Method for fabricating semiconductor devices having silicided electrodes | |
| JP2002141420A (ja) | 半導体装置及びその製造方法 | |
| JP2006503442A (ja) | 埋め込み酸化物層の圧縮材料に導入される伸張性のストレインシリコンを備えた半導体デバイス | |
| TW200522348A (en) | Advanced strained-channel technique to improve CMOS performance | |
| KR20090108917A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN101118927A (zh) | 半导体元件 | |
| KR20110081334A (ko) | 트랜지스터에서의 개선된 실리사이드 형성과 결합되는 리세스된 드레인 및 소스 영역 | |
| CN101266978A (zh) | Cmos结构及其制造方法 | |
| US7989896B2 (en) | Semiconductor device and method of fabricating the same | |
| TWI337390B (en) | Method for semiconductor device performance enhancement | |
| KR20070095933A (ko) | Ｃｍｏｓ 장치를 위한 자체 형성 금속 실리사이드 게이트 | |
| WO2006132711A1 (en) | Methods for manufacturing integrated circuits | |
| US6221725B1 (en) | Method of fabricating silicide layer on gate electrode | |
| KR100552592B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2010258305A (ja) | 半導体装置の製造方法 | |
| JP2006352127A (ja) | 複数の熱処理によって自己整列されたシリサイド膜を形成する方法 | |
| CN118248632A (zh) | 半导体器件的制造方法 | |
| TWI327766B (en) | Method for fabricating strained-silicon cmos transistor | |
| CN114373717A (zh) | 半导体器件及其制程方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |