TWI334205B - Package structure and manufacturing method thereof - Google Patents
Package structure and manufacturing method thereof Download PDFInfo
- Publication number
- TWI334205B TWI334205B TW096117113A TW96117113A TWI334205B TW I334205 B TWI334205 B TW I334205B TW 096117113 A TW096117113 A TW 096117113A TW 96117113 A TW96117113 A TW 96117113A TW I334205 B TWI334205 B TW I334205B
- Authority
- TW
- Taiwan
- Prior art keywords
- die
- solder layer
- lead frame
- package structure
- active surface
- Prior art date
Links
Classifications
-
- H10W70/424—
-
- H10W40/778—
-
- H10W70/461—
-
- H10W72/07251—
-
- H10W72/20—
-
- H10W74/111—
-
- H10W90/726—
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Die Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
1334205
. 編號:TW3595PA 九、發明說明: . 【發明所屬之技術領域】 . 本發明是有關於一種封裝結構及其形成方法,且特別 是有關於一種晶片封裝結構及其形成方法。 【先前技術】 半導體封裝技術發展迅速,各式晶片 <藉由封裝技術 達到保護晶片且避免晶片受潮之目的,炎導引晶片之内部 導線路與印刷電路板之導線電性連接。 請參照第1圖,其繪示一種傳統封裝結構之剖面圖。 封裝結構10至少包括一晶粒11、一導線架12、數個導電 凸塊(solder bump)13以及一封裝膠體Μ。晶粒11係經由 數個導電凸塊13與導線架12電性連接。經由壓模機(mold press)將封裝膠體14灌入晶粒u與導線架12間。此封 裝膠體14係包覆晶粒11、導線架12及數個導電凸塊13, 用以使晶粒11避免受潮氧化或碰撞損傷β 形成封裝膠體14除藉由壓模機灌入晶粒11及導線架 12之間外’也會藉由流體之毛細現象填入導電凸塊13之 間的狹小空隙。然而由於導電凸塊13間的空隙過於狹小, 易使得封裝膠體14無法填滿其空隙,而造成封裝製程失 敗,降低產品良率。此外,當晶粒u與導線架丨2接合時, 若造成導電凸塊13的崩塌(c〇uapse),也會使得封裝膠體 14無法填滿。 / 另外,由於晶粒11於操作的過程中相對地會產生高 TW3595PA 6 13.34205 i達編號:TW3595PA m熱能的逸散係藉由導電凸塊13料,然敎 .· 上’相對減少了熱能:逸 生4燒賤降低W生命仙等問題。 •=如何改進傳統的封裝結構,以克服上述之問題 目别亟待解決的問題之一。 耳马 【發明内容】 • 本發明係有關於一種封裝結構其及形成方法,复葬ά 銲料層將晶粒接合於2 # θ ^ 熱效率。σ於導線架’叫外封農結構中晶粒之散 勺括H面’提出―種封裝結構,此結構 二括-導絲、—晶粒、—銲制及數個連接 ;=;接塾及數個導腳。散熱接塾係設置於導= 央位置。此些導腳係圍繞於散熱接墊。晶粒具 ^動表面,且此晶粒係設置於導線架上。銲料層係設 面與散熱接塾間。此些連接元件係設置 遠與導腳間。且晶粒係經由銲料層及此些 連接70件電性連接於導線架。 =^之第二方面’提出—種封裝結構之 :著=首先係提供一晶粒,此晶粒具有一主動表面。 接者’形成一銲料層於主動表面實 次,以陣列方式配置數個連接元件環繞辑料層^再^提 二=:然後,經由此些連接元件及輝料層接合晶粒
TW3595PA 1334205
三達編號:TW3595PA 為讓本發明之上述内容能更明顯易懂,下文特舉一較 佳實施例,並配合所附圖式,作詳細說明如下: 【實施方式】
本發明係提出一種封裝結構及其形成方法,封裝結構 包括一導線架、一晶粒、一銲料層以及數個連接元件。導 線架包括一散熱接墊及數個導腳。散熱接墊係設置於導線 架實質上之中央位置。數個導腳係圍繞於散熱接墊設置。 曰曰粒(die)具有一主動表面,且此晶粒係設置於導線架上。 銲料層係设置於晶粒之主動表面與散熱接墊間。數個連接 元件係設置於晶粒之主動表面與導_,且晶 ,層及此些連接元件電性連接該導線架。此封裝結構中^ 晶粒係經㈣料層及連接元件與導線架連接,湘鲜料層 以及此些連接元件作為錄之散減徑,藉以提昇晶粒^ 散執紛婁。 以下係詳述本實施例之封裝結構的形成方法。請夂屏 第2圖’騎讀照本發明較佳實施狀封裝結構二形= 方法的流程圖》 請同時參照第3A及3B圖。第3A圖綠示依照本發明 ,佳實施例之晶粒的示意圖。第3 B圖其繪示第3 a圖中沿 著3B-3B’線之剖面圖。本實施例之封裝結構3〇〇的形成二 法首先提供-晶粒31〇,如第2圖之步驟2()1所示。此晶 粒310具有一主動表面3l〇a。 曰曰 接著,請同時參照第4A及4B圖。第4A圖繪示鲜料 TW3595PA 8
三達編號:TW3595PA 層形成於第3A圖之晶粒的示意圖。第犯圖繪示第从圖 中沿著4B-4B’線之剖面圖。如第2圖之步驟搬所示,形 成-銲料層332於主動表面遍實質上之中央位置。於 本實施例中,銲料層332係以錫f印刷㈤如p她 printing)之方式形成於主動表面31〇a實質上之中央位置。 然後’請同時參照第5A及5B圖。第5A圖其緣示形 成連接元件於第4A圖之晶粒的示意圖。帛5b _示第 5A圖中沿著5B.5B,線之剖面圖。如第2圖之步驟2〇3所 不,以陣列方式配置數個連接元件33〇環繞焊料層说。 於本實施财,此些連接元件33G例如為導電凸塊(s〇ider hmp),且此些連接元件挪係以陣列方式圍繞銲料層说 认置此外,此些連接元件330之材料較佳地相同於銲料 層332之材料。於本實施例中,此些連接元件MO及鮮料 層332之材料例如為錫鉛合金或無鉛銲料。 其次,請同時參照第6A及0B圖,第6A圖繪示依照 本發明較佳實施例之導線架的示意圖;第6B圖繪示第6A 圖中沿著6B-6B,線之剖面圖。依照本實施例之形成方法接 著進行步驟204,提供一導線架320。此導線架320包括 散熱接塾322及數個導腳324。散熱接墊322位於導線架 320實質上之中央位置’且此些導腳324係圍繞散熱接墊 322設置。於本實施例中,此導線架32〇例如為一金屬材 質’以提供良好的支撐性以及導熱性。 然後,請同時參照第7A圖及第7B圖,第7A圖緣示 晶粒接合於第6A圖之導線架的示意圖。第7B圖缘示第 TW3595PA 9 1334205
三達編號:TW3595PA 7A圖中沿著7B-7B’線之剖面圖。如第2圖之步驟205所 • 示,經由該些連接元件330及銲料層332接合晶粒310之 主動表面310a於導線架320上。晶粒310經由銲料層332 緊密接觸接合於散熱接墊322,且經由此些連接元件330 與導線架320之導腳324接合。於本實施例中,銲料層332 • 之面積實質上係與散熱接墊322之面積相等為例。此外, 連接元件330及銲料層332例如為錫鉛合金或無鉛銲料。 依照本發明較佳實施例之形成方法接著進行填入膠 ❿ 材之動作,如步驟206所示。請參照第8圖,其繪示填入 膠材於第7B圖之封裝結構後的剖面圖。膠材34〇係填入 晶粒310與導線架32〇間,膠材34〇係包覆晶粒31〇、銲 料層332及連接元件33(^於本實施例中,此膠材34〇例 如為一樹脂,經由壓模機灌入晶粒31〇及導線架32〇間, 藉由液體毛細現象填入導線架32〇及晶粒31〇間之空隙。 藉由設置鋅料層332於晶粒310上之方式,大幅減少了連 接70件33〇之數目,相對地減少了連接元件330之間的空 隙,如此一來便可減少膠材34〇無法填滿空隙之問題,有 效提昇膠材340充填的良率。另外,於本實施例中,鲜料 層332係為-完整之平板狀結構,不易發生崩塌毁壞的現 象’係可提升製程之良率。 再者,為使晶粒31G在操作的過程中所產生的高熱能 有效地散逸,係經由銲料層332與散熱触322接合,將 熱能經由銲料層332傳導至導線架320上。由於銲料層332 與晶粒310間接觸面積大於傳統封裝結構1〇
TW3595PA 1334205
號:TW3595PA 與導線架12經由導電凸塊13連接(如第1圖所示)的接 觸面積,因此便可藉由銲料層332提昇散熱能力。此外, 晶粒310更可藉由銲料層332以及導線架320接地,以避 免電磁干擾(Electromagnetic Interference)的問題。 本發明上述實施例所揭露之封裝結構及其形成方 法,係採用銲料層及連接元件將晶粒及導線架接合,增加 了晶粒及導線架之間的導熱面積,進一步地提昇晶粒的散 果。再者,由於銲料層電性連接於晶粒及導線架,使 知β曰粒可藉由銲料層及導線架接地,係可降低電磁干擾之 ^:此外,藉由銲料層減少連接元件之數目,進而減少 二件間之間隙’係可效提昇膠材填補的製程的良率。 然其;:斤二艮!^發明已以-較佳實施例揭露如上, 常知識者林發明。本發明所屬技術領域中具有通 脫離本發明之精神和範圍内,當可作各= 之更動與潤飾。因此,太 ^ 』仆谷種 專利範圍所界定者為準。 保護範圍當視後附之申請
TW3595PA 1334205
三號:TW3595PA 【圖式簡单說明】 第1圖係繪示一種傳統封裝結構之剖面圖; 第2圖係繪示依照本發明較佳實施例之封裝結構之 形成方法的流程圖; 第3A圖係繪示依照本發明較佳實施例之晶粒的示意 圖, 第3B圖係繪示第3A圖中沿著3B-3B’線之剖面圖; 第4A圖係繪示銲料層形成於第3A圖之晶粒的示意 圖; 第4B圖係繪示依照第4A圖中沿著4B-4B’線之剖面 圖, 第5A圖係繪示形成連接元件於第4A圖之晶粒的示 意圖, 第5B圖係繪示依照第5A圖沿著5B-5B’線之剖面 圖; 第6A圖係繪示依照本發明較佳實施例之導線架之 示意圖; 第6B圖係繪示依照第6A圖中沿著6B-6B’剖面線 之侧視剖面圖; 第7A圖係繪示晶粒接合於第6A圖之導線架的示意 圖, 第7B圖係繪示第7A圖中沿著7B-7B’線之剖面 圖;以及 第8圖係繪示填入膠材於第7B圖之封裝結構剖面 TW3595PA 12 1334205
三號:TW3595PA 示意圖。 【主要元件符號說明】 10、 300 :封裝結構 11、 310 :晶粒 12、 320 :導線架 13 :導電凸塊 14 :封裝膠體. 310a :主動表面 322 :散熱接墊 324 :導腳 330 :連接元件 332 :銲料層 340:膠材
TW3595PA 13
Claims (1)
1334205 2010/7/30 修正 十、申請專利範圍: 1. 一種封裝結構,該封裝結構包括: 一導線架,包括: 一散熱接墊,設置該導線架實質上之中央位 置;及 複數個導腳,係圍繞該散熱接墊設置; 一晶粒(die),具有一主動表面,且該晶粒設置於該 導線架上; 一銲料層,設置於該主動表面與該散熱接墊間,且該 銲料層之面積實質上係與該散熱接墊之面積相等;以及 複數個連接元件,係設置於該主動表面與該導腳間; 其中,該晶粒係經由該銲料層及該些連接元件電性連 接該導線架。 2. 如申請專利範圍第1項所述之封裝結構,其中該 封裝結構更包括: 一膠材,充填於該晶粒與該導線架之間,該膠材係包 覆該晶粒、該銲料層及該些連接元件。 3. 如申請專利範圍第1項所述之封裝結構,其中該 些連接元件係圍繞該銲料層。 4. 如申請專利範圍第1項所述之封裝結構,其中該 銲料層係緊密接觸於該主動表面及該散熱接墊。 5. 如申請專利範圍第1項所述之封裝結構,其中該 些連接元件為導電凸塊。 6. 如申請專利範圍第1項所述之封裝結構,其中該 14 1334205 2010/7/30 修正 晶粒係經由該銲料層及該散熱接墊電性連接至一接地面。 7. —種封裝結構之形成方法,該形成方法包括: 提供一晶粒,該晶粒具有一主動表面; 形成一銲料層於該主動表面實質上之中央位置; 以陣列方式配置複數個連接元件環繞該銲料層; 提供一導線架,該導線架包括一散熱接墊;以及 經由該些連接元件及該銲料層接合該晶粒於該導線 架上,其中,該銲料層係位於該主動表面與該散熱接墊之 間,該銲料層之面積實質上係與該散熱接墊之面積相等。 8. 如申請專利範圍第7項所述之形成方法,其中形 成該銲料層之步驟包括: 印刷一材料於該主動表面實質上之中央位置,以形成 該銲料層。 9. 如申請專利範圍第8項所述之形成方法,其中該 材料相同於該些連接元件之材質。 10. 如申請專利範圍第7項所述之形成方法,其中該 導線架更包括複數個導腳,該散熱接墊位於該導線架實質 上之中央位置,且該些導腳圍繞該散熱接墊設置,於接合 該晶粒之步驟中,該晶粒分別經由該銲料層及該些連接元 件電性連接於該散熱接墊及該些導腳。 11. 如申請專利範圍第7項所述之形成方法,該方法 更包括: 填入一膠材於該晶粒與該導線架間,該膠材係包覆該 晶粒、該銲料層及該些連接元件。 15 1334205 2010/7/30 修正 12.如申請專利範圍第7項所述之形成方法,其中該 些連接元件係為導電凸塊。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW096117113A TWI334205B (en) | 2007-05-14 | 2007-05-14 | Package structure and manufacturing method thereof |
| US12/078,597 US7816773B2 (en) | 2007-05-14 | 2008-04-02 | Package structure and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW096117113A TWI334205B (en) | 2007-05-14 | 2007-05-14 | Package structure and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200845322A TW200845322A (en) | 2008-11-16 |
| TWI334205B true TWI334205B (en) | 2010-12-01 |
Family
ID=40026675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW096117113A TWI334205B (en) | 2007-05-14 | 2007-05-14 | Package structure and manufacturing method thereof |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7816773B2 (zh) |
| TW (1) | TWI334205B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8937376B2 (en) | 2012-04-16 | 2015-01-20 | Advanced Semiconductor Engineering, Inc. | Semiconductor packages with heat dissipation structures and related methods |
| US8704341B2 (en) | 2012-05-15 | 2014-04-22 | Advanced Semiconductor Engineering, Inc. | Semiconductor packages with thermal dissipation structures and EMI shielding |
| US20140306331A1 (en) * | 2013-04-11 | 2014-10-16 | Infineon Technologies Austria Ag | Chip and chip arrangement |
| CN112272442A (zh) * | 2020-09-16 | 2021-01-26 | 华为技术有限公司 | 一种散热引线结构及相关装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6523608B1 (en) * | 2000-07-31 | 2003-02-25 | Intel Corporation | Thermal interface material on a mesh carrier |
| US6661087B2 (en) | 2001-10-09 | 2003-12-09 | Siliconware Precision Industries Co., Ltd. | Lead frame and flip chip semiconductor package with the same |
| TW563232B (en) * | 2002-08-23 | 2003-11-21 | Via Tech Inc | Chip scale package and method of fabricating the same |
| TW555152U (en) | 2002-12-13 | 2003-09-21 | Advanced Semiconductor Eng | Structure of flip chip package with area bump |
| US20050195681A1 (en) | 2004-02-18 | 2005-09-08 | Henry Gembala | Lightweight concrete mixer |
| TWI263351B (en) * | 2005-09-20 | 2006-10-01 | Siliconware Precision Industries Co Ltd | Semiconductor package and fabrication method thereof |
-
2007
- 2007-05-14 TW TW096117113A patent/TWI334205B/zh active
-
2008
- 2008-04-02 US US12/078,597 patent/US7816773B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20080283984A1 (en) | 2008-11-20 |
| TW200845322A (en) | 2008-11-16 |
| US7816773B2 (en) | 2010-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI601219B (zh) | 電子封裝件及其製法 | |
| JP2004172489A (ja) | 半導体装置およびその製造方法 | |
| CN108878297A (zh) | 芯片封装结构及其制备方法 | |
| TWI650816B (zh) | 半導體裝置及其製造方法 | |
| TWI497657B (zh) | 打線結構及其製作方法 | |
| TWI334205B (en) | Package structure and manufacturing method thereof | |
| CN102843861A (zh) | 印刷电路板以及印刷电路板组合结构 | |
| TWI332694B (en) | Chip package structure and process for fabricating the same | |
| TWI453872B (zh) | 半導體封裝件及其製法 | |
| JPH0855875A (ja) | 半導体装置 | |
| JPH08139218A (ja) | 混成集積回路装置およびその製造方法 | |
| TW200828527A (en) | Chip package and method of manufacturing the same | |
| CN205582931U (zh) | 部分框架外露多芯片单搭倒装平铺夹芯封装结构 | |
| CN211238224U (zh) | 具有散热片的半导体封装结构 | |
| TWI301316B (en) | Chip package and manufacturing method threrof | |
| TWI462238B (zh) | 無外引腳封裝結構 | |
| CN101202263A (zh) | 封装结构及其形成方法 | |
| CN205582917U (zh) | 一种框架外露多芯片多搭倒装平铺夹芯封装结构 | |
| TWI839000B (zh) | 封裝結構以及封裝方法 | |
| CN205355046U (zh) | 一种框架外露多芯片多搭混装平铺夹芯封装结构 | |
| CN205376510U (zh) | 部分框架外露多芯片多搭混装平铺夹芯封装结构 | |
| JP2001135668A (ja) | 半導体装置およびその製造方法 | |
| JP3058142B2 (ja) | 半導体装置とその製造方法 | |
| CN205355043U (zh) | 部分框架外露多芯片单搭混装平铺夹芯封装结构 | |
| CN205452263U (zh) | 一种框架外露多芯片单搭倒装平铺夹芯封装结构 |