TWI331455B - A precisely self-calibrating, low power and high speed analog to digital converter - Google Patents

Description

1331455 九、發明說明： 【發明所屬之技術領域】 本發明係有關一種兩速傳輸介面，特別是一種高精準度自我校 正之低功率高速類比數位轉換器，可以使用在各種高速有線/無線接 收器系統或電路測試和量測系統。 、 【先前技術】 目前類比數位轉換器使用在各種的消費性產品中，尤其是那 些需要將類比訊號轉換成數位訊號，以便於後續 = 作快速運算，這些產品包括無線通訊裝置、手機、手持 设備等等。然而類比數位轉換器在正常運作下，常常會消耗掉相當 =電力，因此’若是使用在由本身供電之手持式電子設備時，各; 電子7C件的功率消耗因素就必須考慮進去。 習知-種傳統型高速類比數位轉換器，利用餘串分 個別連接到每個比較器的其中—個蚊輸人端當成不同的來考電 二^個輸人端則為類比訊號輸人’在比較器的輸出端會出現比較 和類比輸人《而產生的數位訊號般眾所周知的缺點 疋電阻和比較器面積比較大，而且容易受半導體製程的影響 對】稱的電阻而影_電性，例如線性度（imeanty)，偏差籠（他= ^age)等，·加上每增加-她元數的解析度（即2倍 ==⑽峨數迅速增加’其面積和所消耗的功率極= 都在數類比數位轉換器操作在1咖s，-般 美國專利US5,237,326揭露—種利用M〇s長寬比 她）來當槪健，比健輸㈣連接兩辦接的反相器^ 1331455 為逐級放大的效果。這樣的缺點是容易受製程變異和溫度的影響，而 且在高頻操作下，會產生很大的動態電流。 另外’由 Jincheol Υ〇〇 所發表之「a i-GSPS CMOS Flash A/D Convertef for· SystenuChip Application」，其應用原理和美國專利 US5,237,326相似，係利用反相器的電壓轉換特性曲線的原理，藉由 微調P型金屬氧化半導體（pM〇s)和N型金屬氧化半導體（丽⑻ 的面積比例，以產生不同門檻電壓或稱臨界電壓（thresh〇ldv〇ltage/

Vth)的反相器來當作比較器，可以大量減少面積和功率消耗，並達 到高速的效能。但是其主要缺點是：（A)很容易受製程變異和溫度的 景>響，導致電性上的誤差；（B)由於訊號操作在臨界電壓附近，所以 反相器會雜大的動態電流’這種縣尤其在高縣作的狀況下更為 嚴重》 【發明内容】 為了解決上述之問題，本發明之一實施例提供一種用於高速介 面之類比數位轉換器及脈衝振幅調變接收器（Pulse Modulation receiver)的方法，主要精神在於利用三態反柏器改變長寬 比可以微調臨界電壓的特性，在接收端前端電路放置多個不同臨界電 壓的三態反相器，並經由適當的控制，選擇一合適臨界電壓的三態反 相器當做比較器，如此可減少不必要的功率消耗。 本發明之一實施例提供一種低功率高速類比數位轉換器，其係 在不同臨界電壓的三態反相器之後，連接著一多工器，為了是產生一 信號路徑使特定臨界電壓的比較器的訊號能輸出到類比數位轉換器 的輸出，同時也將比較器輪出的訊號予以放大，整合信號放大與路徑 選擇的功能可使電路架構較為緊密，避免未使用通道的功率消耗。 6 本發明之一實施例提供一種高速介面之類比數位轉換器，其使 用之多工器是由多個2對1的多工器（Μυχ)以樹狀疊加而成，每 - 2對1的多XU是由兩個三態反相器所組成，其輸出端各連接一組 由電阻和三態反相器所構成的電感性增益元件（Induetive peakmg components) ’可增加反相器傳輸頻寬。 本發明之-f施顺供-種高精準度自我校正之舰數位轉換 器，其係針對此類比數位轉換電路設計一校正電路裝置，主要精神在 於輸入信號經由不同臨界電壓的比較器的輸出信號任務週期（Du以 cycle)會改變’我們可以由任務週期的值去反推出比較器的臨界電壓 值，更進-步地，我們可以選取最適當的通道與比較器電路，輸出值 的任務週期透過非同步次取樣（Asynchronous sampling)的方式得到， 透過校正·’可聽半導體變異的轉觀合適_界電壓準 位。 為達到上述目的，本發明之-實施例提供—種類比數位轉換 器，包括：數個比較器陣列電路接收一輸入訊號資料，每一比較器陣 列電路輸出複數個類比訊號；及數個通道選取多工器電路分別對^及 連接比較器陣列電路並接收類比訊號，最後每—通道選取多工器電路 輸出一數位訊號。 °° 另外，本發明之另-實施例提供-種自我校正之低功率高速類 比數位轉換n，包括：-類比數位轉換單元包括，數個比較器陣列 電路接收一輸入訊號，每一比較器陣列電路包括複數個比較器，且每 -比較器對應-臨界霞並可輸數位職；及複健通道選取多 工器電路分別對應及連接比較器陣列電路，每—通道選取多工器電路 連接每-比較轉列’並概每-比健輪出之數健號，最後 每-通道選取多jiH電路輸it；-全幅之數位訊號；以及—校正單元連 接類比數位讎單元包括：-歸職計料接通魏取多工器 電路之輸出端並對數位訊號取樣得到數位訊號的任務週期值；—通道 選取電路連接任務麵計算魏及通道縣多工s f路，控制其中一 通道選取多巧電路’將比較H陣列電路之臨界電麟顧任務週期 值，直到所有通道都被切換過，此時比較器陣列電路產生一最佳比較 器，以完成比較器陣列電路之臨界電壓的校正；一位準選取電路連接 不同通道選取多工H電路、任務聊計算電路及通道選取電路，並逐 -凡成比較器陣列f路的校正，使每_比較產生_最佳比較 器；及一校正流程控制電路連接任務週期計算電路、通道選取電路及 位準選取電路以控制校正單元之校正流程。 又’本發明之另-實施例提供一種自我校正之低功率高速類比 數位轉換H ’包括:-類比數位轉換單元包括：數個比較轉列電路 接收-輸入訊號資料，每一比較器陣列電路包括數個比較器，且每一 比較器對應-臨界f壓並可輸丨—數健號；及數㈣道選取多工器 電路具有數個通道分別對應及連接比較器_電路，每—通道選取^ 工器電路連接每-比較器陣列電路，並接收每一比較器輸出之數位訊 號，，後每-通道選取多工器電路輸出—全幅式之數位訊號；以及一 权正单兀連接類比數位轉換單元’校正單元包括：一任務週期計算電 路連接通道選取多工器電路並對數位訊號取樣得到數位訊號的任務 週期值’-最小值暫存器儲存一任務週期與理想週期之最小週期差 值；一絕對差值比較器連接任務週期計算電路與數位比較器，將任務 週期計算得到驗務職與參考任務職相減並做絕對值運 异；一數位比較器連接絕對差值比較器及最小值暫存器，並判斷 任務週期值與-任務週_想值的差值是否比目前的最小週期 接近’最後將最接近的值存人最小值暫存器成為新的最小職差值， 最小週期差值代表-最合槪健之任務職值；—通麟 ^接通道選取多卫器電路並控騎—比較器之數位訊號通過，盆亦連 接通道選取計數器與數位比較器以健存每一通道選取多工考電路之 最亡適比較器；-通道選取計數器連接通道選取暫存器和通道選取多 工斋的控制輸人端以控制每—通道選取多工器電路之通道選取，同時 在最擅暫存輯值更新時，通道選料數騎值也會存人通道選取 暫存器内位準選取6十數器連接通道選取暫存器内的多工器及通道 選取。十數器，可使校正單元選取每―通道選取多工器電路；及一校正 流程控制電料接任務週崎算祕、通道選取雜^及位準選取計 數器以控制校正單元之校正流程。 再者’本發明之另—實施例提供-種類比數位轉換^之自我校 正方法1包括：接故—類比數位轉換器輸出之數位訊號，其中類比數 位轉，器具有數個比較器_電路，且每—比較器陣列電路包括數個 比較器，對數位讯號取樣得到數位訊號的任務週期值；對一比較器陣 歹J電路中之母比較器重複取得任務週期值，並比較出一與理想週期 值最近之最佳比較n ;聽個比較器_選Α其最佳比較器；最 後輸出校正後之數位訊號。 【實施方式】 本發明提ίϋ -種低神S賴峨位賴器（偏。§ t。Digital Converter, ADC) | ( ADC calibration circuit) 〇 第1圖為根據本發明一實施例之低功率高速類比數位轉換器之 架構示忍圖。一類比轉數位電路10包括數個以並聯的方式排列之比 較器陣列（comparator array)電路m、112、 、lln及數個相對應 之通道選取多工器（channel select MUX)電路121、122、…' 12η 連接比較器陣列電路in、m、...、11η之輸出端並接收訊號，類比 轉數位電路10作用在於將高速類比訊號轉換成數位訊號，最後通道 選取多工器電路121 ' 122 '…、12η輸出端Dl、D2、…、DN之數 位訊號傳送至一校正單元20。 每一比較器陣列電路111、112、...、11η是由許多不同臨界電 壓的比較器電路以並聯的方式組成’且每—比較器電路由三態反相器 1331455 (tri-state inverter)與電感性負載元件（Inductive load)組成（圖中未 示），如第2圖所示為本發明一實施例之單一比較器陣列以及其相對 應之電壓轉換特性圖。比較器陣列電路111是由數個比較器電路 im、1112、1113、1114、…、111(N-1)、111N 以並聯的方式組成， 且相對應之臨界電壓分別為VthO、VtM、Vth2、Vth3、...、Vth(N-l)、 VthN，所以比較器電路 1111、1112、1113、1114、...、lll(N_i)、111N 輸出之數位訊號為一直流偏壓準位。 在一實施例中，三態反相器架構示意圖如第3A圖所示，三態 反相器具有一臨界電壓’包括：一P型半導體元件M2之閘極連接訊 號輸入端In ; — N型半導體元件M3之閘極連接輸入端in ; 一 p型 半導體元件Ml之閘極連接一反向器M5輸出端；一 N型半導體元件 M4之閘極連接一致能輸入端；及一反向器M5，其位於致能輸入端 (enable)及第二P型半導體元件之間；其中，各半導體元件串接在 一起，最後連接一訊號輸出端Out。調整M2/M3的長寬比例（aspect ratl〇)可改變臨界電壓（threshold voltage / Vth)，其M2及M3的電 壓轉換圖形如第3B圖所示，可依不同長寬比而調成4個不同之臨界 電壓Vthl、Vth2、Vth3及Vth4，所以在其他之實施例中，比較器的 臨界電壓也會隨著製程改變，以適合不同的應用。 根據上述，三態反相器改變長寬比可以微調臨界電壓（vth)的 特性’作為比較器使用，其開關可經由適當的控制，選擇最適當的臨 界電壓之比較器，可減少不必要的功率消耗。 _第4八圖所示為根據本發明之一實施例之比較器電路之各元 件不意圖’比較器電路包括—具有—臨界電壓之三態反相器Μ，及一 電感性負载το件32,電感性負載元件是由一個反相器321與一個傳輪 閉322組成。電感性負載元件η連接三態反相器η，其作用在於： =、降，增益以換取頻寬的延展；第二，輸出點產生電感性負載效 增加操作頻寬；第三’提供合適的輪出直流偏壓準位。第4Β圖 10 1331455 為第4A圖之比較器詳細電路示意圖’其頻寬延展之增益變化如第$ 圖所示’本發明之增益變化曲線C2轉統技紐生之鱗α明顯 增益降低’且操作頻寬亦從Ftl增加至m，如此可提供合適的輸出 直流偏壓準位。

根據上述，比較器陣列電路的輪出端連接到通道選取多工器 電路輸入端，在-實施例t，第6A圖所示是—個8對ι多工器的實 施例，例如通道選取多XII電路121的架構由數個二對_多工器Μ、 A2、A3、Μ、A5、A6及A7，所堆疊組成，通道選取多工器電路的 作用有二：第-’可以選取不同的比較器，得到不同的臨界電壓；第 二，透過多級式的多工器將信號增益振幅逐級放大⑹心⑽一）， 使得信號在㈣hn後能魏全幅式錄⑽swing)。請同時參 閱第6B圖所示為訊號電壓曲線圖，當訊號經過A界線時其電壓變化 曲線為A’，訊驗過B界線時其電觀化曲料B，，訊號經過c界 線時其電壓魏曲線為C，，訊舰過D界_其電觀化曲線為 D’。,對-多工器亦是由三態反相器組成，如第6(：圖所示。二對一 多工益操侧寬需與比㈣拥以聽㈣信軒擾（㈣『symb〇i interference，ISI)的效果，因此也採用與比較器相同的架構。另外’ 本發明將紐性增益（Induetive peaking )三態反相⑽致能開關 (Enable Swltch)和多工器内的下一級三態反相器的致能開關相連 接’以適當的開關來節省功率消耗。 再參閱第1圖之校正電路20’其連接類比數位轉換單元，包括： 任務週期計算電路21連接通道選取多工器電路12卜122、 、12n 輸出端D卜D2、...、DN，並雜減絲樣制其任舰期值；一 通道選取電路22連接任務職計算電路21及通道選取多工器電路 121、122、…、12η，控制其中一通道選取多工器電路，將所對應之 比較裔陣列電路之臨界電壓對應到任務週期值，直到所有通道都被切 換過，此時比較器_電路產生—最佳比較器，以絲比較器陣列電 路之臨界f㈣校正：-辦選取電路23連接任務週麟算電路21 11 < S > 1331455 及通道選取電路22 ’並逐—完成全部比較轉列電路⑴、⑴、、 ’使每—峨^陣列電生—最㈣較11 ;以及一校正 〜程控制電路24連接任_崎算魏21、通 選取電路23轉做正單it 2〇之校正雜。 準

第7圖所福本發明-自雜正之低功率高翻比數位轉換器 之另-實施例電路架構示_。自我校正之低功率高速類比數位轉換 器包括：-類比數位轉換單元5〇，其包括：數個比較器陣列電路Μ卜 512、，_·。、51η，其接收一輸入訊號資料’每一比較器陣列電路包括數 個比較器且母tb較ϋ對應-臨界電壓並可輸出_數位訊號；另有 複數個通道選取多工器電路52卜522、、52η，其分別對應及連接 比較器陣列電路511、512、._·、51η，每一通道選取多工器電路連接 一比較f陣列電路，並接收比較器輸出之數位訊號，最後每-通道選 取多工II電路輪出-全幅式之數魏號；料，每—比㈣陣列電路 511、512、…、51n是由許多不同臨界電壓的比較器電路以並聯的方 式組成’且每-比較器電路由三態反相器與電感性負載元件組成。 校正單元60連接類比數位轉換單元，包括：任務週期計算電路 (Duty cycle estimation circuit) 61卜數位比較器（Digitalcomparat〇r)

612、最小值暫存器（Minimum register)613、絕對差值比較器（施〇1他 offset comparator) 614、通道選取暫存器（channel select〇r registe〇 62卜通道選取計數器（Channel select counter) 622、位準選取計數器 (Level select counter ) 630 及校正流程控制電路（Calibration controller) 640。 任務週期計算電路611連接通道選取多工器電路521、522、...、 52η並對數位訊號Dl、D2、…DN取樣得到數位訊號的任務週期值； 最小值暫存器613儲存一任務週期與理想週期之最小週期差值；一絕 對差值比較器614連接任務週期計算電路61ι與數位比較器612，將 任務週期計算電路611得到的任務週期與參考任務週期相減並做絕對 < S ) 12 1331455 值運算；數位比較器612連接絕對差值比較器614及最小值暫存器 613，並將任務週期值與理想任務週期值的絕對差值及最小週期差值 比較，最後將較小的值存入最小值暫存器613成為暫時之最小週期 值，此最小週期值代表一最合適比較器之任務週期值；通道選取暫存 器621連接通道選取多工器電路521、522、 、52n並控制每一比較 器之數位訊號通過，其亦連接最小值暫存器613以儲存每一通道選取 夕工器電路之最佳比較器；通道選取計數器622連接通道選取暫存器 613和通道選取多工器的控制輸入端以控制每一通道選取多工器電路

52卜522、…、52η之通道選取，同時在最小值暫存器的值更新時， 通道選取計數器622的值也會存入通道選取暫存器内；位準選取計數 器630連接通道選取計數器622及通道選取暫存器内的多工器伽、 6212、…、621η和多工器電路65卜652，可使校正單元仞選取每一 通道選取多工^電路；以及校正流健㈣路_連接任務週期計算 電路61卜通道選取計數器622及位準選取計數器⑽以控制校正單 元60之效正流程。

上述校正單元60採用臨界電壓調變的概念，也就是相同輸入作 號經過不同的臨界電壓後的輸出資料有不同的任務週期（dutycyde°) 的特性。如第8圖所示為根據本發明之—實施例之輸入三角波， 臨界電壓與輸出信號任務周期之關係，从區中之輸入三角波以不同 之位準Vthl、Vth2、Vth3、遍、彻、娜進入一比較器陣列電 路711的數個比較器令，其輸出如BB區中之波形，輸出資料之表示 ，如CC區的資料形式，其所計算而得之任務週期如DD區之表示， 取後每-比較器之取樣輪出之意義表示為〇%〜1〇〇%，即取樣為i的 人數與取樣為G的-人數之比例，由此得知輸丨信號任務職的比例可 以對應到未減界電壓在輸人峨巾所侃例。在—實酬中，一輸 入信號為四準蝴變信號⑷evd㈣/ m第9 _示為輸人4pam信號，臨界電_輸出信號任 °之s過程不意圖，四個準位兩兩的中間信號是最佳臨界準 13

< S 1331455 • 位，而三個臨界準位所對應的理想任務週期分別設為75%、50%、25 • %。因此本發騎提岐正電路·歸較找料_較器的任務 週期，從不同任務週期中，判斷最合適的比較器。 ； 鋪上述，紐較11的輸出雜，會剌不_務週期之數位 輸出’其任務週期的比例即為臨界賴在其輪入訊號中所佔比例。經 . 過多次的隨機取樣，就可轉出通道或纽較雜確的任務週期。 請參閱第10騎示為本發明—實施例之臨界準位校正之流程 步驟示意圖。制時參閱第7圖之電路_示_，—個類比轉數位 • 電路裡面有許多比較器陣列電路51卜512、...、51n,對應到不同臨 界賴的校正，要完成-個類比轉數位電路的校正，有下列步驟：步 . 驟S11開始類比轉數位電路校正’-個參考臨界電屢的校正工作開 始步驟S12重置位準選取計數器，將位準選取計數器63〇做重置 (_)的動作；步驟S13開始參考臨界輕校正，校正流程控 - 路640透過位準選取計數器630依序選取通道選取多工器幻卜 =2 '…、52η與比較器陣列電路5U ' 512 '、51n，得到一個比較 益陣列的任務週触並進行峨；倾S14結束參考臨界電壓校正； 步驟S15，將位準選取計數器63〇累進計數；步驟灿，校正流程柙 _ 制電路640檢視辦選取計數器63〇有無發生溢位；步驟奶，位^ 選取計數器630若發生溢位，代表一麵比轉數位電路裡面所有比較 器陣列内都完成臨界電壓的校正工作，也就是完成了一個類比轉數位 電路的校正工作，結束類比轉數位電路校正，若沒有發生溢位，代表 仍有比較器陣列尚未完成校正工作，跳至步驟犯繼續參考臨界電壓 校正。要得到N位元的類比轉數位電路時，需要做y ]次臨界準位 校正例如-锢2位元的實施例，有三個比較器陣列需要校正到三個 不同的臨界電壓準位。 月參閱第11圖所示為本發明參考臨界電壓校正之流程步驟示 思圖。请’參閱第7圖之電路架構示意圖’-慨較轉列電路，

14 1331455 例如511 ’裡面有許多不同臨界電壓，對應到不同的任務週期值，要 完成-個參考臨界電壓的校正，在第1()圖步驟S13與S14之間包 括：步驟S131暫存器重置（reset)，-個參考臨界電壓的校正工作開 始’。校正流程控制電路640需要先將最小值暫存器613與通道選取暫 存器（圖中未示）做重置的動作；步驟S132計算任務週期值，透過 通道選取計數器622依序選取比較器’得到一個比較器的任務週期值 並進行觸；轉⑽、帛扭務職輯算；辣S134將通道選取 。十數器622累進計數；步驟S135校正流程控制電路64〇檢視通道選 取β十數器622冑無發生溢位，若發生溢位，執行步驟S14肖束參考臨 界電壓校正，代表-個比較器陣列電路511内所有比較器都完成計算 與判斷，也就完成了一個參考臨界電壓的校正工作，若沒有發生溢 位，代表校正工作尚未完成，跳至步驟S132繼續計算任務週期值。 一個通道計數數目為8的比較器陣列之實施例如第UA圖所示，通道 選取多工器521由數個多工器疊加而形成成8個通道cl^、ch2、ch3、 ch4、ch5、ch6、ch7及ch8，每個通道皆由通道選取計數器622控制， 以計算比較器陣列電路511中各個比較器的任務週期值。 第12圖所示為本發明計算比較器的任務週期值之流程步驟示 意圖，請同時參閱第7圖之電路架構示意圖。步驟S132開始計算任 務週期，步驟S321計算訊號之任務週期，任務週期計算電路6n利 用非同步次取樣（asynchronous under sampling)，經過固定取樣週期 後，根據取樣出來1與〇的比例得到訊號的任務週期；步驟S322差 值計算，絕對差值比較器014把得到的任務週期值減去任務週其理想 值(Reference Duty cycle / Ref. Duty )再取絕對值，目的是得到兩數值 的距離，數值越小代表越接近理想，也就是越合適的比較器；步驟 S323比較最小值，將之前最合適的值儲存在，，最小值暫存器613”裡， 本次得到的任務週期值會與之前得到最合適值做比較，判斷何者較 小；步驟S324若是最小值暫存器613 t的值較大，則本次所得的值 會覆寫到最小值暫存器613與通道選取暫存器；步驟si33，若是先 15 1331455 . ㈣健小’财_作，絲任務難之計算。上述_程是針對 於比較器的任務週期的計算與判斷是否為較佳比較器的標準。 根據上述，校正裝置經由比較各通道計數所得之次數，取豆应 . 自想任務域之職差值最储，作驗正狀最親道，可以 魏峨_驗或溫度所造成㈣響，《其他沒有麵的通道關 n譯省功率絲。糾校正不需要解輸人校正的訊號源， 只需要接收-般的訊號源校正即可，且任務週期計算器以非同步次取 樣的方式來計算任務週期的比例，可以大幅降低功率消耗。 • 本校正發明可以看作三層迴圈，苐一層迴圈是單-比較器取樣 週期的累計，第二層迴圈是單一，，比較器陣列電路，，内所有比較器的依 賴斷’第三層迴圈是舰界電壓的依序校正，即航轉數位電路 内全部”比較器陣列電路，，的依序判斷。 • 5月參閱第13圖所示為本發明之類比數位轉換器之自我校正方 法’包括：步驟S1接收數位訊號’接收—類比數位轉換器輸出之數 位訊號’類比數位轉換器具有數個比較器陣列電路，且每一比較器陣 =電路具魏慨較n ;倾S2計私_触，賴健號取樣 ，到數位訊號的任務週期值；步驟S3產生一最佳比較器，對一比較 藝 轉列電路巾之每-峻器重複取得任務聊值，皿較出—與理想 週期值最近之最佳峰ϋ ;步驟S4產生铸之最佳比較II，對每— 個比較轉列選㈣最姐綠；轉S5最後輸出校正後之數 位訊號》 ^本發明為高速介面之類比數位轉換器和校正裝置，可自動選取 取佳的比較器，以及用非同步次取樣（und⑽mpHng)的方式來實 精確的校正功月匕，並大幅降低高速傳輪的功率消耗。主要解決傳統 型類比數_換㈣辨消耗，製程變異所經的電性誤差。 一綜合上述，本發明利用簡單的架構，達到高速的效能，大幅降 低高速傳輸的功率消耗，不受製程變異所影響^。 16 < S > 以上所述之實施例僅係為說明本發明之技術思想及特 點’其目的在使熟習此項技藝之人士能夠瞭解本發明之内容 並據以實施，當不能以之限定本發明之專利範圍，即大凡依 本發明所揭示之精神所作之均等變化或修飾，仍應涵盍在本 發明之專利範圍内。 【圖式簡單說明】

第1圖為根據本發明之一實施例之低功率高速類比數位轉換器 之架構示意圖。 第2圖為根據本發明之一實施例之比較器陣列電路以及其相對 應之電壓轉換特性圖。 第3A圖為根據本發明之一實施例之三態反相器架構示意圖。 第3B圖為根據本發明之一實施例之三態反相器電壓轉換圖形。 第4A圖為根據本發明之一實施例之比較器電路之各元件示意

第4B圖為第4A圖之比較器詳細電路示意圖。 第5圖為第4A圖之比較器之頻寬延展之增益變化圖。 =6八圖為根據本發明之-實施例之8ϊί1多工器的架構示意 第6Β圖為第6Α圖之8對1多工器的訊號電壓曲線圖。 第6C圖為第6Α圖之比較器詳細電路對照示意圖。 類比 臨界電壓與輪出 ====·自敝之低功率高速 第8圖為根據本發明之一實施例之輪入三角波， 17 ⑶ 1455 信號任務周期之關係。 第9圖為根據本發明之一實施例之輸入4PAM信號，臨界電壓與 輪出信號任務周期之處理過程示意圖。 第10圖為本發明之一實施例之臨界準位校正之流程步驟示意圖。 第11圖為本發明之一實施例之參考臨界電壓校證之流程步驟示意 圖。 第11A圖為本發明之一實施例之通道計數數目為8的比較器陣列 示意圖。 第12圖為本發明之一實施例之計算比較器的任務週期值之流程步 驟示意圖。 第13圖為本發明之一實施例之類比數位轉換器之自我校正方法。 【主要元件符號說明】 10 類比轉數位電路 、112、…、lin 比較器陣列電路

1111 ' 1112、1113、1114、…、ιιΐ(Ν-ΐ)' 比較器電路 111N 】21、122、…、12η 通道選取多工器電路 20 校正單元 21 任務週期計算電路 22 通道選取電路 23 位準選取電路 24 校正流程控制電路 31 三態反相器 18 1331455

32 電感性負載元件 321 反相器 322 傳輸閘 50 類比數位轉換單元 511 ' 512 ' .. .' 51η 比較器陣列電路 521 ' 522 ' .. .' 52η 通道選取多工器電路 60 校正單元 611 任務週期計算電路 612 數位比較器 613 最小值暫存器 614 絕對差值比較器 621 通道選取暫存器 6121 ' 6122 ' ...' 612η 多工器 622 通道選取計數器 630 位準選取計數器 640 校正流程控制電路 651 、 652 多工器 711 比較器陣列電路 S11-S17 步驟 S131-S135 步驟 S321-S324 步驟 S1-S5 步驟 A1 'A2 Ά3 、Α4、Α5、 多工器 A6 ' A7 D卜 D2、... ΌΝ 輸出端 19

Claims (1)

1331455 99年6月3曰修正替換頁 十、申請專利範圍： L·-. 1·-種類比數位轉換器，包括： ΐ牛月5曰修止4 :: 複數個比較器陣列電路’其接收—輸人訊號資料，每—該比較器陣 列電路輸出複數個類比訊號，任一該比較器陣列電路包含並聯的複數個 比較器電路，任一該比較器電路包含： 一三態反相器，其具有一臨界電壓；及 電感性負載元件’其連接該三態反相器以產生電感性負載效 果，該電感性負載元件包括一反相器與一傳輸閘；及 複數個通道選取多工器電路，其分別對應及連接該些比較器陣列電 路並接收該些類比訊號，最後每一該通道選取多工器電路輸出直流偏壓 準位之—數位訊號。 2. 如請求項1所述之類比數位轉換器，其中該些比較器陣列電路是 以並聯的方式排列。 3. 如請求項1所述之類比數位轉換器，其中該輸入訊號為一類比訊 號。 4. 如請求項1所述之類比數位轉換器，其中該三態反相器包括： 一第一Ρ型半導體元件，其閘極連接一輸入端； 一第一Ν型半導體元件，其閘極連接該輸入端； 一第二Ρ型半導體元件，其閘極連接一反向器輸出端； 一第二Ν型半導體元件，其閘極連接一致能輸入端；及 一反向器，其位於該致能輸入端及該第二Ρ型半導體元件之間， 其中該第一Ρ型半導體元件、該第一Ν型半導體元件、該第二ρ型 半導體元件及該第二Ν型半導體元件系串接在一起，並連接一輪出端。 5·如請求項1所述之類比數位轉換器’其中每一該通道選取多工器 電路係由數個2對1多工器疊加而成’可使每一該比較器陣列電路之該 20 1331455 99年6月3曰修正替換頁 些比較器電路都具有-獨立之訊號傳輸通道，且每一該訊號傳輸通道之 輸入況號位準與相鄰之訊號傳輸通道部分重疊，且經數個邏輯閘分別共 同連接該些比較器陣列電路之輸出端。 6.一種自我校正之低功率高速類比數位轉換器，包括： 一類比數位轉換單元，其接收一輸入訊號並將其分割成複數個通 道，該類比數位轉換單元包括： 複數個比較器陣列電路，其接收一輸入訊號，每一該比較器陣 列電路包含複數個比較器，且每一該比較器對應一臨界電麼並可輸出 • 一數位訊號；及 ^複數個通道選取多工器電路’其分別對應及連接該些比較器陣列 ，路，每一該通道選取多工器電路連接每一比較器陣列電路，並接收 每該比較器輸出之數位訊號，最後每一該通道選取多工器電路輸出 一全幅之數位訊號；以及 一校正單元，其係連接該類比數位轉換單元，該校正單元包括： 任務週期S十算電路，連接該些通道選取多工器電路之輸出端並 對6玄數位讯號取樣得到該數位訊號的任務週期值； • -itif it取電路，其連接該任務週期計算祕及該些通道選取多 =器電路，控制其中-通道選取多工器電路，將該比較器陣列電路之 臨界電壓對應到該任務週期值，直到每一該通道都被切換過，此時該 比較器陣列電路產生-最佳比m ’以完成該比較^陣列電路之臨界 電壓的校正; -位準選取電路’其連接雜務週期計算電路及㈣道選取電 路’並逐-完成該些比較器陣列電路的校正，使每一該比較器陣列產 生一最佳比較器；及 一校正流程控制電路’其係連接該任務週期計算電路、該通道選 取電路及該位準選取電路以控制該校正單元之校正流程。 21 99年6月3日修正替換頁 7.如二求項6所述之自我校正之低功率高遑類比數位轉換器，其中該 些比較器陣列電路係以並聯的方式排列。 8_如明求項6所述之自我校正之低功率高速類比數位轉換器，其中該 輪入訊號為一類比訊號。 9.如明求項6所述之自我校正之低功率高速類比數位轉換器，其中該 些數位訊號為一直流偏壓準位。 1^0.如叫求項6所述之自我校正之低功率高速類比數位轉換器，其中 每該比較器陣列電路包括複數個比較器電路，並以並聯的方式排列。 如印求項1〇所述之自我校正之低功率高速類比數位轉換器，其中 母一該比較器電路包括： 一二態反相器，其具有—臨界電壓；及 ▲ 一電感性負載元件’其連接該三態反相器以產生電感性負載效果， 5亥電感性負載元件包括一反相器與一傳輸閘。 ^2.如明求項6所述之自我校正之低功率高速類比數位轉換器，其中 L該通道選取多工器電路係由數個2對i多工器疊加而成可使每 :該比—較器陣列電路之該些比較器電路都具有—獨立之訊號傳輸通 ^ ’且每-該織傳輸通道之輸人訊驗準與相鄰之碱雜通道部分 重疊’且經數觸簡分顺同連接雜啸轉職關輸出端。 ^如請求項6所述之自我校正之低功率高速類比數位轉換器，其中 子。亥數位afl號取樣得到該數位訊號的任務週期值是以非同步次取樣的方 式來計算任務週期的比例。 :14.如明求項6所述之自我校正之低功率高速類比數位轉換器，其中 該校正單元更包括-驗輯㈣面，具料統祕顯示元件，可驗證工 作狀態，且碰讀A介面可接奴道選轉丨，可得知所選擇之通道。 15· —種自我校正之低功率高速類比數位轉換器，包括： —類比數位轉換單元，包括： 22 1331455 99年6月3日修正替換頁 複數個比較器陣列電路，其接收一輸入訊號資料，每一該比較 器陣列電路包含複數個比較器，且每一該比較器對應一臨界電壓並可 輸出一數位訊號；及 複數個通道選取多工器電路，其具有數個通道分別對應及連接 該些比較器陣列電路，每一該通道選取多工器電路連接每一比較器陣 列電路’並接收每-該比較n輸出之數位訊號，最後每—賴道選取 多工器電路輪出一全幅式之數位訊號；以及 一校正單元，其係連接該類比數位轉換單元，該校正單元包括： -任務週麟算電路，其連接該魏道選取多巧電路並對該 數位訊號取樣得到該數位訊號的任務週期值； 最小值暫存器’其齡-任務獅與理想聊之最小週期差 值； 一絕對差值比較器，其連接該任務週崎算電路，將該任務週 期計算電路制的任務職與參考任__減並做絕對值運算； 一數位比較ϋ，其連接該㈣差值比健及該最小值暫 t判斷該任值與—任務週期理想值的差歧否比該最小週期 接近’取後將最接近的值存入該最小值暫存器成為該最小週期差 值’該最小週驢值代表-最合雜㈣之任務週雛；’ 取暫存器，其連接該些通道選取多工^電路並控 道選取暫存器内 新時’該通道選取計器的值也會存入該通 23 1331455 選取==^!通道 =====速類—⑽ =S=我校正之低功率高速類― ==::正之低功率高速類一，其中 每Π車述=自我校正之低功率高速類比數位轉換器，其中 “盗陣列電路包括複數個比較器電路，並以並聯的方式排列。 自我校正之低功率高速類比數位編，其中 一二態反相器，其具有一臨界電壓；及 該電感性負載一產生電感性負載效果， 所述自紐正德辦高赖岐⑽鮮，其中該 -第-Ρ解導體元件，制極連接_輸入端； -第-Ν型半導體元件，其瞧連接該輪入端； 第Ρ型半導體元件，其閘極連接一反向器輸出端； 一第二Ν型半導體元件，其職連接-致能輸入端；及 一反向器’其位於紐織人端及料二1>型半導航件之間， 24 1331455 卯年6月3曰修正替換頁 導導體元件、該第―N型半導體树、該第 最後連接一輸出 對該數位H樣之低辨高速類比數位轉換器，其中 式來計算任務週期的^位穩的任務週期值是以非同步次取樣的方 ΞΐοΓ二1:5: i之自我校正之低功率高速類比數位轉換器，其中 別父正单7L更包括一驗證輸出介面，且有 τ 作狀態，麟__可_道選取輸^

24·-種類比數位轉換器之自我校正方法包括： 右數位轉換器輸出之數位訊號，其中該類比數位轉換琴具 有複數個比較器陣列電路，且每—該比較器陣列電路包括複數I較器 對魏位峨取樣制魏位職的任務週期值； ^-比較料列電路中之每—比較器重複取得任務 出一與理想週期值最近之最佳比較器； 並匕較 對數個比較器陣列電路選出其最佳比較器；及 輸出校正後之數位訊號。

=導體元件及該第二N财導體元件系串接在一起， 25.如請求項24所述之舰數⑽換器之自我校正方法，其中該 比數位轉換器更包括複數個通道選取多工器電路，其分別對應及連㈣ 些比較轉職路並接㈣鍊位職，最後每—該雷 路輸出-數位職。 ―户㈣ 26.如請求項25所述之類比數位轉換器之自我校正方法其中每一 該。通道選取多工器電路係由數個2织多工器叠加而成，可使每一該比 較器陣列電路知該些比較器電路都具有—獨立之訊號傳輸通道，且^一 該訊號傳輸通道之輸人訊號鱗與娜之峨傳輸奴科重疊，且經 數個邏輯閘分別共同連接該些比較器陣列電路的輸出端。 且 25 1331455 99年6月3日修正替換頁 27.如請求項24所述之類比數位轉換器之自我校正方法，其中對該數 位訊號取樣得到該數位訊號的任務週期值是以非同步次取樣的方式來計 算任務週期的比例。

26