TWI329872B - Integrated circuit having a memory and method of fabricating the same - Google Patents
Integrated circuit having a memory and method of fabricating the same Download PDFInfo
- Publication number
- TWI329872B TWI329872B TW094100551A TW94100551A TWI329872B TW I329872 B TWI329872 B TW I329872B TW 094100551 A TW094100551 A TW 094100551A TW 94100551 A TW94100551 A TW 94100551A TW I329872 B TWI329872 B TW I329872B
- Authority
- TW
- Taiwan
- Prior art keywords
- region
- gate conductor
- trench
- adjacent
- layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000004020 conductor Substances 0.000 claims description 69
- 238000002955 isolation Methods 0.000 claims description 55
- 239000003990 capacitor Substances 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 34
- 238000003860 storage Methods 0.000 claims description 32
- 239000002019 doping agent Substances 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 23
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 20
- 229910052796 boron Inorganic materials 0.000 claims description 17
- 238000010438 heat treatment Methods 0.000 claims description 13
- 150000004767 nitrides Chemical class 0.000 claims description 12
- 125000006850 spacer group Chemical group 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 9
- 230000005669 field effect Effects 0.000 claims description 7
- 229910044991 metal oxide Inorganic materials 0.000 claims description 7
- 150000004706 metal oxides Chemical class 0.000 claims description 7
- 238000000926 separation method Methods 0.000 claims description 6
- 229910017464 nitrogen compound Inorganic materials 0.000 claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 238000010586 diagram Methods 0.000 claims 1
- 229910001882 dioxygen Inorganic materials 0.000 claims 1
- 125000005842 heteroatom Chemical group 0.000 claims 1
- 239000012535 impurity Substances 0.000 claims 1
- 239000004575 stone Substances 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 230000000694 effects Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- MGMGKWCHXLDGEE-UHFFFAOYSA-N [Bi]=O.[N] Chemical compound [Bi]=O.[N] MGMGKWCHXLDGEE-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 241000251468 Actinopterygii Species 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 230000001550 time effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
- H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Description
1329872 ul,· h .卿银㈤ 九、發明說明： 【發明所屬之技術領域】 本發明係有關於半導體的處理，特別係關於一種積體 電路的製造過程’該積體電路係同時具備一垂直動態隨機 存取記憶趙（dynamic random access memory，DRAM)及其 他支持性電路’且包括一用以降低DRAM中角落元件效應 的隔離溝渠。 【先前技術】 垂直動態隨機存取記憶體（DRAM)電路係被用來降低 有效記憶胞體積及增加記憶體密度。典型狀況是，一垂直 DRAM記憶鱧胞包含一垂直金屬氧化物半導體場效電晶體 (MOSFET)，其連接至該MOSFET下方的一溝渠電容器。 在垂直MOSFET中，溝渠通道區域中的一個表面係大致與 基材主要表面垂直。 DRAM電路可藉由區隔出垂直陣列及平面支持性電路 • (例如’邏輯電路）的製造步驟來製備。但是，製造組合 DRAM電路的一項挑戰在於如何將内嵌的垂直dram整合 或集積至平面支持性電路的製造流程中。在這些問題.中還 包括熱預算升高的問題，亦即，因垂直元件植入物暴露在 高溫下所累積的時間效應。熱製程一般涉及氧化物層（例 如，DRAM閘極側壁層及支持區域的平面閘極氧化物）的生 長，且溫度可高連肖WOO·!，],。當垂直元件的植入物 係在這類強烈的熱製程之前製作，通常會導致分離。舉例 5 1329872 不祝用一氧化物襯墊層來作淺溝渠隔離以隔絕 DRAMs。在此狀況中，該DRAM之電晶體部份的角落元件 可能會受至4 STI襯墊層氧化的影響，此係因暴露在高溫下 使得硼分離進入襯墊層導致鄰近閘極導體通道中的硼被耗 盡之故。 因此’亟需一種能降低垂直dram之不欲求角落元件 效應（特別是來自鄰近閘極及STI之硼原子被耗盡的影響） 的結構。 【發明内容】 基於前技的問題，本發明目的在於提供一種垂直 DRAM可用的結構，其係可容許垂直DRAM被成功地與平 面元件一起被集積整合進製程流中。 本發明的另一目的係提供一種整合垂直DRAM與平面 兀*件的製造方法，其係可降低Dram中電晶體部份的角落 效應。 本發明再一目的係提供一種在後續熱處理期間可阻止
ihi V 知離進入相鄰隔離溝渠之垂直DRAM的結構及其之 製備方法， 本發明的其他目的與優點部份係顯而易見的，部份則 參蘭、 過下述發明說明後也成為顯而易見的。 在參閱過本發明說明書之後，任一習知技藝人士將能 f解本 聲明的上述目的與優點。本發明第一態樣是關於一 理積趙番 哥硌元件，其包含一動態隨機存取記憶體（dram) 6 1329872 u: 川月9日修正替换頁 胞’該DRAM胞具有一形成在基材之一深溝渠中的儲存電 容器，及在該深溝渠中覆蓋於該儲存電容器上的一閘極導 體’及在該DRAM胞任一側的隔離區域，該隔離區域係延 伸至該閘極導體下方。該元件也包括一襯墊層其包含一與 該隔離區域相鄰的氮化物，並至少在每一隔離區域及該閘 極導體之間延伸。
較佳是’該襯墊層包含一矽-氧-氮化合物，並沿著該 隔離區域及該隔離區域下方延伸。該DRAM的儲存電容器 可延伸至該隔離區域及襯墊層下方。 與該閘極導體相鄰的區域典型包含一摻雜物，例如 硼，且該積體電路元件更包括一氧化物層，其係介於該閘 極導體與該内含摻雜物之區域之間；且延伸介於該隔離區 域間。該氧化物層及隔離區域可界定出該閘極導體與該内 含摻雜物之區域的角落區域，使得該襯墊層可於該DRAM 胞後續熱處理期間減少角落區域的摻雜物被耗盡。
典型情況是，一垂直金屬氧化物半導體場效電晶體 (MOSFET)包含該閘極導體及一摻雜了硼的通道，位於該儲 存電容器上方。該積體電路元件更包括與該DRAM胞相鄰 之一平面支持元件，該平面支持元件包括一熱製成的氧化 層。 本發明另一態樣係關於一種積體電路元件的製備方 法，包含提供一基材，在該基材中蝕刻一溝渠並在該溝渠 中形成一動態隨機存取記憶體（DRAM)胞。該DRAM胞具 有一位在該溝渠一較低端的儲存電容器及覆蓋在該溝渠中 7 1329872
作 儲存電容器上方的一閘極導體。該方法之後將摻雜區域 括在基板中與閘極導體相鄰，並形成溝渠在該DrAM胞 邊，其中該溝渠延伸至閘極導體下方。在溝渠中形成有 包含一氮化物的絕緣襯墊層在該dram胞的任一側，鄰 著該閘極導體。本方法也包括在該溝渠中該dram胞的 一側上形成隔離區。之後，該DRAM胞，包括鄰近該閘 導體之内含摻雜物的區域，係施以熱處理的高溫例如 在緊鄰該隔離區域的基材上形成一支持元件。相較於一 乎完全不含氮原子之氧化物隔離襯墊層來說，該含氮隔 概塾層可減少鄰近該閘極導體之該區域中因熱處理所致 摻雜物的分離現象，該摻雜物較佳是,，且該襯塾層較 是包含一矽-氧·氮化合物。 基材中與該閘極導體鄰接之該區域典型係包括一垂 T通道。較佳是’該襯墊層係形成在該DRAM胞 _ Z #、壁上，使得該襯墊層可沿著該隔離區域及 隔離區域ΊΓ 士 1 卜方延伸。該DRAM胞儲存電容器可延伸至該 離區域與襯墊層下方。 月方法更包括在該閘極導體與該内含摻雜物的 域之間形# _ s 战—氧化物層，並延伸於該隔離區域之間。該 化物層與@ # π b 區域可界定出該閘極導體與該内含摻雜物 區域的角贫 洛區域，使得該襯墊層可於續熱處理期間減少 落區域的换^ D得雜物被耗盡的現象。 發明更進一步的態樣係關於一種積體電路元件及 積體電路元件的方法，該積體電路元件包含具有主 包 旁 接 任 極 I 幾 離 之 佳 直 任 該 隔 區 氧 之 角 製 動 8 1329872
區域之矽基材，及形成在該基材主動區域間之一深溝渠内 的DRAM胞。該DRAM胞包含一聚梦閘極導體。該積體電 路元件更包括沿著該矽基材主動區域及該聚矽閘極導體而 形成且延伸之一氧化及氮化的側壁層。較佳是，該dram 胞包含一垂直MOSFET ’其具有該閘極導體且包括位於該 閉極導趙及該基材上至少一主動區域之間之一閘極氧化物 層。該積體電路元件更包括一對氧化且氮化的側壁層，作 為隔離區域之觀墊層’該隔離區域係形成在該Dram胞任 一側及基材上的主動區域。 【實施方式】 本發明下述實施例將參照第1-5圖進行說明，且相同 特徵係以相同元件符號來表示。 依據本發明，一陣列垂直DRAM 1〇係示於第】圖中 的俯視截面圖及第2圖的平視圖中。每—垂直DRAM 1〇
包括形成在一半導體晶圓基材2〇(較佳是一矽基材）之一溝 渠電容器上方的一垂.直M〇SFET。在製造過程中，多個垂 直深溝渠係以習知圖案化及蝕刻技術，從一頂表面往下進 入該矽基材10的方式來形成。使用習知的處_ % w 一 V 一垂直’溝$的底冑提供一 &化物冑22,園繞有接雜物 之聚矽充填24的-部份。該聚矽充填24係被一溝渠頂部 氧化物(TTO)層26完全覆蓋’以在每一溝渠底部形成一溝 渠儲存電容器24,作為該儲存節點。如附圖所示溝渠儲 存電今器24延伸深入該基# 1〇。氧化物帛22 &下延伸靠 9
近該溝渠底部且往上靠近τ ^ 成在矽甚姑& TO 26。咿狀擴散區域36被形 橋。 和该儲存電容器24形成一電 你坪一電容器 || Λ 旦電晶體於該垂直溝 ,—2JA 土上的第—沉積通道34來達 成，該通道典型係摻雜以硼， 熟處理於其上生長閘 極軋化物層3 2 »之後，在每一渔
溝渠剩餘的上方部份内沉積 聚碎以在該溝渠頂部氧化層 ,, ΛΠ . .. Έ 層Μ上万形成垂直閘極導體 3〇。該溝渠頂部氧化層26可將 J册DRAM陣列1〇中該溝渠上 方部份中的閘極導體30與溝渠下古却、 興存渠下万部份的儲存節點加以 隔絕開來。
如第3、4圖所示’之後在珍基材2q上沿著該dram 陣列形成淺溝渠隔離（STI)4G。首先，以習知技術往下延仲 至TT026下方並到達環22上方部份來形成溝渠。之後， 以一氮化物作為這些溝渠的襯墊層，較佳係一矽·氧·氮化 物，以諸如氧化後氮化（例如，電漿或高爐）或在諸如n〇' n2〇、nh3等類似的氮氣下進行氧化等習知的方法加以形 成。因此’沿著每一該閘極導體3〇的連續側壁及介於該閘 極導體間的主動珍基材20區域較佳是均被氧化及氮化。除 了靠近頂部的區域以外，該溝渠的側壁及底部較佳是以該 氮化物襯墊層完全加以襯塾。 如第3圖所示，STI 4〇可將⑽魏陣列區域1〇與基 板上的平面支持區域12加以隔絕。形成在基材2〇上的該 支持區域可包括使用一覆蓋在一閘極氧化物層16上方的 10 年月日修正替換頁 2 ,_ 鬧極居 Ί >1 <邏輯元件。此種在形成DRAM電晶體之後平 元件的處理，典型係使用高溫，通常在丨〇 12 0 0 〇C 賭 i 王 ’以形成氧化物犧牲層並熱處理該層及其組件。 ，曾Μ第5圖中更詳細的揭示了 一 DRAM胞的角落元件。通 典型係以-諸如棚之類的P•型接雜物進行換雜。由 :竽=物層34和STI襯墊靠近角落鄰接該閘極導體30 區域34’典型和遠離角落的區域具有不同的特 徵篇外發現，藉由使用氮化 砝，物馈•整層作為隔離區域4〇 時了顯著降低硼原子因各種氧化物層之埶虛理 虚揮匍妒叱 切層 <熱處理及其他埶 處理製程所致之分離現象。相 .„ ςττ .. 臀於擴散進入前技幾乎不含 氮的STI^墊層氧化物來說， 言 盾氮化物層可使較少的硼 原子擴散進入STI襯墊層42中。 。已知襯墊層之間及垂吉 MOSFET間的主動區域間的差異 井最少為1E丨5原子/立方公 分。 因此，本發明提供一種垂直仍0；1 · uRam用的結構，其係可 容許當DRAM被施以顯著熱處理估
巧’成功的與平面元件整 合或集積至製程流中。特別是，翻、A 灰造本發明可降低DRAM 電晶體部分之角落效應的積體方法。 雖然本發明已用本發明之警 碗例被明確地示出及說 明，但熟習此技藝者將可瞭解的县l 上述在形式及細節上之 其它形式與細節上的改變可在不低此丄 两離本發明的範圍及精神 下被達成。因此，本發明並不甸限说& 於所示及所說明的特定 形式與細節’而是落在由以下的. Τ π專利範圍所界定的範 園内。 11 1329872 【圖式簡單說明】 第1圖為本發明一垂直DRAM胞陣列的截面示意圖。 第2圖為第1圖之垂直DRAM胞陣列的上部平面圊。 第3圖為沿著第1圖之垂直DRAM胞陣列所形成之 STI的俯視截面圖。 第4圖為第3圖之垂直DRAM胞陣列及STI的上部平 面圖。
第5圖為部份第4圖的放大圖，顯示鄰近該STI襯墊 層及垂直閘極氧化物層的通道及閘極之角落區域。
【主要 元 件 符 號 說明】 10 垂 直 DRAM 陣列 12 平 面支持 區 域 14 閘 極 層 16 閘 極氧化 物 層 20 矽 基 材 22 氧 化物溝 渠 環 24 聚 矽 充 填 > 電容器 27 溝 渠 頂 部 氧 化物（TTO)層 30 閘 極 導 體 32 閘 極 氧 化 物 層 34 第 一沉積 通 道 40 淺 溝 渠 隔 離 (STI) 42 STI襯墊層 12
Claims (1)
- 苐州號專利案卯年ST月修正1329872 * ' * ' 「 一 9考.#. 十.、申請專利範圍： 1' 一種包含記憶體之積體電路元件， '動態隨機存取記憶體（DRAM)胞，該 形成在一基材中之一深溝渠内的儲存電容 器具有一氧化物溝渠環；一閘極導體，其 蓋於該儲存電容器上；及一帶狀擴散區域 器相鄰並介於該氧化物溝渠環與該閘極導 數個隔離區域，位在該DRAM胞的任 區域係延伸至該閘極導體下方；及 一襯墊層，其包含一與該些隔離區域相 至少在每一隔離區域及該閘極導體之間延 該帶狀擴散區域下的該氧化物溝渠環》 2-如申請專利範園第1項所述之積體 該襯墊層包含一種碎-氧-氮化合物。 3.如申請專利範園第1項所述之積體 該槻墊層係沿著該些隔離區域及其下方延 4. 一種包含記憶體之積體電路元件， 一動態隨機存取記憶體（DRAM)胞，該 其至少包含： DRAM胞具有一 器’該儲存電容 在該深溝渠中覆 ，與該儲存電容 體間； 一側，該些隔離 鄰的氮化物，& 伸，且延伸至在 電路元件，其中 電路元件，其中 伸。 其包含： DRAM胞具有一 13 1329872 形成在一基材中之一深溝渠内的儲存電容器；及一閘極導 體，其在該深溝渠中覆蓋於該儲存電容器上；一區域係與 該閘極導體相鄰並含有一摻雜物； 數個隔離區域，位在該DRAM胞的任一側，該些隔離 區域係延伸至該閘極導體下方； 一襯墊層，其包含一與該些隔離區域相鄰的氮化物，並 至少在每一隔離區域及該閘極導體之間延伸；以及一氧化物層，其位於該閘極導體及該内含摻雜物之區域 間且在該些隔離區域之間延伸； 其中該氧化物層及隔離區域界定出該閘極導體與該内 含摻雜物之區域的角落區域，且其中該襯墊層於該DRAM 胞後續熱處理期間減少該些角落區域中的摻雜物耗盡。 5.如申請專利範圍第4項所述之積體電路元件，其中 該與該閘極導體相鄰之内含摻雜物之區域中包含一通道。 6.如申請專利範圍第4項所述之積體電路元件，其中 該摻雜物包含硼。 7. 一種包含記憶體之積體電路元件，其包含 m 14 1329872 一動態隨機存取記憶體（DRAM)胞，該DRAM胞具有一 形成在一基材中之一深溝渠内的儲存電容器；及一閘極導 體，其在該深溝渠中覆蓋於該儲存電容器上： 數個隔離區域，位在該DRAM胞的任一側，該些隔離 區域係延伸至該閘極導體下方； 一襯墊層，其包含一與該些隔離區域相鄰的氮化物，並 至少在每一隔離區域及該閘極導體之間延伸；以及 φ 一平面支持元件，其與該DRAM胞相鄰，該平面支持 元件包括一由熱所生成的氧化物層。 8.如申請專利範圍第7項所述之積體電路元件，其中 該DRAM胞的該儲存電容器係延伸至該些隔離區域與該襯 墊層下方。9.如申請專利範圍第7項所述之積體電路元件，其中 一垂直金屬氧化物半導體場效電晶體（MOSFET)覆蓋於該 儲存電容器之上，該金屬氧化物半導體場效電晶體包含該 閘極導體及一硼摻雜通道。 10. —種包含記憶體之積體電路元件，包含： 一動態隨機存取記憶體（DRAM)胞，該DRAM胞具有一 形成在一矽基材中之一深溝渠内的儲存電容器，及一在該 15 1329872 深溝渠中覆蓋該儲存電容器的閘極導體，一與該閘極導體 相鄰含有一硼摻雜物的區域； 數個隔離區域，位在該DRAM胞的任一側，該些隔離 區域係延伸至該閘極導體下方；一襯墊層，其包含一與該些隔離區域相鄰的矽-氧-氮化 合物，並至少在每一隔離區域及該閘極導體之間延伸；及 一氧化物層，介於該閘極導體與該内含硼摻雜物之區域 間且在該些隔離區域之間延伸；其中該氧化物層及隔離區 域界定出該閘極導體與該内含硼摻雜物之區域的角落區 域，且其中該襯墊層係於該DRAM胞後續熱處理期間減少 該些角落區域中的硼耗盡。 11.如申請專利範圍第10項所述之積體電路元件，其中 該襯墊層係沿著該些隔離區域及其下方延伸。12.如申請專利範圍第10項所述之積體電路元件，其中 該與閘極導體相鄰的内含硼摻雜物之區域包含一通道，且 其中一包含該閘極導體及該硼摻雜通道的垂直金屬氧化物 半導體場效電晶體（MOSFET)係覆蓋於該儲存電容器之上。 13.如申請專利範圍第10項所述之積體電路元件，更包 [S] 16 1329872 括一與該DRAM胞相鄰之平面支持元件 包括一由熱所生成的氧化物層。 14.如申請專利範圍第10項所述之積 該DRAM胞的該儲存電容器係延伸至該4 層下方。 1 5 . —種包含記憶體之積體電路元件 ，該平面支持元件 體電路元件，其中 &隔離區域及襯墊 的製造方法，包提供一基材； 在該基材中蝕刻一溝渠； 在該溝渠中形成一動態隨機存取記憶 DRAM胞具有一形成在該溝渠一下方端ί 一在該溝渠中覆蓋該儲存電容器的閘極驾 摻雜在該基材中與該閘極導體相鄰之 在該DRAM胞相鄰處形成溝渠，該4 極導體下方； 於該DRAM胞任一側的溝渠中在與 形成一隔離襯墊層，該隔離襯墊層包含 在該DRAM胞任一側之溝渠中形成隔 之後，對該DRAM胞施以高溫的熱處 包括與該閘極導體相鄰之内含摻雜物的g 其中，相較於一幾乎不含氮的氧化物 體（DRAM)胞，該 勺儲存電容器，及 BA · r體， 區域， 溝渠延伸至該閘 δ閘極導體相鄰處 -氛化物； 離區域；及 理，該DRAM胞 .域； 语離襯墊層來說， 171329872 該包含一氮化物的隔離襯墊層可減少與該閘極導體 域中因該熱處理所致之摻雜物分離現象。 16.如申請專利範圍第15項所述之方法，其中該 是蝴。 17.如申請專利範圍第15項所述之方法，其中該 包含一梦-氧-氣化合物。 18.如申請專利範圍第15項所述之方法，其中該 係形成在該DRAM胞任一側之溝渠壁上，使得該襯 著該些隔離區域及其下方延伸。 19.如申請專利範圍第15項所述之方法，更包括 極導體與該内含摻雜物的區域之間形成一氧化物層 伸於該些隔離區域之間，其中該氧化物層及隔離區 出該閘極導體與該内含摻雜物之區域的角落區域， 該襯墊層係減少後續熱處理期間在該些角落區域中 物耗盡。 20.如申請專利範圍第15項所述之方法，其中該 胞的該儲存電容器係延伸至該些隔離區域及襯墊層 相鄰區 摻雜物 襯墊層 襯墊層 墊層沿 在該閘 ，並延 域界定 且其中 的摻雜 DRAM F方。 [S1 18 1329872 21.如申請專利範圍第15項所述之方法，其中該熱處理 包括在該基材上與該些隔離區域相鄰處形成一支持元件。 22.如申請專利範圍第15項所述之方法，其中在該基材 中與該閘極導體相鄰的區域包含一垂直金屬氧化物半導體 場效電晶體（MOSFET)的通道。23. —種包含記憶體之積體電路元件的製造方法 含： 包 提供一碎基材； 在該石夕基材中#刻一溝渠； 在該溝渠中形成一動態隨機存取記憶體（DRAM)胞，該 DRAM胞具有一形成在該溝渠一下方端的儲存電容器，一 在該溝渠中覆蓋該儲存電容器的閘極導體，及一與該閘極 導體相鄰之介於該閘極導體及該矽基材間的氧化物層；以硼摻雜在該矽基材中與該閘極導體相鄰之區域，而形 成一含蝴換雜物之區域； 在該DRAM胞相鄰處形成溝渠，該些溝渠延伸至該閘 極導體下方； 於該DRAM胞任一側的溝渠中在與該閘極導體相鄰處 形成一隔離襯墊層，該襯墊層包含一矽-氧-氮化合物； [ 19 1329872 在該DRAM胞任一側之溝渠中形成隔離區域，其中該 氧化物層及隔離區域界定出該閘極導體與該含硼摻雜物之 區域的角落區域，及 之後，對該DRAM胞施以高溫的熱處理，該DRAM胞 包括與該閘極導體相鄰之該含硼摻雜物的區域；其中，相較於一幾乎不含氮的氧化物隔離襯墊層來說， 該内含氮化物的隔離襯墊層可減少與該閘極導體相鄰的角 落區域中因該熱處理所致之硼摻雜物分離現象。 24.如申請專利範圍第23項所述之方法，其中該襯墊層 係形成在該DRAM胞任一側之溝渠壁上，使得該襯墊層沿 著該些隔離區域及其下方延伸。 2 5.如申請專利範圍第23項所述之方法，其中該DRAM 胞的該儲存電容器係延伸至該些隔離區域及襯墊層下方。26.如申請專利範圍第23項所述之方法，其中該熱處理 包括在該基材上與該些隔離區域相鄰處形成一支持元件。 2 7.如申請專利範圍第23項所述之方法，其中在該基材 中與該閘極導體相鄰的區域包含一垂直金屬氧化物半導體 場效電晶體（MOSFET)的通道。 20 1329872 年月曰修 分 8· 七、指定代表圖： (一） 、本案指定代表圖為：第3圖。 (二） 、本代表圖之元件代表符號簡單說明： 10 垂 直 DRAM 陣列 12 平 面 支 持 區 域 14 閘 極 層 16 閘 極 氧 化 物 層 20 矽 基 材 22 氧 化 物 溝 渠 環 24 聚 矽 充 填 電容器 26 溝 渠 頂 部 氧 化物（TTO)層 30 閘 極 導 體 32 閘 極 氧 化 物 層 34 第 一 沉 積 通 道 40 淺 溝 渠 隔 離 (STI) 42 STI ； 觀 整層日修正替換頁 八、本案若有彳b學式時，讀揭示最能顯示發.明 特徵的化學式:
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/707,754 US6998666B2 (en) | 2004-01-09 | 2004-01-09 | Nitrided STI liner oxide for reduced corner device impact on vertical device performance |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200523927A TW200523927A (en) | 2005-07-16 |
| TWI329872B true TWI329872B (en) | 2010-09-01 |
Family
ID=34590842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW094100551A TWI329872B (en) | 2004-01-09 | 2005-01-07 | Integrated circuit having a memory and method of fabricating the same |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6998666B2 (zh) |
| EP (1) | EP1553631A3 (zh) |
| JP (1) | JP4474289B2 (zh) |
| TW (1) | TWI329872B (zh) |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7361572B2 (en) * | 2005-02-17 | 2008-04-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | STI liner modification method |
| US7696578B2 (en) * | 2006-02-08 | 2010-04-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Selective CESL structure for CMOS application |
| US7767515B2 (en) * | 2006-02-27 | 2010-08-03 | Synopsys, Inc. | Managing integrated circuit stress using stress adjustment trenches |
| JP5170985B2 (ja) * | 2006-06-09 | 2013-03-27 | 株式会社ジャパンディスプレイイースト | 液晶表示装置 |
| US7563670B2 (en) * | 2006-11-13 | 2009-07-21 | International Business Machines Corporation | Method for etching single-crystal semiconductor selective to amorphous/polycrystalline semiconductor and structure formed by same |
| US11339430B2 (en) | 2007-07-10 | 2022-05-24 | Life Technologies Corporation | Methods and apparatus for measuring analytes using large scale FET arrays |
| US8262900B2 (en) | 2006-12-14 | 2012-09-11 | Life Technologies Corporation | Methods and apparatus for measuring analytes using large scale FET arrays |
| EP3285067B1 (en) | 2006-12-14 | 2022-06-22 | Life Technologies Corporation | Apparatus for measuring analytes using fet arrays |
| JP4999505B2 (ja) * | 2007-03-17 | 2012-08-15 | 株式会社リコー | 画像形成装置、着弾位置ずれ補正方法 |
| US7691693B2 (en) * | 2007-06-01 | 2010-04-06 | Synopsys, Inc. | Method for suppressing layout sensitivity of threshold voltage in a transistor array |
| US7895548B2 (en) * | 2007-10-26 | 2011-02-22 | Synopsys, Inc. | Filler cells for design optimization in a place-and-route system |
| US20090108408A1 (en) * | 2007-10-29 | 2009-04-30 | Synopsys, Inc. | Method for Trapping Implant Damage in a Semiconductor Substrate |
| US9472423B2 (en) * | 2007-10-30 | 2016-10-18 | Synopsys, Inc. | Method for suppressing lattice defects in a semiconductor substrate |
| US7705386B2 (en) * | 2008-01-07 | 2010-04-27 | International Business Machines Corporation | Providing isolation for wordline passing over deep trench capacitor |
| US9190494B2 (en) * | 2008-02-19 | 2015-11-17 | Micron Technology, Inc. | Systems and devices including fin field-effect transistors each having U-shaped semiconductor fin |
| US8866254B2 (en) * | 2008-02-19 | 2014-10-21 | Micron Technology, Inc. | Devices including fin transistors robust to gate shorts and methods of making the same |
| US7742324B2 (en) * | 2008-02-19 | 2010-06-22 | Micron Technology, Inc. | Systems and devices including local data lines and methods of using, making, and operating the same |
| US7915659B2 (en) * | 2008-03-06 | 2011-03-29 | Micron Technology, Inc. | Devices with cavity-defined gates and methods of making the same |
| US7808042B2 (en) | 2008-03-20 | 2010-10-05 | Micron Technology, Inc. | Systems and devices including multi-gate transistors and methods of using, making, and operating the same |
| US7898857B2 (en) * | 2008-03-20 | 2011-03-01 | Micron Technology, Inc. | Memory structure having volatile and non-volatile memory portions |
| US8546876B2 (en) * | 2008-03-20 | 2013-10-01 | Micron Technology, Inc. | Systems and devices including multi-transistor cells and methods of using, making, and operating the same |
| US7998808B2 (en) * | 2008-03-21 | 2011-08-16 | International Rectifier Corporation | Semiconductor device fabrication using spacers |
| US7969776B2 (en) * | 2008-04-03 | 2011-06-28 | Micron Technology, Inc. | Data cells with drivers and methods of making and operating the same |
| US8076229B2 (en) * | 2008-05-30 | 2011-12-13 | Micron Technology, Inc. | Methods of forming data cells and connections to data cells |
| US8148776B2 (en) | 2008-09-15 | 2012-04-03 | Micron Technology, Inc. | Transistor with a passive gate |
| US20100137143A1 (en) | 2008-10-22 | 2010-06-03 | Ion Torrent Systems Incorporated | Methods and apparatus for measuring analytes |
| US20100301398A1 (en) | 2009-05-29 | 2010-12-02 | Ion Torrent Systems Incorporated | Methods and apparatus for measuring analytes |
| US8776573B2 (en) | 2009-05-29 | 2014-07-15 | Life Technologies Corporation | Methods and apparatus for measuring analytes |
| US8105893B2 (en) | 2009-11-18 | 2012-01-31 | International Business Machines Corporation | Diffusion sidewall for a semiconductor structure |
| TWI580955B (zh) | 2010-06-30 | 2017-05-01 | 生命技術公司 | 離子感測電荷累積電路及方法 |
| TWI569025B (zh) | 2010-06-30 | 2017-02-01 | 生命技術公司 | 用於測試離子感測場效電晶體（ｉｓｆｅｔ）陣列之裝置及方法 |
| CN103189986A (zh) | 2010-06-30 | 2013-07-03 | 生命科技公司 | 用于检测和测量化学反应和化合物的晶体管电路 |
| US11307166B2 (en) | 2010-07-01 | 2022-04-19 | Life Technologies Corporation | Column ADC |
| US8653567B2 (en) | 2010-07-03 | 2014-02-18 | Life Technologies Corporation | Chemically sensitive sensor with lightly doped drains |
| US9618475B2 (en) | 2010-09-15 | 2017-04-11 | Life Technologies Corporation | Methods and apparatus for measuring analytes |
| US8294511B2 (en) | 2010-11-19 | 2012-10-23 | Micron Technology, Inc. | Vertically stacked fin transistors and methods of fabricating and operating the same |
| US9970984B2 (en) | 2011-12-01 | 2018-05-15 | Life Technologies Corporation | Method and apparatus for identifying defects in a chemical sensor array |
| US9080968B2 (en) | 2013-01-04 | 2015-07-14 | Life Technologies Corporation | Methods and systems for point of use removal of sacrificial material |
| US9841398B2 (en) | 2013-01-08 | 2017-12-12 | Life Technologies Corporation | Methods for manufacturing well structures for low-noise chemical sensors |
| US8963216B2 (en) * | 2013-03-13 | 2015-02-24 | Life Technologies Corporation | Chemical sensor with sidewall spacer sensor surface |
| US20140264472A1 (en) | 2013-03-15 | 2014-09-18 | Life Technologies Corporation | Chemical sensor with consistent sensor surface areas |
| WO2014149779A1 (en) | 2013-03-15 | 2014-09-25 | Life Technologies Corporation | Chemical device with thin conductive element |
| US9835585B2 (en) | 2013-03-15 | 2017-12-05 | Life Technologies Corporation | Chemical sensor with protruded sensor surface |
| US10458942B2 (en) | 2013-06-10 | 2019-10-29 | Life Technologies Corporation | Chemical sensor array having multiple sensors per well |
| US9136330B2 (en) | 2013-07-22 | 2015-09-15 | GlobalFoundries, Inc. | Shallow trench isolation |
| TWI794007B (zh) | 2014-12-18 | 2023-02-21 | 美商生命技術公司 | 積體電路裝置、感測器裝置及積體電路 |
| US10077472B2 (en) | 2014-12-18 | 2018-09-18 | Life Technologies Corporation | High data rate integrated circuit with power management |
| US11818877B2 (en) | 2020-11-02 | 2023-11-14 | Applied Materials, Inc. | Three-dimensional dynamic random access memory (DRAM) and methods of forming the same |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5763315A (en) * | 1997-01-28 | 1998-06-09 | International Business Machines Corporation | Shallow trench isolation with oxide-nitride/oxynitride liner |
| US5998848A (en) * | 1998-09-18 | 1999-12-07 | International Business Machines Corporation | Depleted poly-silicon edged MOSFET structure and method |
| JP2000188383A (ja) * | 1998-10-14 | 2000-07-04 | Fujitsu Ltd | 半導体装置およびその製造方法、半導体集積回路およびその製造方法 |
| US6121064A (en) * | 1999-01-04 | 2000-09-19 | International Business Machines Corporation | STI fill for SOI which makes SOI inspectable |
| US6140208A (en) * | 1999-02-05 | 2000-10-31 | International Business Machines Corporation | Shallow trench isolation (STI) with bilayer of oxide-nitride for VLSI applications |
| US6204140B1 (en) * | 1999-03-24 | 2001-03-20 | Infineon Technologies North America Corp. | Dynamic random access memory |
| DE10024876A1 (de) * | 2000-05-16 | 2001-11-29 | Infineon Technologies Ag | Vertikaler Transistor |
| DE10027913A1 (de) * | 2000-05-31 | 2001-12-13 | Infineon Technologies Ag | Speicherzelle mit einem Grabenkondensator |
| US6339241B1 (en) * | 2000-06-23 | 2002-01-15 | International Business Machines Corporation | Structure and process for 6F2 trench capacitor DRAM cell with vertical MOSFET and 3F bitline pitch |
| US6440872B1 (en) * | 2000-11-03 | 2002-08-27 | International Business Machines Corporation | Method for hybrid DRAM cell utilizing confined strap isolation |
| US6284593B1 (en) * | 2000-11-03 | 2001-09-04 | International Business Machines Corporation | Method for shallow trench isolated, contacted well, vertical MOSFET DRAM |
| US6414347B1 (en) * | 2001-01-10 | 2002-07-02 | International Business Machines Corporation | Vertical MOSFET |
| US6406962B1 (en) * | 2001-01-17 | 2002-06-18 | International Business Machines Corporation | Vertical trench-formed dual-gate FET device structure and method for creation |
-
2004
- 2004-01-09 US US10/707,754 patent/US6998666B2/en not_active Expired - Lifetime
-
2005
- 2005-01-06 EP EP05250031A patent/EP1553631A3/en not_active Withdrawn
- 2005-01-07 JP JP2005002025A patent/JP4474289B2/ja not_active Expired - Lifetime
- 2005-01-07 TW TW094100551A patent/TWI329872B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US20050151181A1 (en) | 2005-07-14 |
| EP1553631A2 (en) | 2005-07-13 |
| US6998666B2 (en) | 2006-02-14 |
| JP2005197749A (ja) | 2005-07-21 |
| TW200523927A (en) | 2005-07-16 |
| JP4474289B2 (ja) | 2010-06-02 |
| EP1553631A3 (en) | 2009-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI329872B (en) | Integrated circuit having a memory and method of fabricating the same | |
| CN112103341B (zh) | 具有掩埋栅极结构的半导体器件及其制造方法 | |
| CN101410962B (zh) | 包括覆盖在沟槽中形成的选择栅上的控制栅的可编程结构 | |
| JP2003309261A (ja) | 半導体装置 | |
| US6555430B1 (en) | Process flow for capacitance enhancement in a DRAM trench | |
| KR100242466B1 (ko) | 채널스탑이온주입에 따른 좁은폭효과 방지를 위한 소자분리 구조를 갖는 반도체장치 및 그 제조방법 | |
| JP2012134395A (ja) | 半導体装置および半導体装置の製造方法 | |
| TWI278068B (en) | Growth controlled vertical transistor | |
| CN110164970B (zh) | 半导体装置及其制造方法 | |
| US7601594B2 (en) | Method for fabricating semiconductor memory | |
| US6433400B1 (en) | Semiconductor fabrication employing barrier atoms incorporated at the edges of a trench isolation structure | |
| TW495972B (en) | Vertical transistor | |
| JP2006510216A (ja) | トレンチ・ゲート型半導体デバイスの製造方法 | |
| US6703274B1 (en) | Buried strap with limited outdiffusion and vertical transistor DRAM | |
| TW200405508A (en) | Semiconductor device | |
| TWI304232B (en) | Fabrication method for a semiconductor structure and corresponding semiconductor structure | |
| US20070066000A1 (en) | Method of manufacturing a semiconductor device | |
| TWI297183B (en) | Method for fabricating recessed gate mos transistor device | |
| JP2005086122A (ja) | 半導体装置の製造方法 | |
| JP3937894B2 (ja) | 半導体装置 | |
| TWI284412B (en) | Method for forming a trench capacitor in a substrate | |
| JPH0621387A (ja) | 半導体記憶装置及びその製造方法 | |
| US8093639B2 (en) | Method for fabricating a semiconductor device | |
| JP3795347B2 (ja) | 埋め込み接触帯形成方法 | |
| US7985998B2 (en) | Trench-type semiconductor device structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |