TWI329328B - Method of manufacturing multilayer capacitor and multilayer capacitor - Google Patents
Method of manufacturing multilayer capacitor and multilayer capacitor Download PDFInfo
- Publication number
- TWI329328B TWI329328B TW095127359A TW95127359A TWI329328B TW I329328 B TWI329328 B TW I329328B TW 095127359 A TW095127359 A TW 095127359A TW 95127359 A TW95127359 A TW 95127359A TW I329328 B TWI329328 B TW I329328B
- Authority
- TW
- Taiwan
- Prior art keywords
- electrode
- layer
- pattern
- electrode pattern
- multilayer capacitor
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims description 76
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 239000010410 layer Substances 0.000 claims description 180
- 239000000919 ceramic Substances 0.000 claims description 79
- 238000003475 lamination Methods 0.000 claims description 36
- 238000005520 cutting process Methods 0.000 claims description 8
- 238000010030 laminating Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 5
- 230000005611 electricity Effects 0.000 claims description 3
- 239000002344 surface layer Substances 0.000 claims description 2
- 230000000295 complement effect Effects 0.000 claims 1
- 239000010977 jade Substances 0.000 claims 1
- 230000003068 static effect Effects 0.000 claims 1
- 229920002799 BoPET Polymers 0.000 description 9
- 239000011230 binding agent Substances 0.000 description 4
- 238000001035 drying Methods 0.000 description 4
- 239000002003 electrode paste Substances 0.000 description 4
- 238000007639 printing Methods 0.000 description 4
- 239000002002 slurry Substances 0.000 description 4
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
- H01G13/006—Apparatus or processes for applying terminals
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/17—Surface bonding means and/or assemblymeans with work feeding or handling means
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/17—Surface bonding means and/or assemblymeans with work feeding or handling means
- Y10T156/1702—For plural parts or plural areas of single part
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/17—Surface bonding means and/or assemblymeans with work feeding or handling means
- Y10T156/1702—For plural parts or plural areas of single part
- Y10T156/1705—Lamina transferred to base from adhered flexible web or sheet type carrier
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/17—Surface bonding means and/or assemblymeans with work feeding or handling means
- Y10T156/1702—For plural parts or plural areas of single part
- Y10T156/1705—Lamina transferred to base from adhered flexible web or sheet type carrier
- Y10T156/1707—Discrete spaced laminae on adhered carrier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
1329328 九、發明說明: 【發明所屬之技術領域】 本發明係關於積層電容器之製造方法及積層電容器。 【先前技術】 作為先前積層電容器之製造方法,如下之形成元件之方 法已為人所知(參照日本專利特開2002-198249號公報)。首 先’於支持體上形成一層陶瓷生坯層。再從所形成之一層 陶究生域層上剝離支持體,且於剝離後之陶瓷生枉層之上 表面形成電極圖案。將形成有該電極圖案之複數個陶瓷生 迷層積層,由此形成積層體。 【發明内容】 近年來,為使積層電容器之靜電電容大容量化,而使陶 瓷生述層之厚度變薄,以減小電極圖案之積層間距。然而, 使陶瓷生坯層之厚度變薄時,難以將支持體從陶瓷生坯層 剝離。因此,陶瓷生坯層之剝離面易變形。上述陶瓷生坯 層積層所製造之積層電容器,於積層陶瓷生坯層之層間形 成有氣泡等積層不良現象。該積層不良成為積層電容器特 眭不良之主要原因,並且會引起積層之間之剝離(層間剝 離)。 本發明係為解除上述問題研製而成,其目的在於提供一 種抑制陶瓷生坯層之積層不良的積層電容器之製造方法及 積層電容器》 本發明之積層電容器之製造方法,其特徵在於包括:第 一層形成步驟,在支持體上形成第一陶瓷生坯層;第一電 113250.doc 1329328 極形成步驟’纟第一陶瓷生坯層之上表面形成第一電極圖 案;第二層形成步驟,在第一陶瓷生坯層及第一電極圖案 之上表面,積層而形成第二陶瓷生坯層;第二電極形成步 驟,在第二陶瓷生坯層之上表面,從積層方向觀察,在與 第一電極圖案相互重疊之位置上,形成第二電極圖案;剝 離步驟,將支持體從上述第一陶瓷生坯層、第一電極圖案' 第二陶瓷生坯層、以及第二電極圖案所積層之積層體上剝 離;元件形成步驟,準備複數個剝離支持體後之積層體, 且將該複數個積層體積層而形成元件;端子形成步驟,在 元件之外表面形成第一端子電極,使複數個積層體中特定 積層體所包含之第一電極圖案與第二電極圖案相連接,並 且在元件之外表面形成第二端子電極,使複數個積層體中 特定積層體所包含之第一電極圖案與第二電極圖案相連 接。 於本發明之積層電容器之製造方法中,在支持體上形成 由第一陶瓷生坯層、第一電極圖案、第二陶瓷生坯層以及 第二電極圖案所形成之積層體之後,將支持體從積層體上 剝離。藉此,可將剝離支持體時積層體之厚度設定為,厚 於1層陶瓷生坯層與1層電極圖案積層後剝離支持體之情 形°於是,易將支持體從積層體上剝離,以此可抑制積層 體之剥離面變形。因而,可將剝離面之變形更小之積層體 進行積層,藉此可抑制積層電容器中陶瓷生坯層之積層不 良。 較好的是’於第一電極形成步驟中’使複數個第一電極 113250.doc 1329328 第案陶維排列之方式而形成;於第:層形成步驟中,將 層在第層及複數個第-電極圖宰 之上表面積層而形成;於第 案 第-電極步驟中,將複數個 第-電極圖案以二維排列之方式,形成於第 之上表面,使從積層方向觀察,與 層 Γ:Τ;於元件形成步驟中,與複數個積層體之積層 方向相鄰之第—電極圖案彼此之間,係以於上述第一電極
2之料排列方向上偏移較間距之方式,使該複數個 積層體以下述方式積層而形成集合體,並且藉由第一切斷 面與第二切斷面切斷上述集合體,而形成複數個上述元 件,上述第-切斷面係與特定排列方向平行,1穿過相鄰 之第-電極圖案之間之面;上述第二切斷面係與特定之排 列方向垂直,Λ穿過相鄰之第一電極圖案之間的面以及第 一電極圖案中央之面。
此時,在將複數個第-電極圖案及複數個第二電極圖案 以二維排列之方式而形成,使其相互重疊,且將積層體以 偏移特定間距之方式積層而形成集合體以後,藉由第一切 斷面及第二切斷面切斷而形成複數個元件,於是,可有效 地形成上述積層電容器。因此,可抑制陶瓷生坯層之積層 不良,且可高效地製造複數個積層電容器。 較好的是’於第一層形成步驟中,對第一陶究生场層之 厚度調整後,調整積層電容器之靜電容量。 此時,可將剝離支持體時之積層體厚度設定為易剝離之 厚度,並且可調整第一陶瓷生坯層之厚度。因此,可易於 113250.doc 丄329328 調整積層電容器之靜電容量。 較好的是,在第二電極形成步驟中, 伯哲 乂示一電極圖幸, 使第二電極圖案之輪廓線從積層方向觀 杀 案之輪廊線偏向内側。 一第-電極圖 此時’關於元件,去除第二切斷面之切斷線的 圖案之輪廓線,從積層方向觀察,較對應之第一電 之輪廓線偏向内側。由此可抑制元件中一個積層 人” 第一電極圖案與第二電極圖案的重疊面積之I 3之 從積層方向觀察,鄰接之一方積層體所含之第二於是, 及第二電極圖案、與他方積層體所 =圖案 ^電極圖案之相互重疊之面積不均現象可受到抑制 此’可抑制積層電容器靜電容量之不均。 本發明之積層電容器,其特徵在於包括 個介電體層積成而成;第-端子電極,形成於元件 面,第二端子電極,形成於元件之外表面,且盜第 電極電性絕緣;複數個第一内部電極括 Π與第二内部電極,該第-内部電極與第二=: 且由:電雜層’在複數個介電雜層之積層方向上相= 且電性連接於第一端子電極; 1互郇接, 群,其包括第…… 以及複數個第二内部電極 其。括第二内部電極與第四内部電極 極與第四㈣電極經由介電體層,在積「 接’且電性連接於第二端子電極,於元件;’複二=鄰 内部電極群與複數個第二内部電極群在積層:: 置,使第二内部電極與第三内部電極經由=父替配 07 w %體層,於積 113250.doc 層方向上相互鄰接,第—内部 輪廓線,從積Α方θ韵史 極之位於元件内之部分之 风槓層方向觀察,較第二 之邱八+ β W電極之位於元件内 。刀之輪廓偏向外側,第三 分之輪廒始 ^ €極之位於兀件内之部 疋輪廓線,從積層方向觀察 件内之卹八± 較第四内部電極之位於元 〇Ρ刀之輪靡線偏向外側。 内部電極之位於元件内之 較第二内部電極之位於元 因此,可抑制第一内部電 本發明之積層電容器中,第 部分之輪廓線從積層方向觀察 件内之部分之輪廓線偏向外侧 極與第二内部電極在積層 Αιτ ^ 里豐面積之不均。第=内 部電極之位於元件内之部分 弟一内 軔笛阳“ 丨刀之輪廓線’從積層方向觀察, 車乂第四内部電極之位於元件内之 m ,, _ , 刀之輪廓線偏向外側》 因此,可抑制第三内部電極與第 番^P電極在積層方向上 T低第1至第4内部電極位置不 均所導致之靜電容量不均。 【實施方式】 以下’參照隨附圖示,詳細說明用以實施本發明之最佳 方式。再者’於附圖說明中’對相同要素附以相同符號, 且省略重複說明。 圖1係本實施形態之積層電容器丨之立體圖。如圖i所示, 積層電容m包括:略呈長方體形狀之元件5,以及形成於 該元件5上之一對第一端子電極2與第二端子電極4。 元件5包括:與元件5之長度方向對向之一 件5之積層方向對向之一對側面;以及與長度方向及積層方 向相垂直之方向所對向之-對側面。第—端子電極2覆蓋一 113250.doc 個·面之全表面,淮 進而其一部分繞至各側面上而形成。第 二端子電極4覆蓋另—個 個鳊面之全表面,進而其一部分繞至 各侧面上而形成。盘;* /、凡件5之積層方向對向之一對側面中之 任一侧面,在將積層雷六这,—# 、續電谷器1女裝於外部基板上時,係與該 外部基板對向之面。 少…圖2對兀*件5之構成進行說明。圖2係本實施形態之 積層電合器1之剖面圖。元件5包括:複數個介電體層積 層所形成之兩個外層部7,以及將複數個介電體層積層所 形成之内層9。内層部9位於兩個外層部7之間。於内層部 幵v成有’左由介電體層2〇而積層之複數個内部電極。内 層部9具有生成積層電容器1之靜電電容成分之功能。外層 部7具有保護内層部9、並且調整積廣電容器i之厚度尺寸之 功能。 於内層部9中,形成有第一内部電極群A,其包括與第— 端子電極2電性連接之第—内部電極11A,以及第二内部電 極13A。本實施形態中,形成有兩對第一内部電極群a。形 成為矩形形狀之各第—内部電極uA以及各第二内部電極 13A之邊,在形成有第一端子電極2之端面露出,且與第 一端子電極2機械地電性連接。第一内部電極群a所含之第 一内部電極11A與第二内部電極丨3 A經由介電體層2〇,在介 電體層20之積層方向上以相互鄰接之方式積層。 於内層部9中,形成有第二内部電極群B,其包括與第二 端子電極4電性連接之第三内部電極11B,以及第四内部電 極13B在本實施形態中,形成有兩對第二内部電極群B。 113250.doc l成為矩形形狀之久^ ^ . 各第二内部電極11B以及各第四内部電 513B之一邊,在形成有第二端子電極4之端面露出,且盘 第二端子電極4機械地電性連接。第二内部電極抑所含^ 第三内部電極UB與第四内部電極13B經由介電體層2〇,在 "電體層2G之積層方向上以相互鄰接之方式積層。 第—内部電極·與第二内部電極群B於積層方向上交 替配置H部電極群A與第二内部電極群心下述方式 而積層’即’使第二内部電極13A與第三内部電極UB經由 介電體層20,於積層方向上相互鄰接。第一内部電極群A 偏向第—端子電極2側而積層。第二内部電極群B偏向第二 端子電極4侧㈣層。第-㈣電極群錢第二㈣電極群 B相互偏離特定尺寸而積層。 在本實施形態中,第一内部電極UA、第二内部電極 13A第一内部電極UB以及第四内部電極別之厚度為u μΠ1左右。—對第—内部電極群A中所含之第-内部電極11A 與第一内部電極13 A之間的介電體層2〇之厚度,與第二内部 電極群B中所含之第-内部電極UB與第二内部電極i3B之 門的"電體層20之厚度’大致相同(如圖2所示將該等之 厚度規定為D1)»厚度D1例如為丨3 μιη左右。 又第一内。卩電極13Α與隔以介電體層2〇而與第二内部電 極13Α鄰接之第—内部電極UB之間的介電體層2〇之厚 度,和第二内部電極13Β與隔以介電體層2〇而與第二内部電 極13Β鄰接之第一内部電極UA之間的介電體層2〇之厚 度,大致相同(如圖2所示,將該等之厚度規定為D2)。厚度 113250.doc -11· 1329328 D2例如為2.5 μηι左右。 積層電容器1之靜電電容主要產生於:第二内部電極13Α 與隔以介電體層2〇而與第二内部電極13Α鄰接之第一内部 電極UB之間,以及,第二内部電極13Β與隔以介電體層2〇 而與第二㈣電極13Β鄰接之第—内部電極ηΑ之間。即, 積層電容器1之靜電容量主要依賴於厚度D2。 參照圖3 ’對第一内AR φ拉;1 1 Λ m π P電極11A及第二内部電極13A進行
更加詳細之說明。圖3係用以說明第一内部電極UA與第二 内#電極13 A之模式圖。圖3係從上方觀察圖2中第一内部電 極11A與第二内部電極13A之觀察圖。
第一内部電極11A與第二内部電極13A之形狀大致相 同。第-内部電極11A之面積大於第二内部電極13八之面 積。從積層方向觀察’第一内部電極UA之位於元件5内之 部分之輪廓線,較第二内部電極13A之位於元件5内之部分 之輪廓線偏向外側。例如,從積層方向觀察,第一内部電 極11A之位於元件5内之部分之輪廓線較第二内部電極 13A之位於元件5内之部分之輪廓線偏向外側% 左右。 參”、、圖4對第二内部電極11B及第四内部電極13B進行 更加詳細之說明。圖4係用以說明第三内部電極11B與第四 内部電極13B之模式圖。圖4係從上方觀察圖2中第三内部電 極11B與第四内部電極13B之觀察圖。 第二内部電極11B與第四内部電極13B之形狀大致相 同°第二内部電極UB之面積大於第四内部電極之面 積。從積層方向觀察’第三内部電極11B之位於元件5内之 113250.doc •12· 1329328 部分之輪廓線’較第四内部電極nB之位於元件5内之部分 之輪廓線偏向外側。例如,從積層方向觀察,第三内部; 之位於元件5内之部分之輪廟線,較第四内部電極 之位於το件5内之部分之輪廓線偏向外側3〇 左右。 第Θ部電極11A與第三内部電極uB之形狀大致相 同,且面積大致相同。第二内部電極13A與第四内部電極 13B之形狀大致相同,且面積大致相同。 而作為先前之積層電容器,已知其具備:複數個内部電 極與複數個介電體層交替積層而形成之元件,以及在元件 卜表面與内部電極電性連接所形成之第—端子電極與第二 '子電極;^日本專利特開平6 349666號公報中揭示有如 下積層電容器’即’每―對相互鄰接之内部電極,連接於 第一端子電極或第二端子電極’並且將連接於第_端子電 極之-對内部電極與連接於第二端子電極之—對内部電極 交替積層。 上述先前技術之積層電容器以及日本專利特開平 6-349666號公報中揭示之積層電容器所包含之元件,係藉 由在片狀介電體層上印刷作為具有特定形狀内部電極之電 極圖案’再將印刷有電極圖案之介電體層積層複數個而形 成。電極圖案之印刷位置在與積層方向垂直之方向上不 均。再者,在將印刷有電極圖案之介電體層積層時,電極 圖案之位置在與積層方向垂直之方向上不均。 —因此,在曰本專利特開平6_349666號公報揭示之積層電 容器中,一對内部電極相互重疊之面積產生不均。於是, H3250.doc -13- 1329328 在曰本專利特開平Η4%66號 靜電容量之不均程度進―步增以^層電容器_,彦生 根據本實施形態之積層電容器! 内部電㈣A之位於元件5内之部分之=方向觀察,第一 電極13A之位於元件内 錢,較第二内部 抑制第-“❿ 之輪廓線偏向外側。因此,可 重聶面積之…極UA與第二内部電極ΠΑ在積層方向上 之不均。從積層方向觀察,第三内部電
=?:部分之輪廟線’較第四内部電⑽之位於元 内之B之輪廓線偏向外側。因此,可抑制第三内部電 極與第四内部電極13B在積層方向上重疊面積之不均。 於是,可降低因第i至第4内部電極UA、13A、UB、i3B 位置之不均所導致的靜電容量之不均。
繼而,對本實施形態之積層電容器丨之製造方法進行說 明。圖5係表示本實施形態之積層電容器丨的製造方法之流 程。本實施形態之積層電容器丨之製造方法如圖5所示,包 括以下各步驟:第一層形成步驟81、第一電極形成步驟S2、 第二層形成步驟S3、第二電極形成步驟S4、剝離步驟S5、 元件形成步驟S6、以及端子形成步驟S7。 首先’作為形成積層體10之步驟,一面參照圖6,一面對 第一層形成步驟S1、第一電極形成步驟S2、第二層形成步 驟S3、第二電極形成步驟S4、以及剝離步驟S5進行說明。 圖6係本實施形態之積層電容器製造步驟中所形成之積層 體10之剖面圖。 於第一層形成步驟S1中,在PET薄膜P1(支持體)上形成第 113250.doc •14· 1329328 —陶瓷生坯層21。第一陶瓷生坯層21藉由在pET薄膜幻上 塗布陶瓷漿料後,進行乾燥而形成。陶瓷漿料係藉由向以 鈦酸鋇為主成分之介電體材料中加入膠合劑樹脂(例如有 機膠合劑樹脂等)、溶劑、可塑劑等,並將其混合分散而獲 得。第一陶瓷生坯層21之厚度〇2例如為3.5 μιη左右。 其次,於第一電極形成步驟S2中,在第一陶瓷生坯層21 之上表面形成複數個第一電極圖案η。第一電極圖案11係 藉由於第一陶瓷生坯層21之上表面印刷電極膏以後,進行 乾燥而形成。電極膏係例如於Ni、Ag、Pd等金屬粉末中混 合有膠合劑樹脂或溶劑等之糊狀組合物。作為印刷方法, 例如可使用網版印刷等。第一電極圖案u之厚度例如為 1 · 1〜1 ·2 μιη左右。 繼之,於第二層形成步驟83中,在第一陶瓷生坯層21及 複數個第一電極圖案丨丨之上表面,形成第二陶瓷生坯層 23。第二陶瓷生坯層23與第一陶瓷生坯層23同樣地,藉由 塗布陶瓷漿料後進行乾燥而形成。第二陶瓷生埋層23覆蓋 第一電極圖案11之上表面。陶瓷漿料被填充於複數個第一 電極圖案11之間,使第二陶瓷生坯層23之上表面形成為平 面形狀。從第一電極圖案11之上表面至第二陶瓷生链層23 之上表面為止的第二陶瓷生坯層23之厚度為16 μιη左右。 其後’於第二電極形成步驟84中,形成複數個第二電極 圖案13。第二電極圖案13形成於第二陶瓷生坯層23之上表 面’從積廣方向觀察,在與複數個第一電極圖案丨丨分別重 疊之位置。第二電極圖案13與第一電極圖案11同樣地,藉 113250.doc 第一電極圖案13之厚度 由印刷電極膏後進行乾燥而形成 例如為1.1 M*m~l .2 μιη左右。 。:第:電極形成步驟S4中’在印刷第二電極圖案13時, °會藉由印刷後電極膏中所含之溶劑而溶解第二陶究生 坯層23 ’而導致第二電極"與第一電極圖案μ電性連 接。如下所述,第-電極圖㈣與第二電極圖㈣與同極 之端子電極電性連接。因此,在本實施形態之積層電容器 中’即使第二電極圖案13與第一電極圖㈣電性連接時, 也不會出現性能上之問題。 於第一電極形成步驟S4之後,在第二陶瓷生坯層Μ上, 於未形成第二電極圖案13之空白部印刷陶瓷膏並使其乾 燥,以形成補助層25。形成有補助層25之陶瓷膏與上述陶 瓷膏可為相同成分,也可為不同成分。此時,使補助層25 之厚度與第二電極圖案13之厚度相同。藉由上述構成,如 下所述,於第二電極圖案13上積層有其他層時,可不產生 厚度差。因此,可以更高精確積層更好之層。再者,並非 必須形成補助層25。 藉由以上步驟而完成積層體10,其形成有第一陶瓷生链 層21、複數個第一電極圖案11、第二陶瓷生坯層23、以及 複數個第二電極圖案13。積層體1〇之厚度D3為7.3〜7.5 μπι 左右。 其次,於剝離步驟S5中,從積層體1 〇剝離pet薄膜Ρ1。 如此形成之積層體10於圖7所示。圖7係本實施形態之積層 電容器1之製造步驟所形成的積層體10之平面圖。 113250.doc • 16- 1J29328 如圖7所示,# -, 於第一電極形成步驟S2中,將複數個第—電 極圖案11進行二維排列而形成。其後,於第二陶究生枉層 形成:<後在第二電極形成步驟S4t,將複數個第二電 極圖案13形成於第二陶究生堪層23之上表面。該複數個第 二電極圖案13以二維排列而形成,以使從積層方向觀察, 與複數個第一電極圖案U分別重疊。 第-電極圖案U與第二f極圖f 13分別形成為大致相同 之矩形形狀。於第二電極形成步驟84中,第二電極圖案Η 之邊之長度形成為短於第一電極圖案u之一邊之長度 2dl第一電極圖案13之另一邊之長度形成為短於第一電 極圖案11之另一邊之長度2.dl。即,從第一電極圖案"與第 二電極圖案13之積層方向觀察’形成為第二電極圖案。之 輪廓線位於距離第-電極圖㈣之輪廓線僅di之内側。例 如’距離dl為30 μιη左右。 繼之,一面參照圖8 ’ 一面說明元件形成步驟%。圖㈣ 本實施形態之積層電容器製造步驟所形成之集合體3〇之剖 面圖。於元件形成步驟S6中’準備複數個ρΕτ薄膜ρι剝離 後之積層體10,且將複數個積層體1〇積層而形成集合體 3〇。其後,切斷所形成之集合體3〇而形成複數個元件5。例 如,準備四個積層體1〇A〜1〇D,如圖8所示將所準備之積 層體10A〜10D積層而形成集合體3〇。集合體3〇藉由外層部7 及複數個積層體10A〜10D而構成。集合體3〇依照外層部7、 積層體U)A、積層體10B、積層體10c、積層體_、外層部 7之順序積層並壓著而形成。外層部7藉由將複數個未形成 113250.doc -17· 1329328 有電極圖案之陶瓷生坯層積層而形成。 將積層體10A〜10D積層,以使在積層方向上相鄰之第一 電極圖㈣於第—電極圖㈣之特定排列方向上偏移特定 間距。即’在與積層方向垂直且與第一及第二電極圖案"、 13之特定排列方向平行之方向上,每—層偏移約半個圖 案,以此將積層體10A〜10D積層。設第一陶究生堪層^上 第一電極圖案U之形成間距為如時,各積層體1〇以僅偏移 dx/2之方式而積層。 繼之’沿著相互垂直之第一切齡而,土面 <弟切斷面(未圖示)與第二切斷 面L切斷集合體30,以形成複數個元件5。第一切斷面係斑 積層方向垂直、且與特定排列方向平行之面,且係穿過排 列所形成之第一及第-雷炻闰安,, 弟一電極圖案11、13中間之面。第二切 斷面L係垂直於積層方向及特定排列方向之面,且係穿過第 -及第二電極圖案U、"之中央部之面,以及穿過第一及 第一電極圖案11、13中間之面。 切斷後,去除元件5之第—陶究生柱層2卜第二陶莞生述 層23、以及辅助層25中所含之膠合劑,進行燒結。 其次,於端子形成步驟S7中, 在疋件5之外表面形成第一 端子電極2與第二端子電極4。 > w 70件5之由第二切斷面L切斷 之相互對向之切斷面上,分 〇 ^ ^ 刀別形成有第一及第二端子電極 2、4。由第二切斷面l切斷 聊中央°P而於元件5之側面露出之 第一電極圖案11及第二電極 35又 咕^ 圃案13,經由所形成之第一、 第二端子電極2、4而電性連接。 例如,將積層體1〇六與積 曰體1 0C所含之中央部切斷後之 113250.doc • 18. 1329328 第電極圖案u與第二電極圖案13連接於第一端子電極 2。將積層韻_與積層體聰所含之中央部切斷後之第一 電極圖案11與第二電極圖案13連接於第二端子電極4。 將上述中央部切斷並連接於第—端子電極2之第一電極 圖案"與第二電極圖案13,分別相當於上述積層電容器1之 ★内電極11A與第二内部電極13六。將中央部切斷而連 接於第二端子電極4之第一電極圖案"與第二電極圖案 U,分別相當於上述積層電容器丨之第一内部電極iib與第 一内邛電極13B。再者,第一陶瓷生坯層21、第二陶瓷生坯 層23、以及辅助層25構成介電體層2〇。藉由以上說明之步 驟’積層電容器1製作完成。 在以上述方式製造之積層電容器丨中,第二内部電極"A 與隔以介電體層而鄰接於第二内部電極13A之第一内部電 極11B之間的介電體層之厚度D2,和第二内部電極13b與隔 以介電體層而鄰接於第二内部電極13B之第一内部電極 11A之間的介電體層之厚度D2,相當於第一陶瓷生坯層21 之厚度D2。即,積層電容器1之靜電容量主要依賴於第—陶 瓷生坯層21之厚度D2。 上述第一陶瓷生坯層21之厚度D2按照預期之積層電容器 1之靜電容量而設定。進而,積層體10之厚度D3設定為易從 積層體10上剝離PET薄膜Ρ1之尺寸《為獲得所設定之積層 體10之厚度D3,而設定第二陶瓷生坯層23之厚度D1。 繼而,說明本實施形態之積層電容器1的製造方法之作用 效果。 113250.doc •19- 1329328 本實施形態之積層電容器1之製造方法中,在將形成有第 一陶党生述層21、第一電極圖案11、第二陶究生链層23以 及第二電極圖案13之積層體10形成於PET薄膜pi上之後, 從積層體10上剝離PET薄膜。因此,可將從pet薄膜pi剝離 時之積層體10之厚度D3設定為,厚於將1層陶曼生述層 層電極圖案積層後從PET薄膜P1剝離之情形。藉此,可易 於將PET薄膜P1從積層體1〇上剝離,故可抑制積層體1〇之 PET薄膜Pi的剝離面之變形。因此,可將剝離面之變形更 小之積層體10積層,以抑制積層電容器丨之陶瓷生坯層之積 層不良。 本實施形態之積層電容器1之製造方法中,於第一層形成 步驟S1中,調整第一陶瓷生坯層21之厚度d2以後,可易於 調整積層電容器1之靜電容量。調整第二陶瓷生坯層23之厚 度D1以後,可將PET薄膜ρι剝離時之積層體1〇之厚度d3設 定為易於剝離之厚度β 於上所述中’使第一陶瓷生坯層21之厚度D2為3.5 μπι左 右’使第—電極圖案11之上表面與第二電極圖案13之下表 面之間.的介電體層之厚度叫為丨6 μιη左右;使積層體1〇之 厚度D3為7·3 μπι〜7.5 μιη左右。例如,藉由使第一陶瓷生坯 層21之厚度D2小於3·5 μιη,可使積層電容器1之靜電容量值 更大。此時’為將積層體10之厚度D3保持在易從PET薄膜 P1釗離之厚度’即7·3 μιη〜7·5 μπι左右,可使第一電極圖案 11之上表面與第二電極圖案13之下表面之間的介電體層之 厚度D1更大。 113250.doc • 20· 1329328 於本實施形態之積層電容器1之製造方法中,在將複數個 第-電極圖案11及複數個第二電極圖案13以二維排列之方 式而形成’使其相互重疊,並將積層體1()偏移特定間距之 方式積層而形成集合體30以後,藉由第一切斷面及第二切 斷面切斷而形成複數個元件5。於是,可有效地形成積層電 容器卜因此’可抑制陶:是生坯層之積層不良,且可高效地 製造複數個積層電容器1。 本實施形態之積層電容器i之製造方法中,於第二電極形 成步驟S4中,第二電極圖案13之輪廓線形成為,從積層方 向觀察’車交第-電極圖案u之輪廓線偏向内側。於是,元 件5中,去除第二切斷面1形成之切斷線的第二電極圖案u 之輪廓線,形成從積層方向觀察,較所對應之第一電極圖 案11之輪廓線偏向内側。由此,可抑制元件5中丨個積層體 ίο所含之第一内部電極11A與第二内部電極13A,以及,第 一内部電極11B與第二内部電極13B重疊之面積不均。於 是,從積層方向觀察,鄰接之一方積層體1〇所含之第一内 部電極11A及第二内部電極13A、與他方積層體所含之第一 内部電極11B及第二内部電極13B之相互重疊之面積不均現 象可5:到抑制。因此,可抑制積層電容器丨之靜電容量之不 均。 【圖式簡單說明】 圖1係本實施形態之積層電容器之立體圖。 圖2係本實施形態之積層電容器之刮面圖。 圖3係用以說明本實施形態之積層電容器所包含之第— 113250.doc -21- 1329328 内部電極與第二内部電極之模式圖。 圖4係用以說明本實施形態之積層電容器所包含之第三 内部電極與第四内部電極之模式圖。 圖5係表示本實施形態之積層 貝^€各咨製造順序之流程圖。 圖6係本實施形態之積層電容 積層體之剖面圖。 %之“步驟中所形成之 圖7係本實施形態之積層電容器之製造步驟 積層體之平面圖。 )成之
圖8係本實施形態之積層電容器之贺 m &步驟中所 集合體之剖面圖。 〜成之 【主要元件符號說明】
1 積層電容器 2 第一端子電極 4 第二端子電極 5 元件 7 外層部 9 内層部 10、10A~10D 積層體 11 第一電極圖案 11A 第一内部電極 13A 第二内部電極 11B 第三内部電極 13B 第四内部電極 13 第一電極圖案 113250.doc -22- 1329328 20 介電體層 21 第一陶瓷生坯層 23 第二陶瓷生坯層 25 補助層 113250.doc - 23 -
Claims (1)
- 十、申請專利範園: L 一種積層電容器之製造方法,其包括: 第一層形成步驟,在支持體上形成第一陶莞生坯層; 第一電極形成步驟,在上述第一陶瓷生坯層之上表面 形成第一電極圖案; 第二層形成步驟,在上述第一陶瓷生坯層及上述第一 電極圖案之上表面,積層而形成第二陶瓷生坯層; 第二電極形成步驟,在上述第二陶瓷生坯層之上表 面,從積層方向觀察,在與上述第一電極圖案相互重疊 之位置上,形成第二電極圖案; 剝離步驟,將上述支持體從上述第一陶瓷生坯層、上 述第一電極圖案、上述第二陶瓷生坯層、以及上述第二 電極圖案所積層之積層體上剝離; π件形成步驟,準備複數個剝離上述支持體後之上述 積層體,且將該複數個上述積層體積層而形成元件; 端子形成步驟,在上述元件之外表面形成第一端子電 極,使上述複數個積層體中特定積層體所包含之第一電 極圖案與上述第二電極圖案相連接,並且在上述元件之 外表面形成第二端子電極,使上述複數個積層體中特定 積層體所包含之第__電極@案與第三電極圖案相連接。 2.如清求項1之積層電容器之製造方法,其中 於上述第—電極形成步驟中’使複數個上述第一電極 圖案以二維排列之方式而形成, 於上述第二層形成步驟中,將上述第二陶瓷生坯層在 113250.doc 上述第陶莞生柱層及複數個上述第一電極圖案之上表 • 面積層而形成, 力上述第二電極形成步驟t,將複數個上述第二電極 圖案以一維排列之方式,形成於上述第二陶曼生链層之 . 纟自使從積層方向觀察,與上述複數個第-電極圖 案分別相互重疊, 在上述元件形成步驟中,與上述複數個積層體之積層 • 方向相鄰之上述第一電極圖案彼此之間,係以於上述第 —電極圖案之特定排列方向上偏移特定間距之方式,使 該複數個積層體積層而形成集合體,並且藉由第一切斷 :與第二切斷面切斷上述集合體’而形成複數個上述元 ’上述第-切斷面係與上述特定排列方向平行、 過相鄰之上述第一電極圖荦 後φ L 圓莱之間之面,上述第二切斷面 雷.、上補定之排列方向垂直、Μ過相鄰之上述第一 玉圖案之間的面以及上述第一電極圖 • 3.如請求項2之積層電容器之製造方法,其巾、之面。 於:述第二電極形成步驟中’形成上述第二電極圖 I述第上Ϊ第二電極圖案之輪廓線從積層方向觀察,較 上述第一電極圖案之輪廓線偏向内側β 4.如請求項3之積層電容器之製造方法,其中 ;上述第一層形成步驟中,對上述一 厚度調整,調整積層電容器之靜電容量。陶免生达層之 5·如請求項1之積層電容器之製造方法,其中 於上述第-層形成步驟中,對上述第一陶免生达層之 113250.doc 厚度調整,調整積層電容器之靜電容量。 如印求項5之積層電容器之製造方法,其中 於上述赏-+』 案使、一電極形成步驟中,形成上述第二電極圖 上述第二電極圖案之輪廊線從積層y向觀察,較 上迷第-電極圖案之輪廓線偏向内側。 如明求項1之積層電容器之製造方法,其中 於:述第二電極形成步驟中1成上述第二電極圖 ; 上述第二電極圖案之輪靡線從積層方向觀察,較 上述第—電極圖案之輪廓線偏向内側。 一種積層電容器,其包括: 70件,由複數個介電體層積層而成; 第端子電極,形成於上述元件之外表面; 第二端子電極,形成於上述元件之外表面,且與上述 第一端子電極電性絕緣; 複數個第一内部電極群,其包括第-内部電極愈第二 内部電極,該第―㈣電極㈣二㈣電極經由上述介 電體層,在上述複數個介電體層之積層方向上相互鄰 接,且電性連接於上述第—端子電極;以及 複數個第二内部電極群,其包括第三内部電極與第四 内部電極,該第三㈣電極與第四内部電極經由上述介 電體層’在上述積層方向上相互鄰接,且電性連接於上 述第二端子電極; 於上述元件中,上述複數彻笛 rirtAr» 星致個第一内部電極群與上述複 數個第二内部電極群在上述積層方向上交替配置,使上 •doc 丄: 述第二内部電極與 、 w弟二内部電極經由上述介電體 層於上述積層方向上相互鄰接, 述第内電極之位於上述元件内之部分之輪廊 從上述積層方向觀察,較上述第二内部電極之位於 上述元件内之部分之輪廓線偏向外侧,上,第三内部電極之位於上述元件内之部分之輪廓 線:從上述積層方向觀察,較上述第四内部電極之位於 上述元件内之部分之輪廓線偏向外側。 113250.doc
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005228000A JP4539489B2 (ja) | 2005-08-05 | 2005-08-05 | 積層コンデンサの製造方法 |
| JP2005280454A JP4335192B2 (ja) | 2005-09-27 | 2005-09-27 | 積層コンデンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200713361A TW200713361A (en) | 2007-04-01 |
| TWI329328B true TWI329328B (en) | 2010-08-21 |
Family
ID=37717426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW095127359A TWI329328B (en) | 2005-08-05 | 2006-07-26 | Method of manufacturing multilayer capacitor and multilayer capacitor |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7688567B2 (zh) |
| TW (1) | TWI329328B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8238075B2 (en) * | 2006-02-22 | 2012-08-07 | Vishay Sprague, Inc. | High voltage capacitors |
| JP5077140B2 (ja) * | 2008-08-18 | 2012-11-21 | Tdk株式会社 | 積層コンデンサ |
| US8056199B2 (en) * | 2008-10-21 | 2011-11-15 | Tdk Corporation | Methods of producing multilayer capacitor |
| JP5276137B2 (ja) | 2011-04-13 | 2013-08-28 | 太陽誘電株式会社 | 積層型コンデンサ |
| JP2014027255A (ja) * | 2012-06-22 | 2014-02-06 | Murata Mfg Co Ltd | セラミック電子部品及びセラミック電子装置 |
| KR102061505B1 (ko) * | 2013-04-02 | 2020-01-02 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
| KR20150072804A (ko) * | 2013-12-20 | 2015-06-30 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| WO2016031302A1 (ja) * | 2014-08-28 | 2016-03-03 | 京セラ株式会社 | 圧電素子及びこれを備えた音響発生器、音響発生装置、電子機器 |
| JP6696464B2 (ja) * | 2017-03-15 | 2020-05-20 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6016411A (ja) * | 1983-07-08 | 1985-01-28 | 株式会社村田製作所 | 積層磁器コンデンサ |
| JPS60201608A (ja) | 1984-03-27 | 1985-10-12 | 松下電器産業株式会社 | 積層セラミツクコンデンサ |
| JPS60254608A (ja) | 1984-05-30 | 1985-12-16 | 株式会社村田製作所 | 積層セラミツクコンデンサ |
| JPS61253811A (ja) | 1985-05-04 | 1986-11-11 | 株式会社村田製作所 | 積層セラミックコンデンサの製造方法 |
| JPS639122U (zh) * | 1986-07-03 | 1988-01-21 | ||
| JPH081876B2 (ja) | 1989-10-16 | 1996-01-10 | 株式会社村田製作所 | 積層コンデンサの製造方法 |
| JP2996049B2 (ja) | 1993-04-20 | 1999-12-27 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
| JPH06349666A (ja) | 1993-06-02 | 1994-12-22 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサ |
| JPH1097947A (ja) | 1996-09-24 | 1998-04-14 | Taiyo Yuden Co Ltd | 積層コンデンサ |
| JPH10241991A (ja) | 1997-02-24 | 1998-09-11 | Taiyo Yuden Co Ltd | 積層コンデンサとそのトリミング方法 |
| JP2000124057A (ja) | 1998-10-12 | 2000-04-28 | Tdk Corp | 積層型セラミックコンデンサ |
| JP2003051423A (ja) * | 2001-08-03 | 2003-02-21 | Tdk Corp | 電子部品 |
| JP3682392B2 (ja) | 1999-10-14 | 2005-08-10 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
| US6327134B1 (en) * | 1999-10-18 | 2001-12-04 | Murata Manufacturing Co., Ltd. | Multi-layer capacitor, wiring board, and high-frequency circuit |
| JP2002198249A (ja) | 2000-12-26 | 2002-07-12 | Kyocera Corp | 積層型電子部品 |
| JP2004047707A (ja) | 2002-07-11 | 2004-02-12 | Murata Mfg Co Ltd | 積層セラミックコンデンサアレイ |
| JP2005108890A (ja) | 2003-09-26 | 2005-04-21 | Kyocera Corp | 積層セラミックコンデンサ |
| JP4654572B2 (ja) | 2003-09-30 | 2011-03-23 | Tdk株式会社 | グリーンシートおよび積層型電子部品の製造方法 |
| CN1629991A (zh) | 2003-12-16 | 2005-06-22 | 广东风华高新科技集团有限公司 | 一种薄介质高层数片式陶瓷电容器的制备方法 |
-
2006
- 2006-07-21 US US11/490,068 patent/US7688567B2/en active Active
- 2006-07-26 TW TW095127359A patent/TWI329328B/zh active
-
2010
- 2010-01-28 US US12/695,510 patent/US7828033B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20100126657A1 (en) | 2010-05-27 |
| US20070030625A1 (en) | 2007-02-08 |
| US7828033B2 (en) | 2010-11-09 |
| TW200713361A (en) | 2007-04-01 |
| US7688567B2 (en) | 2010-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101019323B1 (ko) | 다단자형 적층 콘덴서 및 그 제조방법 | |
| US6545395B2 (en) | Piezoelectric conversion element having an electroded surface with a non-electrode surface portion at an end thereof | |
| CN1667766B (zh) | 叠片陶瓷电容器 | |
| KR101141342B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
| CN102971816B (zh) | 蓄电设备及其制造方法 | |
| JP4470504B2 (ja) | 積層型圧電素子及びその製造方法 | |
| KR101141361B1 (ko) | 적층형 세라믹 콘덴서 및 그 제조방법 | |
| JP2012191164A (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| JP2003174210A (ja) | セラミック積層体及びその製造方法 | |
| TWI329328B (en) | Method of manufacturing multilayer capacitor and multilayer capacitor | |
| TW201103179A (en) | Stacked-type piezoelectric device and method for manufacturing the same | |
| CN104025224A (zh) | 蓄电设备及其制造方法 | |
| JP2020035991A (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| US20090201629A1 (en) | Multilayered Electrochemical Energy Storage Device and Method of Manufacture Thereof | |
| TWI375240B (en) | Multilayer electronic component | |
| JP2000195754A (ja) | 積層セラミックチップコンデンサアレイ及びその製造方法 | |
| US7239500B2 (en) | Multilayer capacitor | |
| JP2004153098A (ja) | 積層セラミックコンデンサおよびその製造方法 | |
| JPS62211974A (ja) | 積層型圧電素子およびその製造方法 | |
| JP3424247B2 (ja) | 固体電解コンデンサ | |
| JP4539489B2 (ja) | 積層コンデンサの製造方法 | |
| JPH10223470A (ja) | 積層セラミックコンデンサ | |
| JP4359873B2 (ja) | セラミック積層型電気機械変換素子とその製造方法 | |
| JP2998538B2 (ja) | 積層セラミックコンデンサおよびその製造方法 | |
| KR20180004521A (ko) | 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 제조방법 |