TWI329346B - Method of manufacturing electronic circuit device - Google Patents

Description

1329346 九、發明說明： 【相關專利文獻參照】 與此ίίϊί於日本街請案第麵则號，其内容將併入 【發明所屬之技術領域】 本發明關於電子電路裝置之製造方法。 【先前技術】 第中之尋製 ㈣夕心!!中寻付圖10係顯示由其中所揭露之方法知以 =接㈣裝置的橫剖面圖。w 1G中所示之電子電路茫置係 與半導體晶片110相連接而獲得。ί内連 底材料101上。内連線103與電極塾104構成一整^^ ί晉當將焊錫電極111連接至電極塾104時，將阻焊劑口二 ^ 連，103上，以避免焊錫漫流到内連線103上。因此， “玉，104係位於圖案化阻焊劑1〇5中之開口處。 ，導體晶片11〇係透過助炫劑而黏合至此等内連線基板】⑻。 ，砰、，，田而言，半導體晶片11〇之焊錫電極ηι係連接於内連 $ :上之電極塾1〇4。接著’在洗去助溶劑之後，將底部填充^ 月曰120裝载於内連線基板1〇〇與半導體晶片11〇之間的間隙中。’ 如圖10中所示之電子電路裝置就是這樣獲得的。 【發明内容】 然而’一般而言’阻焊劑具有低可圖案化性，且因此並不適 =繪製高度精準與微細圖案。因此，不易以微小排列間距來形成 %極墊104之開口。因此，在如圖1〇所示之電子電路裝置中，為 防止電極墊1〇4以較微小間距排列於内連線基板1〇〇之基底材^ 5 1329346 101上，無可避免地會加諸某種 100與半導體晶片m以較微小間距相魏内連線基板 塾’該電極塾與該内連線ί體：連;= 路晶片，該日$片包含焊錫㈣.滅椒社，製備電子電 電極墊，因此使内連線基板愈極且使其連接至 基板之製傷步驟包含製備上相連接;其中内連線 電極塾與絲底材料相對之I & =之内連絲板：在該 摘連線之第二金屬材料，前者具有較高之氧化： _面？=能= =面更易於氧化一般而言^屬 二且因此，當金屬氧化層形成於該内連線之表= ^免了焊錫㈣極塾區域流入内連線連 Si電可的限制不再影響内連線基板 製造方====:=_。，前述 6 1329346

子電ίί詈獲得電子電路裝置之製造方法，兮電 置財允相較州财翻賴絲射子ΐ路L 附圖敍其他目的、€點麟縣由下職明、結合 【實施方式】 减去ΐίΓ將參考示範性實施例在此加以說明。那此孰習㈣姑 J者將瞭解可利用本發明之教示 t‘: 發明限於就解釋目的所述之實施例。㈣私改，而非將本 方法說陳據本發明、參考關之電子電路裝置之制造 所有圖示中’相同結構給定相同 子雪=ίϊ示藉由根據本發明一實施例之製造方法所製作之電 料)、-内連:η、及内一連電包含一絕緣樹脂層i2(基底材 ，成，緣樹脂層12之樹脂的例子包含—環氧樹脂* ，月曰。在絕緣樹脂層12Λ，設有内連線！技電極參、 、ϊ=ί 16屬於整合式結構。待說明於後之—=電ί ^ ιΛίί錫電極22，係連接至與絕緣樹脂層12呈對向 内連線14之一部份設有一外部電極墊18。電子電 端點係連接至外部電極塾18。在此實施例中外部電 =18包含-上墊金屬層18a及一下塾金屬層。將卜^ 於絕緣樹脂層12上，以便構成内連線14之1份 *下墊孟屬層18b設置於絕緣樹脂層12中。使塾 =緣樹脂層12，使其—端連接至上墊金屬 顯路於絕緣樹脂層12之表面中。在下墊金屬層撕之另—端=1， 設置-焊錫凸塊36作為電子電 電子電路晶片20包含做為立置之外。卩電極端點。 極22係連接於電極墊16 極端點之焊錫電極22。焊錫電 在電子電雜置！巾，電子崎12之朗)。因此， 例如焊錫電極22可為一痒錫Λ:片係设於内連線基板1〇上。 人應注意：在不限於包含半於其上之Cu或N卜吾 況下，亦可僅提供非半導以之半導體晶片之情 與電容器元件。 電子電路晶片20，如電阻元件 充樹2Q之間的間隙填滿底部填 脂M可僅覆蓋電子電路晶片：面上 絕緣樹脂層12之—侧，ίΓ 2，剖面圖。連線14具有自 Ϊ 42^H 塾16具有自絕緣材料層12之該側，以Cu 戶^组h j42b、另一⑶層4^及另一抓層42(1及如層必 14^結構。因此，^層仏與Μ層42b係經由内連線 之;厣fct塞6 2加以連續設置，並構成内連線14與電極墊16 構。換言之，内連線14與電極墊16共享Cu層42a與 JNi 層 42b。 =所述’除了與内連線14所共享之層42a與祕層42b之 42b 白绍接1塾16還包含Cu層42c、Ni層42d、及Au層42e。因此’ ί脂層1f起之内連線14之高度hl與自絕緣樹脂層12起 =亟墊16的高度泣係彼此不同。在此實施例中，Μ低於h2。 所达’由於内連線14與電極墊16共享Cu層42a與Ni層… 1329346 内，線14與電蹄i6具有對應於自絕緣 之乾園中的相同層結構。 U曰層12起之高度hi 相較於在與絕緣樹脂層12相對之内 =S2)上呈現外露且構成内連線μ的材之表面(圖2之表 與絕緣樹脂層相對之電極墊16之表(第二金屬材料)，在 ，露且構成電極墊16的金屬材料(第—金面S1)上呈現 物形成自由能。在此實施例中，第一金有較高之氧化 Au，而第二金屬材料係構成Ni層必=抖=成Au層似之 就第-金屬材料用之適合材料包含A 卜，除了 Au之外， 第二金屬材料之例包含Cu。 1及抑。除了 Ni之外， 在内連線之表面S2上，係自第二泰遥., 屬氧化層(未顯示）。該金屬氧化層可:、自屬 =化 立-金 參考圖从至7，將以根據本發明之電子m獲 的實施例’制電子電路裳置丨之製造 備内連線絲u)(紐雜_、雜路n 、⑽伽親基錢與_ 備 内連線基板10可如下述加以製作。首先，一 92 -麟處理或其他處理形成於石夕晶圓9G上 a玄; 圓係用於支撐ΐ板(圖3A)。接著，將絕緣樹脂層12形k 92上。在此階&，將叙置下塾金屬層⑽之絕緣樹脂層i2的二 部份保持敞開(圖3B)。在此，採用光感應樹脂來構成絕緣樹脂層 12 ’使得吾人志夠以低成本形成如此圖案化之絕緣樹脂層12。 接著，利用Οι層92作為種晶層進行電鍍處理，以在絕緣樹 脂層12(圖4A)之開口中形成下墊金屬層18b。隨後以半添加製程 (Semiadditiveprocess)來形成包含上墊金屬層18a(圖4B)之内連線 14。更具體而言，一 Cu層係藉由在絕緣樹脂層12上濺鍍而加以 形成，其中絕緣樹脂層12上已透過黏著金屬層，如Ti4Cr，形 成下墊金屬層1肋。接著，施加光阻且加以圖案化，然後在光阻之 1329346 ，口中執行電鑛處理，而依序自絕緣樹脂層12之 層、Μ層、及Cu層所組成之多層結構。 /成由Cu 在移除光阻後，施加另—細。將 便在待設置雜墊16之位_湖口。接以 ί Au層（自絕緣樹脂層 =:在此階段時，將獲得⑽®1G中二層 進行連接步驟。在此， 亦即在;中"==:可==: 巧在連接步财’炼化觸雜22且使其連接赫 =付以使内連絲板10與電子電路晶4 2G 此 3藉由局部再流處理加以進行。藉 J如3 電^得以_結工具加以支撐，且鱗 ϊί:力著透過黏結工具來加熱電子電路晶片2〇。接著σ， ---- 10盘電子雷路曰Η 90貝知例中，内連線基板 -r ^ 在該賴步驟後，將底部填充樹脂32狀 電路晶片20之間的間隙中，以便以樹脂封裝其間^接點(圖 (transfer mold process )> B?min . f封製私（pottingprocess)或其類似製程，在内 $裝樹脂34 ’以便覆蓋電預路晶片2賴，移3 曰曰圓90(圖6B)。為了移除石夕晶圓9〇，較佳狀況為進行研磨移化^ 丄划346 =械研磨((：，、或侧處理、或其組合。例如，在研 絲ίί ’可㈣CMP或爛或翻者糊下部分雜。此ί， 1可為乾侧或濕_製程。吾人應 將 終允許採用高峨擇 穿備造方法提供下列有‘二=，。 =自宏外; 二:丨:;=低因自r之金屬_二金屬 L io^r14 具有較低桿錫可濕性丄而吕、’金屬氧化物層比金屬 時，則因此使内^線14田區域形成於内連、線14之表面上 域之焊錫可⑥性。，广μ #可祕變成低於電極墊16區 需避|電16 ^' 此方法將免除採用在内連線上％内f線14之£域中。因此’ 接内連圖/路化，片的=^ 得-電子電喊置、，神I。因此，此實施例提供適於獲 電子電路W ^之結y。/、有冰小間距連接内連線基板10與 由於焊錫電中:焊錫電極22連接至電極塾w時， 板10與電子電路曰H ’此助炫劑之使用不再是連接内連線基 連接係在没有助炫:4 者：貫際上’在此實施例中，該 片中；|下加以進行。因此，將可避免在内連 11 1329346 ί 14争上/=成之金屬氧化物層被助溶劑移除。因此，上造方 法，更加確保避免焊錫漫流至内連線14之區域中。 又 「祕巧塾16之區域中的焊锡可濕^係高於内連線14之 確保安全^ 在電極塾16與焊錫電極22之間俾 同時，在圖10所示之内連線結構1〇〇 ==、加以圖案化以個別形成。此將自然

線基板100與電子電路裝置之製造成本增加。此外 J 得不约句，知錫電極111之間的接觸區域變 可罪度。相反地’根據本實_之方 阻焊劑，藉此提供前述問題之解決方案。而踩運線14战供 線14此的外絕緣細旨層12(自絕緣雛層12起之内連 Ϊ^hl的範财，眺線14與電極㈣具有 H 將可輕易形成内連線14與電極墊16之整ί 車乂理想狀況為採用Au、Ag、pt、及pd作為第— 較理想狀況為剌（^與说作為第二金屬㈣。、’， 展λοΪί :如參考圖2所述者，内連線14具有以Cu層42a與Ni 4曰2b ' Γ斤ίί之多層結構’而電極整16具有以CU層42a、Ni層 妗爐ttU^. ^C、Nl層42<1及八11層42e所組成之多層結構。在此 自（5 =、42d係分別作為Cu層42a、42c之阻障層，因 此避免自Cu層42a、42c引出Cu。 之表ΐΪίΪί氛圍中執行連接步驟’允許被升溫之焊錫電極22 例，發r電子電路裝置之製造方法並未限於前述實施 所製備之了弓丨述—些範例，在基板製備步驟中 限於基板中之内連線14與電極墊16的結構，並未 ;多考圖之所述者。例如，如圖8所示，電極墊16可具有自 12 1329346 絕緣材料層12之該側起，以Cu層44a、M層44b、&層4如 Αιζ層44d所組成之多層結構。在圖8令，内連線14之多層 係由與電極塾16所共享之Cu層糾與Μ層楊所組成，如^ 或者，如圖9所示，内連線14可具有自絕緣材料層12

Cu 層 46a、Ni 層 46b、Au 層 及 Ni 層 46d 所組二 二t 16可具有自絕緣材料層12之該側起，以Cu 及Au! ·所域之多層結構。在此變化中， '' "電極墊16共享Cu層46a、Ni層46b、及Au層46c。 二卜”自j邑緣樹脂層12起之電極墊16之高度h2係低於自絕緣樹 二而向ίΞΪ線14之高度Μ °因此’内連線14係相對於電極 圖良基板可如下方法加以製造。首先，製備如 1安4。接者’經由那些參考圖4Β所述之相似步驟， 之區 口中形成Ni層。 考』進仃包鍍處理而在開 =9中所示之内連線基板中，内連線14與電極塾 極墊1*6 成的梯狀部分’其作用在於當焊錫電極22連接至i： 再者避免焊錫流入内連線14之區域中。 所示之内連線_，如内連線14 —樣延伸，如圖9 電性之金屬作ί第一金為第材料具有較高導 金屬材料分別為^與所，所=屬=例中，第—與第二 可抑制内連層置於舰魄線14之表面詹， 連⑽之私阻在南頻信號下增加，此係由於集膚賴^ 13 1329346 顯而易見地，本發明並不限於上述實施例，且可在未脫離本 發明之範疇與精神下加以修改與改變。

14 【圖式簡單說明】 電子根據本發明之—實施例，顯示由一_方法所製作之 塔裝置的橫剖面圖。 ,圖1中之内連線基板之-部份的㈣面圖。 置^ Λ與圖3B係根據本發明之實施例，接續顯示電子電路裳 置之衣化處理的橫剖面圖。 署夕f It與圖4B係根據本發明之實施例，接續顯示電子電路震 置之衣造處理的横剖面圖〇 戶、 置之本發狀實綱，接續鮮電子電路裳 置之妹㈣之實酬，接續鮮電子電㈣ 的橫根據本發日月之實施例，_€子電路裝置之製造處理 變化的剖面圖。。 圖ι〇係解釋電子電路裝Hi造方法的橫剖面圖。 【元件符號說明】 1〜電子電路裝置 10〜内連線基板 12〜絕緣樹脂層 14〜内連線 W〜電極墊 18〜電極塾 18a〜上墊金屬層 18b〜下墊金屬層 20〜電子電路晶片 22〜焊錫電極 15 1329346 32〜底部填充樹脂 34〜封裝樹脂 3 6〜焊錫凸塊 42a〜Cu層 42b〜Ni層 42c~Cu 層 42d~Ni 層 42e~Au 層 44&〜〇11層

44b〜Ni層 44c〜Cu層 44d〜Au層 46a〜Cu層 46b〜Ni層 46c〜Au層 46d〜Ni層 90〜砍晶圓 92~Cu 層 100〜内連線基板

101〜基底材料 102〜黏著劑 103〜内連線 104~電極塾 105〜阻焊劑 110〜半導體晶片 111〜焊錫電極 120〜底部填充樹脂 16

Claims (1)

1. J46 十、申請專利範圍： 1. -種電子電職置之製綠，包 製備一内連線基板，該基板包含—内c 連線係設置在-基底材料上，而該雷及7 該内 式形成於該基紐料上； 人 〃勒連祕以整合方 熔解ϊΐ錫錫路晶片包含一谭錫電極；及 線基板連駐_墊，_該内連 2.如申請專利範圍第1項之電 連線基板之製備步驟包含製備更_； |=法，其中該内 板，而該金屬氧化層係設置於鱼該J 層之該内連線基 3表構成該第二金屬材料之該内連線之該 .j凊專利乾圍第！項之電子電路裝置之 該内連線基板之該製備步驟包 、j法，/、中： 内連線基板：當自該基底材料算具有下列特徵之該 之高度不同時，該内連_該雷=„之高度與該電極塾 ;第:高度的範圍中具有相同=¾相 第—向度’而蝴高之高朗表 姉低之〶度表成該 4.如申請專利細第3項之電子ϋ 連線與—物該内 5·如申請專利範圍第4項之電子 該第一金屬材料的導電性高於ίί二ίί^ί。，其中： 6· 1項之電子電轉置之製造方法，豆中： 該弟-金屬材料為Au、Ag、Pt d 該第二金屬材料為Cu、或Ni。 7.如申請專鄕圍第丨項之電子電 線基=¾¾包吒^内連 所組成之多層結構，或由Cu層%t層=及^ ΐ構c且?!有起自該基底材料之該侧*丄層=曰、 ^ 一辟f 層所組成之多層結構，或由Cu層、Ni層、另〆 由另一 Nl層與AU層所組成之多層結構。 Hrif第1狀電子魏妓之製造方法，其中： 線^ = ίίίίί備倾包讀純含_親之該内連 連線具有起自該基底材料之-側而由Cu層、Ni詹、 所組紅多騎構，且該電鋪具有起自該 9土 層、M層、及Au層所組成之多層结構。 .專利辄圍第1項之電子電路褒置之製造方法，复中： 基f與該電子電路晶片之該連接步驟包含i沒有助 專下利^1^連m與^電子電路晶片連接在-起。 ·= 甲明專利犯圍第1項之電子電路裝置之製造方法， Ξΐ線基板與該電子電路晶片之該連接步驟包含；在惰性 ;;風圍中，使該内連線基板與該電子電路晶片連接在一起。 18