TWI328925B - Negative voltage converter - Google Patents

Description

1328925 九、發明說明： 【發明所屬之技術領域】 本發明涉及-種負電壓變換器，尤指-種由P型電晶體（pM〇SFET〇r P-type Thin Film Transistor)組成之負電壓變換器。 【先前技術】 參閱第1圖以及第2圖，第1圖係先前技術利用p型電晶體組成之負電 壓變換器10之電路圖，第1圖之負電壓變換器1〇具有一節點χ。第2圖 係節點X之電壓隨著電晶體16之臨界電壓vth電壓變化而變化的情形。負 電壓變換器10係利用P型電晶體(PM〇SorPTFT)組成，其目的係用來將輪 入之正電壓或ον的供應電源轉換成電路或元件所需的負直流供應電壓。 負電壓變換器10 &含一電壓輸入電路12以及一電壓放大· 14。電壓輪 入電路12包含- P型電晶體16以及-電容18，電容18係輕接一時脈訊號 CLK。電壓放大電路14係一 p型電晶體。電壓輸入電路12之輸入電壓為 〇V ’而時脈訊號CLK為一振幅在〇〜5V之間的方波。由於p型電晶體製程 的差異，會導致生產之P型電晶體會有不同的臨界電壓。如第2圖所示， 曲線51、52、53、54分別表示當P型電晶體之臨界電壓vth為_卩、_2v、 -3V、-4V時’位於節點χ的電壓波形。明顯地，不同的臨界電麼大小 會使仔位於郎點χ之電壓的輸出波形產生嚴重的輸出差異。 請-併參閱第i圖以及第3圖，第3圖係負電壓變換器1〇在不同的臨 界電壓所產生之輸出電壓V()UT()如第3圖所示，鱗6卜62、⑽、64分別 表示當P型電晶體之臨界電壓Vth為-IV、-2V、_3V、—4V時，位於輸出電 1328925 壓νουτ的電壓波形。假設節點X的電壓為〇〜5 v的方波，則電壓放大電 路14的輸出電壓V0UT將隨著臨界電壓vth的變化而有接近3V的差異。 也就是說，每個電壓輸入電路12與電壓放大電路14的電晶體因為製程差 異會引起不同的輸出電壓。因此，隨著使用的電壓輸入電路12與電壓放大 電路14的個數增多，使得輸出電壓的誤差會越來越嚴重。舉例來說，假設 負電壓變㈣由1個電壓輸人電路與2個電壓放大電路組成，因p型電晶 體因製程差異分別具有臨界電壓_1V和·4ν，此時每個電壓輸入電路和電壓 放大電路都會有3V的輸出差異。如此一來，整個負電壓變換器1〇的輸出 電壓之差異將會放大到9V，這料直接影響後續的電路與元件操作。這個 問題除了會讓設計增加困難，操倾異敎，並將嚴重料產品良率。 因此開發一種可降低由於P型電晶體（PM〇SFET〇rPTFT)製程之元件 臨界電壓變化叫致輸出差異之貞電壓變換器電路是亟待努力的目標。 【發明内容】 有鑑於此，本發明之目的係提供一種負電壓變換器電路，可降低由於p 型電晶體（PMOSFET or PTFT)製程之元件臨界電壓變化而導致的輸出差 異’以解決上述先前技術之問題。 本發明之一實施例係提供一種負電壓變換器，其包含一訊號輸入端、一 訊號輸出端、一第一電晶體、一第二電晶體、一第三電晶體、一第四電晶 體、一第五電晶體以及一第六電晶體。該第一電晶體包含一第一端、一第 二端以及一控制端，該第一電晶體之該第一端以及該控制端耦接該訊號輸 1328925 - 入端。該第二電晶體包含一第一端、一第二端以及一控制端，該第二電晶 • 體之該第一端耦接該訊號輸入端，該第二電晶體之該控制端耦接一第—時 脈訊號以及該第一電晶體之該第二端。該第三電晶體包含一第一— 弟 二端以及一控制端，該第三電晶體之該第一端耦接該訊號輸入端，該第三 '電晶體之該控制端耦接一第二時脈訊號以及該第二電晶體之該第二端。該 •第四電晶體包含-第-m以及—控制端，該第四電晶體之該第 一端耦接該第三電晶體之該第二端，該第四電晶體之該控制端耦接該第三 ® 電晶體之該第二端以及該第一時脈訊號。該第五電晶體包含一第—端、一 第二端以及-控制端，該第五電晶體之該第一端搞接該第三電晶體之該第 二端’該第五電晶體之馳制端該第四電晶體t該第二端以及該第二 時脈訊號。該第六電晶體包含-第-端、一第二端以及一控制端，該第六 電晶體之該第-端麵接該第三電晶體之該第二端，該第六電晶體之該第二 端輕接該訊號輸出端’該第六電晶體之該控制端輕接該第五電晶體之該第 二端以及該第一時脈訊號。 本發明之另-實施例係提供-種負電壓變換器，其包含__訊號輸入 端、-訊麟出端、-電壓輸人電路、複數個第—t壓放大電路以及複數 個第二電壓放大電路。該電壓輸人電路包含—第—電晶體、—第二電晶體 以及-第三電晶體。該第-電晶體包含—第一端、一第二端以及一控制端， •該第一電晶體之該第一端以及該控制端轉接該訊號輸入端。該第二電晶體 .包含一第一端、一第二端以及一控制端，該第二電晶體之該第一端輕接該 訊號輸入端，該第二電晶體之該第二端耗接該第二時脈訊號，該第二電晶 1328925 '體之該控制端耗接該第一時脈訊號以及該第-電晶體之該第二端。該第三 ，電晶體包含-第-端、-第二端以及-控制端，該第三電晶體之該第一端 耗接該輸人端，該第三電晶體之該控制端輕接—第二時脈訊號以及該第二 電晶體之該第二端。每-第-電壓放大電路包含—第_輸人端、一第一輪 .出端、-第四電晶體…第五電晶體以及―第六電晶體。該第四電晶體包 •含-m二端以及-控制端，該第四電晶體之該第—端輕接該第 -輸入端，該第四電晶體之該控制端耦接該第—輸人端。該第五電晶體包 含一第-端、-第二端以及-控制端，該第五電晶體之該第一端祕該第 輸入端’該第五電晶體之該控制端耗接該第四電晶體之該第二端以及一 第三時脈訊號。該第六電晶體包含一第—端、—第二端以及—控制端，該 第六電晶體之該第-端耦接該第-輸入端，該第六電晶體之該第二端輕接 該第一輪出端，該第六電晶體之該控制端輕接該第五電晶體之該第二端以 及-第四時脈訊號。每-第二電壓放大電路包含—第二輸人端、―第二輪 •出端、-第七電晶體一第八電晶體以及—第九電晶體。該第七電晶體包 含一第-端、-第二端以及-控制端’該第七電晶體之該第—端輕接該第 二輸入端，該第七電晶體之該控制端輕接該第二輸人端。該第人電晶體包 含一第-端、-第二端以及-控制端，該第八電晶體之該第—端輕接該第 二輸入端m晶體之該控制_接該第七電晶體之該第二端以及一 第五時脈訊號。該第九電晶體包含—第—端、—第二端以及—控制端，該 第九電晶體之該第一端輕接該第二輸入端，該第九電晶體之該第二端輕接 該第二輸出端，該第六電晶體之該控制触接該第八電晶體之該第二端以

9 S V 1328925 及一第六時脈訊號。該複數個第一電壓放大電路之一第一電壓放大電路之 該第一輸入端係耦接於該電壓輸入電路之訊號輸出端或是該複數個第二電 壓放大電路之H壓放大電路之該第二輪出端，該複數個第—電壓放 大電路之H壓放大電路之該第-輸出端触接於該職輸出端或是 該複數個第二電壓放大電路之一第二電壓放大電路之該第二輸入端。 【實施方式】 請參閱第4 ®，第4圖係為本發明之負電壓變換器(c〇nverter)100之第 -實施例之電路圖。負電壓變換器1()()包含—電壓輸人電路1G2以及一電 壓放大電路104。電壓輸入電路102可將由訊號輸入端1〇21輸入之直流電 壓Vss輸入至電壓放大電路1〇4，而電壓放大電路1〇4可將直流電壓Vss 放大並轉換成所需要的負直流電壓，並由訊號輸出端1022輸出。 電壓輸入電路102包含一第一電晶體Ml、一第二電晶體m2以及一第 二電晶體M3’電晶體M1-M3係P型金氧半電晶體。第一電晶體M1之控 制端係連接於負電壓變換器100之訊號輸入端1〇21，該訊號輸入端1〇21係 耦接於-直流供應電壓Vss。第-電晶體Ml之第-端餘接於訊號輸入端 1021。第二電晶體M2之第一端耦接訊號輸入端1〇21，其控制端耦接於第 一電晶體Ml之第二端於節點N1，並耦接於經由電容C1導通之第一時脈 訊號CLK1。第三電晶體M3之第一端耦接訊號輪入端1021，其控制端耦接 第二電晶體M2之第二端於節點N2，並耦接於經由電容C2導通之一第二 時脈訊號CLK2。第一時脈訊號CLK1以及第二時脈訊號CLK2之相位係相 10 1328925 差180度。 請參閱第4圖。由於第一時脈訊號CLia與第二時脈訊號之相位相差 180度，故當第一時脈訊號CLK1電壓為低電壓準位(VL)時’第二時脈訊號 CLK2電壓為高電壓準位(VH)’而當第一時脈訊號CLK1電壓為高電壓準位 (VH)時，第二時脈訊號CLK2電壓為低電壓準位(VL)，在本實施例中’ VH=5V，VL=0V。第一以及第二時脈訊號CLK1、CLK2經由電容Cl、C2 之電容耦合效應後’會使得施加於電晶體M2、M3之控制端(亦即節點N1、 N2)之電壓Val、Va2變小(Vss > min(Val) > min(Va2))。由於第一時脈訊號 CLK1與第二時脈訊號CLK2經由電容耦合作用會持續拉低施加於電晶體 M2、M3之控制端之電壓Va卜Va2，因此電壓Va2之低點值會遠小於輸入 電壓Vss，故輸入電壓Vss能夠不受製程差異影響進入到電壓放大電路 104。

電壓放大電路104包含一第四電晶體M4、一第五電晶體M5以及一第 六電晶體M6。電晶體M4-M6皆係P型金氧半電晶體。第四電晶體M4之第 一端耦接第三電晶體M3之第二端，其控制端耦接第三電晶體M3之第二端 以及經由電容C3耦合之第一時脈訊號clki。第五電晶體M5之第一端耦 接第三電晶體M3之第二端’其控制端#接第四電晶體刚之第二端以及經 由電容C5糕合之第二時脈訊號CLK2。第六電晶體祕之第一端轉接第三 電晶體M3之第二端，第六電晶體M6之第二端耗接訊號輸出端贈，第 六電晶趙M6之控制端輕接第五電晶體M5之第二端以及經由電容a輕合 1328925 之第一時脈訊號CLK1。 請一併參閱第4圖以及第5圖。第 固#5圖係第4圖之第六電晶_

糕、控制端和第二端之電壓v〇丨、V 02、v〇UT之波形圖。當電壓v02大於 第，、電日日體M6之臨界電壓乂^^時，筮‘帝 一 帛六電晶體M6之第-端、第二端和 ^制端之電壓VG1、電壓V⑽、V叫祕可表示為： V〇〇T^V〇l . t\V〇2\-\Vm6\>\V〇i\ ，當m卜η 若要使訊號輸出端之輪出電壓V晴與電壓ν〇ι之低電壓準位值相近，且 不受臨界電壓V1H6變化的影響，則賴VG2之健壓準位值必須滿足 |F02 | > 1¾ + U 的條件。 如第5圖所示，當時段Το· Tl時，電壓ν〇ι位於高電壓準位且電壓-與電壓V01相等，因此第六電晶體μ6係關閉狀態，故電壓％不會輸出到 訊號輸㈣。舉例來說’當電壓V()i之高電壓準位為QV，則 %之高 電壓準位也會是0V，因此第六電晶體M6係關閉狀態，故電壓ν〇ι不會輸 出到訊號輸出端1022。 當時段Τι- T2時，電壓V01位於低電壓準位，電壓V〇2會比電壓ν〇ι 低約一個第一時脈訊號CLK1的振幅大小(亦即VH-VL)。舉例來說，當電壓 V〇i低電壓準位為·5ν，且第一時脈訊號CLK1的振幅VH -VL = 5V，則電 壓V〇2低電壓準位約為_1〇v，因此即使第六電晶體M6的臨界電壓v^有 所差異，V〇2之低點電壓值皆可滿足丨匕2卜|r01| + |i^3|的條件，因此輪出電廢 V〇ut皆可維持在-5V不變。 12 1328925 請參閱第6圖，第6圖係本發明之第二實施例之負電壓變換器200之 電路圖。負電壓變換器200包含一訊號輸入端、一訊號輸出端、一電壓輸 入電路102、複數個第一電壓放大電路1〇4以及複數個第二電壓放大電路 106。第一電壓放大電路1〇4以及第二電壓放大電路1〇6係彼此相互串連。 第6圖之電壓輸入電路1〇2之運作原理與第4圖所示之電壓輸入電路102 相同’在此不另贅述。在本實施例中，第一時脈訊號CLK1以及第二時脈訊 號CLK2之相位係相差18〇度。 每一第一電壓放大電路104包含一第一輸入端1041、一第一輸出端 1042、一第四電晶體M4、一第五電晶體M5以及一第六電晶體M6。電晶體 M4-M6皆係p型金氧半電晶體。第四電晶體M4之第一端耦接第一輸入端 1041 ’其控制端耦接第一輸入端1〇41以及經由電容C3耦合之第一時脈訊 號CLK1。第五電晶體M5之第一端耦接第一輸入端1〇41，其控制端耦接第 四電晶體M4之第二端以及經由電容C4耦合之第二時脈訊號CLK2。第六電 晶體M6之第一端耦接第一輸入端1〇41，第六電晶體M6之第二端耦接第一 輸出端1042，第六電晶體M6之控制端耦接第五電晶體M5之第二端以及經 由電容C5耦合之第一時脈訊號CLK1。由於每一電壓放大電路1〇4之目的係 用來將第一輸入端1041之輸入電壓之電位拉低一個第一時脈訊號CLK1之 振幅大小（在本實施例為5V)，並由第一輸出端1042輸出。 每一第二電壓放大電路106包含一第二輸入端1〇61、一第二輸出端

S 13 1328925 1062、一第七電晶體M7、一第八電晶體M8以及一第九電晶體M9 »電晶體 M7-M9皆係P型金氧半電晶體。第七電晶體M7之第一端耦接第二輸入端 1061，其控制端耦接第二輸入端1〇61以及一經由電容C6耦合之第二時脈 訊號CLK2。第八電晶體M8之第一端耦接第二輸入端1〇61 ’其控制端耦接 第七電晶體M7之第二端以及經由電容C7耦合之第一時脈訊號CLK1。第九 電晶體M9之第—端耦接第二輸入端1061，第九電晶體M9之第二端耦接第 二輸出端1062，第九電晶體M9之控制端耦接第八電晶體M8之第二端以及 經由電容C8耦合之第二時脈訊號CLK2。第二電壓放大電路106之運作原理 基本上類似於第一電壓放大電路1〇4，在此不再贅述。因此第二電壓放大電 路106亦用來輸出係用來將第二輸入端1〇61之輸入電壓之電位拉低一個第 一時脈訊號CLK2之振幅大小（在本實施例為5V)，並由第二輸出端1〇62輸 出。 由於每一第一電壓放大電路104在第一輸入端1041之輸入電壓與第一 輪出端1042之輸出電屡之電位相差一個第一時脈訊號ακι之振幅大小， 而且每帛一電壓放大電路1〇6在第二輸入端腿之輸入電壓與第二輪出 端1062之輸出電壓之電位相差—個第二時脈訊號㈣之振幅大小，所以 可將第-電壓放大電路1Q4以及第二電壓放大電路1⑽交互串接。也就是 第電壓放大電路1〇4之第一輸入端腦係福接於電壓輸入電路⑽ 輪出端或疋第—電壓放大電路1〇6之第二輸出端臓；而第一電壓放大 之第輪出端1042係輕接於訊號輸出端v〇lts是第二電壓放大電 14 路106之第二輸入端1061。第二電壓放大電路⑽之第二輸入端臟係輕 接於電壓輸靡歡冑㈣物-槪输獻第一輸出端 1〇42;而第二電壓放大電路⑽之第二輸出端臓_接於訊號輸出端 或是第-電壓放大電路104之第_輸人端顧。 。月參閱第7圖’第7圖係本發明之第三實施例之負電壓變換器卿之

電路圖。負電壓變換器咖包含—訊號輸入端、-訊號輸出端、-電壓輸 入電路102、複數個第-電壓放大電路114以及複數個第二電壓放大電路 116。第-電壓放大電路114以及第二電壓放大電路ιι6係彼此相互串連。 $ 7 102之運作原理與第4圖所示之電壓輸人電路1〇2 相同，在此不另贅述。 每第一電壓放大電路114包含一第一輸入端1141、一第一輸出端 1142、一第四電晶體M4、—第五電晶體奶以及一第六電晶體祕。電晶 體Μ4-Μ6皆係ρ型金氧半電晶體。第四電晶體鮒之第一端耦接第一輸入 端1141 ’其控制端耦接第一輸入端1141以及經由電容C3耦合之第一時脈 訊號CLK1。第五電晶體m5之第一端耦接第一輸入端1141，其控制端耦接 第四電晶體M4之第二端以及經由電容C4耗合之第三時脈減CLK3。第 六電晶體M6之第—端輕接第一輸入端麗，第六電晶體M6之第二端輕 接第-輸出端1142 ’第六電晶體M6之控制端搞接第五電晶體M5之第二 端以及經由電容C5耦合之第四時脈訊號CLK4。第四時脈訊號CLK4以及

S 15 1328925 第三時脈訊號CLK3的相位相差180度。第三時脈訊號CLK3之責任週期 (duty cycle)係小於第一時脈訊號CLK1之責任週期，第四時脈訊號CLK4 之責任週期係大於第一時脈訊號CLK1之責任週期。 每一第二電壓放大電路110包含一第二輸入端U61、一第二輸出端 1162、一第七電晶體M7、一第八電晶體M8以及一第九電晶體M9。電晶 體M7-M9皆係P型金氧半電晶體。第七電晶體M7之第一端耦接第二輸入 端1161，其控制端耦接第二輸入端1161以及一經由電容C6耦合之第二時 脈訊號CLK2。第八電晶體M8之第一端耦接第二輸入端1161，其控制端耦 接第七電晶體M7之第二端以及經由電容C7耦合之第五時脈訊號CLK5。 第九電晶體M9之第一端耦接第二輸入端1161，第九電晶體M9之第二端 耦接第二輸出端1062，第九電晶體M9之控制端耦接第八電晶體M8之第 二端以及經由電容C8耦合之第六時脈訊號CLK6。第六時脈訊號CLK6以 及第五時脈訊號CLK5的相位相差180度。除此之外，第六時脈訊號CLK6 之責任週期係小於第二時脈訊號CLK2之責任週期，第五時脈訊號CLK5 之責任週期係大於第二時脈訊號CLK2之責任週期。較佳地，第六時脈訊 號CLK6與第三時脈訊號CLK3具有相同的波形與週期，第四時脈訊號 CLK4與第五時脈訊號CLK5具有相同的波形與週期。 請一併參閱第7圖以及第8圖。第8圖係第_時脈訊號、第四時脈訊 號、第三時脈訊號以及第7圖之第-電壓放大電路114之第六電晶體M6 之第一端、控制端和第二端之節ϋ V〇1、V〇2以及v〇3之電壓之波形圖。當 1328925 電壓v02大於第六電晶體M6之臨界電壓v咖時，第六電晶體祕之第— 端、第二端和控制端之電壓V。卜V03、v〇2之關係可表示為： ^3^01 > t|F02|-|KW6|>|F〇i| v〇^v〇2-vm6 ^ t|F02|-|rW6|<|F〇i| 0 若要使第-輸出端1142之輸出電壓v〇3與電壓％之低電壓準位值相 近’且不受臨界電磨V伽變化的影響，職壓vQ2之低電壓準位值必須滿 足lOPUl的條件。 。請-併參閱第7圖以及第8圖。第四時脈訊號CLK4上升比第—時脈 訊號CLK1提早til時間上升，下降職U2 _，較佳地，⑴、u2可以 设疋在10nS〜5uS之間。在時段tu之間，電壓v〇2由Va(1〇v)升高到 VB(-5V)，而在時段tl2之間，電壓v〇2由Vc(〇v)降低到％。當時間到達u 時’第四時脈電壓CLK3由高電壓雜降低到低電壓準位，電晶體奶因此 導通，第四時脈訊號CLK4由低電壓準位升高到高電壓準位，電晶體M6 因此關閉。在此同時電壓V〇2由Va升高到Vb，使得與電壓ν〇ι具有相同電 位(-5V)。當時間到達tB時’第一時脈訊號CLKi由低電壓準位升高到高電 壓準位’電壓乂01也因耦合效應而升高到Vc，故電晶體M5尚在導通狀態， 連帶使電壓V〇2也升高至和V〇1相同電位，因此電晶體M6關閉，因此電壓 V01的高電壓準位vc不會輸出到V03，使V03維持在低電位。 當到達時點tc時，第一時脈訊號CLK1由高電壓準位降低到低電壓準 位’電壓V01也因耦合效應而降低至％，因電晶體M5尚在導通狀態，連 帶使V〇2也降低至和V03相同電位的VB。當時間到達tD時，第三時脈訊號 CLK3由低電壓準位升高到高電壓準位，電晶體M5因此關閉，第四時脈訊 號CLK4由高電壓準位降低，並經由耦合效應使得電壓V02降低到VA。此 17 1328925 相較於先前技術’本發明提供一種負電壓變換器，該負電壓變換器包 含電壓輸入電路以及電壓放大電路。即使電壓輸入電路以及電壓放大電路 内的P型電晶體（PMOSFETorPTFT)的臨界電壓有嚴重的差異，負電壓變 • 換器的輸出依然不會受到嚴重影響。因此利用本發明之負電壓變換器可產 • 生穩定的負電壓直流源，使得本發明之負電壓變換器可以避免由於製程之 元件臨界電壓（ThresholdVoltage,Vth)變化而導致的輸出差異，同時利用 • 本發明之負電壓變換器之驅動電路與也可以大大提升其良率以及可靠度。 雖然本發明已用較佳實施例揭露如上，然其並非用以限定本發明，任 何熟習此技藝者，在不脫離本發明之精神和範圍内，當可作各種之更動與 修改，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 _ 第1圖係先前技術利用p型電晶體組成之負電壓變換器之電路圖。 第2圖係第1圖之負電壓變換器位於節點X在不同電晶體之臨界電壓 Vth之電壓變化。 第3圖係第一圖之負電壓變換器電路在不同的臨界電壓所產生之輸出 電壓。 第4圖係為本發明之負電壓變換器之第一實施例之電路圖。 第5圖係第4圖之電壓v〇i、V〇2、Vouj之波形圖。 第6圖係本發明之第二實施例之負電壓變換器之電路圖。 1328925 第7圖係本發明之第三實施例之負電壓變換器之電路圖。 第8圖係第一時脈訊號、第三時脈訊號、第四時脈訊號以及第7圖之第 一電壓放大電路之節點V01、V02以及V03之電壓之波形圖。 【主要元件符號說明】

10 負電壓變換器 12 電壓輸入電路 14、16 電晶體 18、22 電容 M1-M9 電晶體 102 電壓輸入電路 104 、 106 電壓放大電路 100、200 負電壓變換器 300 負電壓變換器 114 、 116 電壓放大電路 1141 第一輸入端 1142 第一輸出端 1161 第二輸入端 1162 第二輸出端 C1-C8 電容 116 電壓放大電路 CLK1-CLK6 時脈訊號 20

Claims (1)

1328925 十、申請專利範圍： 1.一種負電壓變換器，其包含： 一訊號輸入端； 一訊號輪出端； 一第一電晶體，包含一第一端、一第二端以及一控制端，該第一電晶體之 該第一端以及該控制端耦接該訊號輸入端； 一第二電晶體，包含一第一端、一第二端以及一控制端，該第二電晶體 之該第一端耦接該訊號輸入端，該第二電晶體之該控制端耦接一第一 時脈訊號以及該第一電晶體之該第二端； 一第三電晶體，包含一第一端、一第二端以及一控制端，該第三電晶體 之該第一端耦接該訊號輸入端，該第三電晶體之該控制端耦接一第二 時脈訊號以及該第二電晶體之該第二端； 一第四電晶體，包含一第一端、一第二端以及一控制端，該第四電晶體 之該第一端耦接該第三電晶體之該第二端，該第四電晶體之該控制端 麵接該第三電晶體之該第二端以及該第一時脈訊號； 一第五電晶體，包含一第一端、一第二端以及一控制端，該第五電晶體 之該第一端耦接該第三電晶體之該第二端，該第五電晶體之該控制端 輕接該第四電晶體之該第二端以及該第二時脈訊號；以及 一第六電晶體，包含一第一端、一第二端以及一控制端，該第六電晶體 之該第一端耦接該第三電晶體之該第二端，該第六電晶體之該第二端 輕接該訊號輸出端’該第六電晶體之該控制端耦接該第五電晶體之該 21 第二端以及該第一時脈訊號 如申請專利範圍第1項所述之負電壓變換器，其中該第一、第二、第 三、第四、第五以及第六電晶體係一 P型金氧半電晶體。 如申請專利範圍第丄項所述之負電壓變換器，其中該第一時脈訊號以及 該第二時脈訊號之相位係相差180度。 如申請專利範圍第1項所述之負電壓變換器，更包含一第一電容，其 中該第一電晶體之該控制端係轉接於經由該第一電容導通之兮第一時 脈訊號。 如申請專利範圍第1項所述之負電壓變換器，更包含一第二電容，其 中該第三電晶體之該控制端係耦接於經由該第二電容導通之該第二時 脈訊號。 如申凊專利範圍第1項所述之負電壓變換器，更包含一第三電容，其 中該第五電晶體之該控制端係耦接於經由該第三電容導通之該第二時 脈訊號* 如申請專利範圍第1項所述之負電壓變換器，更包含/笫四電容，其 中該第六電晶體之該控制端係耦接於經由該第四電容導通之該第一時 脈訊號。 一種負電壓變換器，其包含： 一訊號輸入端， 一訊號輸出端， 一電壓輸入電路，其包含： 1328925 一第一電晶艎，包含一第一端、一第二端以及一控制端，該第一電晶 體之該第一端以及該控制端耦接該訊號輸入端； —第二電晶體，包含一第一端、一第二端以及一控制端，該第二電晶 體之該第一端耦接該訊號輸入端’該第二電晶體之該控制端耦接一第 —時脈訊號以及該第一電晶體之該第二端； —第三電晶體’包含一第一端、一第二端以及一控制端，該第三電晶 體之該第一端耦接該訊號輸入端，該第三電晶體之該控制端耦接一第 二時脈訊號以及該第二電晶體之該第二端； 複數個第一電壓放大電路，每一第一電壓放大電路包含： 一第一輸入端’耦接該第一時脈訊號； 一第一輸出端； —第四電晶體，包含—第—端、—第二端以及—控制端，該第四電晶 體之該第一端以及該控制端皆耦接該第一輸入端； —第五電晶體’包含—第—端、—第二端以及—控制端，該第五電晶 體之該第一端耦接該第一輸入端，該第五電晶體之該控制端耦接該 第四電晶體之該第二端以及-第三時脈訊號； 第’、電曰曰體’包含—第一端、一第二端以及一控制端，該第六電晶 體之該第-端輕接該第一輸入端，該第六電晶體之該第二端輕接該 第輪出端，該第六電晶體之該控制端耦接該第五電晶體之該第二 端以及-第四時脈訊號； '個第—電壓玫大電路’每—第二電壓放大電路包含： 23 1328925 一第二輸入端，耦接該第二時脈訊號； 一第二輸出端； 一第七電晶體’包含-第-端、—第二端以及―控制端，該第七電晶體 之該第一端以及該控制端皆耦接該第二輸入端； 一第八電晶體，包含-第-端、-第二端以及一控制端，該第八電晶體 之該第一端耦接該第二輸入端，該第八電晶體之該控制端耦接該第七 電晶體之該第二端以及一第五時脈訊號； —第九電晶體’包含-第-端、-第二端以及-控制端，該第九電晶體 之該第一端耦接該第二輸入端，該第九電晶體之該第二端耦接該第二 輸出端，該第九電晶體之該控制端耦接該第八電晶體之該第二端以及 —第六時脈訊號； 其中該複數個第一電壓放大電路之一第一電壓放大電路之該第一輸入端 係耦接於該電壓輸入電路之訊號輸出端或是該複數個第二電壓放大電 路之一第二電壓放大電路之該第二輸出端，該複數個第一電壓放大電 路之一第一電壓放大電路之該第一輸出端係耦接於該訊號輸出端或是 該複數個第二電壓放大電路之一第二電壓放大電路之該第二輸入端。 9. 如申請專利範圍第8項所述之負電壓變換器，其中該第一、第二、第 三、第四、第五、第六、第七、第八以及第九電晶體係一p型金^半 電晶體。 10. 如申請專利範圍第8項所述之負電壓變換器，其中該第一時脈訊號以及 該第二時脈訊號之相位係相差180度。 24