TWI328709B - Liquid crystal display - Google Patents

Description

1328709 九、發明說明： t ' 【發明所屬之技術領域】 本發明係關於一種薄膜電晶體液晶顯示器元件結構與 製程，特別是指可以補償畫素電極與訊號線之間的寄生電 容之設計。 【先前技術】

一般而言，液晶面板容易因製程偏差造成資料線與晝 素電極重疊偏移，使得晝素電極與資料線過於接近，產生 如第1圖所示之寄生電容(Parasitic capacitance between pixel and data line, Cpd、Cpd’），而過大之寄生電容將導致 串音(cross talk)現象；或由於曝光接合處產生的差異，亦容 易造成重疊偏移而產生曝光接合不均（shot mura)等問題影 響畫質。這些都是影響畫素電極開口率大小設計的主要因 素之一。 因此，為減少寄生電容效應並達到高開口率之需求， 習知技術係利用不同的設計方式來加以解決，譬如用遮蔽 電容(shielding Cs)，和在資料線與畫素電極間加一層聚合 物絕緣薄膜(P〇lymer insulatorfilm)。其中，多加一層聚合 物絕緣薄膜的設計’雖可以減少寄生電容效應，並能讓晝 素電極跨越資料線而達到高開口率，然而，影響聚合物絕 緣薄膜減少寄生電容效應之參數’主要取決於所選聚合物 1328709 絕緣薄膜的介電係數，以及聚合物絕緣薄膜的膜厚大小， 亦即晝素電極與資料線距¥的大小。可是受限於聚合物絕 緣薄膜材料開發，與其介電係數值和膜厚又可能受其他製 程步驟影響而改變，故仍會影響寄生電容被減少的能力。 因此，畫素電極與資料線重疊部分之大小差異，還是會造 成Cpd與Cpd’的不平衡，而產生串音或其他缺陷。

此外，為解決寄生電容所造成的效應，目前也有利用 點反轉(dot inversion)或直行反轉(column inversion)等方式 驅動之液晶面板，以使相鄰資料線同時間送出的訊號正負 極性相反，進而讓Cpd與Cpd’相抵消。而且，若同時讓畫 素電極跨越左右兩邊資料線上的面積固定，更可將ACpd 減到最小。 但是，雖然在光罩的佈局設計上，可以固定晝素電極 壩^ 與資料線的重疊面積，如第2圖所示，第2圖為原始光罩 之畫素電極與資料線重疊之示意圖。在原始之光罩設計 中，各畫素電極20與左右兩側資料線26、28重疊之面積 ; 相等。然而在實際生產製程上，原先的設計值卻可能因為 黃光製程而產生不同對位層的偏移，而發生如第3圖所繪 示之實際面板上畫素電極30與左右資料線36、38的重疊 面積變異之狀況，造成畫素電極30與左側資料線36的重 疊面積大於畫素電極30與右側資料線38的重疊面積，導 1328709 致寄生電容的不平衡。 » ' , 【發明内容】 . 本發明係提供一種可以補償畫素電極與訊號線之間的 寄生電容之薄膜電晶體液晶顯示器元件的結構與製程，以 解決習知寄生電容所造成的效應。 根據本發明之申請專利範圍，其係在原晝素電極兩側 各增加一補償分支電極，以補償晝素電極因製程偏移與資 料線所產生的寄生電容，使畫素電極與左右兩邊的資料線 的寄生電容平衡。因此，在使用點反轉驅動或直行反轉驅 動（相鄰資料線正負極性相反）的情形下，可以平衡Cpd與 Cpd’的效應，並同時減低串音或其他因曝光接合處產生的 不均Cpd、Cpd’不平衡所造成的均Cpd、Cpd’不平衡的現 象。 % 由於本發明具有補償晝素電極之設計，故可有效解決 因製程偏差使資料線與晝素電極重疊偏移，以及產生串音 - 或由於曝光接合處產生的不均等影響晝質之問題。此外， .. 本發明不限於直線型資料線之設計，其亦可應用於鋸齒狀 資料線之設計，及以三角型（delta)排列晝素設計之液晶顯 — C7t7 不态° 【實施方式】 1328709 本發明利用在晝素電極兩側各增加一補償分支電極，以 • 補償晝素電極因製程偏移與資料線所產生的寄生電容，使 - 畫素電極與左右兩邊的資料線的寄生電容得以補償平衡， 其較佳實施方式可概述如下： 實施例一：

請參考第4圖，第4圖為原始光罩之畫素電極與資料 線佈局設計的示意圖。如第4圖所示，晝素電極40剛好切 齊資料線46、48，亦即不與兩側之資料線46、48相重疊， 而補償用的第一分支電極42及第二分支電極44係分別配 置在晝素電極40相對於資料線46、48的另一側，且第一 分支電極42及第二分支電極44與晝素電極40相電連接在 一起。 請參考第5圖，第5圖為實際製程之面板上晝素電極 9^ 40與左右資料線46、48的重疊面積變異的補償示意圖。 如第5圖所示，當因黃光製程產生對位偏移等變異，而使 晝素電極40往左偏移時，會同時增加畫素電極40與其左 : 側之第一資料線46重疊的面積A (以下各圖中重疊部分皆 : 以斜線表示），以及第二分支電極44與其左側之第二資料 線48重疊的面積B，而且兩者增加的面積是一樣的，亦即 A = B。反之，當晝素電極40往右偏移時，則會同時增加 第一分支電極42與其右側之第一資料線46重疊的面積 © 1328709 A，以及畫素電極40與其右側之第二資料線48重疊的面積 t t - B，而且兩者增加的面積亦是一樣的，亦即A = B。因此補 - 償偏移重疊的面積相同。 實施例二：

請參考第6圖，第6圖為原始光罩之畫素電極與資料 線佈局設計的示意圖。如第6圖所示，晝素電極50、第一 分支電極52及第二分支電極54各與資料線56、58有重 疊，而且晝素電極50與第一資料線56重疊的面積為A’， 畫素電極50與第二資料線58重疊的面積為B，第一分支 電極52與第一資料線56重疊的面積為A，第二分支電極 54與第二資料線58重疊的面積為B’。 請參考第7圖，第7圖為實際製程之面板上晝素電極 50與左右資料線56、58的重疊面積變異的補償示意圖。 ^ 如第7圖所示，當因黃光製程產生對位偏移等變異，而使 畫素電極50往左偏移時，會增加晝素電極50與其左側之 第一資料線56重疊面積A’的大小，以及第二分支電極54 : 與其左側之第二資料線58重疊面積B’的大小，而且會同 : 時減少第一分支電極52與其右側之第一資料線56重疊面 積A的大小，以及畫素電極50與其右側之第二資料線58 重疊面積B的大小；反之，晝素電極50往右偏移時，則會 增加畫素電極50與其右側之第二資料線58重疊面積B的 1328709 大小，以及第一分支電極52與其右側之第一資料線56重 疊面積A的大小，而且會同時減少第二分支電極54與其左 側之第二資料線58重疊面積B’的大小，以及晝素電極50 與其左側之第一資料線56重疊面積A’的大小。

然而，不論晝素電極50因曝光對位製程向左或向右偏 移，在本實施例中，第一分支電極52與第一資料線56重 疊的面積加上晝素電極50與第一資料線56重疊的面積可 以等於晝素電極50與第二資料線58重疊的面積加上第二 分支電極54與第二資料線58重疊的面積，亦即A+A’面積 可以等於B+B’，以使△ Cpd減到最小。 實施例三： 請參考第8圖，第8圖為原始光罩之晝素電極與資料 線佈局設計的示意圖。如第8圖所示，晝素電極70切齊第 一資料線76之右側，而與畫素電極70電連接之第二分支 電極74則與第二資料線78之右側相切齊。其中，畫素電 極70與第二資料線78之重疊面積為C，而與畫素電極70 ' 電連接之第一分支電極72與第一資料線76之重疊面積為 : D，且晝素電極70與第二資料線78之重疊面積等於與晝素 電極70電連接之第一分支電極72與第一資料線76之重疊 面積，即C等於D。 1328709 請參考第9圖，第9圖為實際製程之面板上畫素電極 - 70與左右資料線76、78的重疊面積變異的補償示意圖。 - 如第9圖所示，當因黃光製程產生對位偏移等變異，而使 . 晝素電極70往左偏移時，會使晝素電極70與其左側之第 一資料線76形成一重疊面積D’，以及使第二分支電極74 與其左側之第二資料線78形成一重疊面積C’，而且會同 時減少第一分支電極72與其右側之第一資料線76重疊面 赢 積D的大小，以及減少晝素電極70與其右側之第二資料線 78重疊面積C的大小，但C+C’仍等於或接近D+D’；反之， 畫素電極70往右偏移時，則會增加畫素電極70與其右側 之第二資料線78重疊面積C的大小，以及第一分支電極 72與其右側之第一資料線76重疊面積D的大小，而且重 疊面積C的增加大小會等於重疊面積D的增加大小。 值得注意的是，本實施例之原始光罩所設計之重疊的 區域可同時位於第一資料線76及第二資料線78的左側， 如第8圖所示，或同時位於第一資料線76及第二資料線 78的右側，如第10圖所示。當畫素電極70向左或向右偏 : 移時，資料線76、78與各電極70、72、74於左右兩側之 • 總重疊面積都會相同。 實施例四： 請參考第11圖，第11圖為原始光罩之晝素電極與資 1328709

料線佈局設計的示意圖。如第11圖所示，晝素電極80同 時與第一資料線86左侧及第二資料線88右侧相切齊。其 中，與晝素電極80電連接之第一分支電極82與第一資料 線86之重疊面積為E，與晝素電極80電連接之第二分支 電極84與第二資料線88之重疊面積為F，且與晝素電極 80電連接之第一分支電極82與第一資料線86之重疊面積 等於與晝素電極80電連接之第二分支電極84與第二資料 線88之重疊面積，即E等於F。 同樣地，如第12圖所示，當因黃光製程產生對位偏移 等變異，而使晝素電極80向左或向右偏移時，資料線86、 88與各電極80、82、84於左右兩侧之總重疊面積都會相 同。 實施例五： 本發明之補償偏移所造成的Cpd設計，亦可以應用在 資料線的部份分段，而這些分段可以由分支資料線來達 到。如第13圖所示，第一分支資料線91及第二分支資料 線92電連接而成第一資料線97，第三分支資料線93及第 四分支資料線94電連接而成第二資料線98。而且畫素電 極90同時切齊分支資料線92及分支資料線93，第一分支 電極95切齊分支資料線92，第二分支電極96切齊分支資 料線93。當畫素電極90向左或向右偏移時，分支資料線 12 @ 1328709 92、93與各電極90、92、94於左右兩側之總重疊面積都 - 會相同。此外，其他分支資料線與晝素電極及分支電極之 - 重疊情況類似實施例一至四，在此不多加贅述。 不限於直線型資料線之設計，本發明補償偏移所造成 的Cpd設計，亦可應用於鋸齒狀（zigzag)資料線之設計， 實施方式有如下所述。

實施例六： 如第14圖所示，畫素電極100部份切齊第一鋸齒狀資 料線106及第二鋸齒狀資料線108，與晝素電極100電連 接之第一分支電極102切齊第一資料線106，而與晝素電 極100電連接之第二分支電極104切齊第二資料線108。 當因黃光製程產生對位偏移等變異，而使當晝素電極1〇〇 向左或向右偏移時，資料線106、108與各電極100、102、 104於左右兩側之總重疊面積都會相同。 實施例七： 第15圖所示為鋸齒狀資料線之另一補償偏移所造成 的Cpd設計。晝素電極110與第一鋸齒狀資料線116之重 疊面積為G’，畫素電極110與第二鋸齒狀資料線118之重 疊面積為Η，與畫素電極110電連接之第一分支電極112 與第一鋸齒狀資料線116之重疊面積為G，與晝素電極110 電連接之第二分支電極114與第二鋸齒狀資料線118之重 13 1328709 疊面積為Η’，且與晝素電極110電連接之第一分支電極112 - 與第一鋸齒狀資料線116之重疊面積加上畫素電極110與 - 第一鋸齒狀資料線116之重疊面積等於畫素電極110與第 二鋸齒狀資料線118之重疊面積加上與晝素電極110電連 接之第二分支電極114與第二鋸齒狀資料線118之重疊面 積，亦即G + G’等於Η + Η’。當因黃光製程產生對位偏移 等變異，而使當晝素電極110向左或向右偏移時，資料線 116、118與各電極110、112、114於左右兩側之總重疊面 積都會相同。 實施例八： 第16圖所示為鋸齒狀資料線之另一補償偏移所造成 的Cpd設計。晝素電極120與第一鋸齒狀資料線126切齊， 與晝素電極120電連接之第二分支電極124與第二鋸齒狀 資料線128切齊。其中，晝素電極120與第二鋸齒狀資料 ^ 線128之重疊面積為C’，與畫素電極120電連接之第一分 支電極122與第一鋸齒狀資料線126之重疊面積為D’，且 畫素電極120與第二鋸齒狀資料線128之重疊面積等於與 : 畫素電極120電連接之第一分支電極122與第一鋸齒狀資 - 料線126之重疊面積，即C’等於D’。此外，本實施例所設 計之重疊的區域亦可同時位於第一鋸齒狀資料線126及第 二鋸齒狀資料線128的左側，或同時位於第一鋸齒狀資料 .線126及第二鋸齒狀資料線128的右側。當因黃光製程產 14 1328709 生對位偏移等變異’而使當畫素電極120向左或向右偏移 時，資料線126、128與各電極120、122、124於左右兩側 - 之總重疊面積都會相同。 實施例九：

第17圖所示為鋸齒狀資料線之另一補償偏移所造成 的CPd設計。晝素電極130同時與第一鋸齒狀資料線136 及第二鋸齒狀資料線138部份切齊。其中，與晝素電極電 連接之第一分支電極132與第一鋸齒狀資料線136之重疊 面積為E，與晝素電極13〇電連接之第二分支電極134與 第二鋸齒狀資料線138之重疊面積為F，，且與晝素電極13〇 電連接之第刀支電極132與第一銀齒狀資料線ΐ3ό之重 疊面積等於與晝素電極13G電連接之第二分支電極134與 第二鋸齒狀資料線138之重疊面積，即E，等於F，。當因黃 光製私產生對位偏移等變異，而使當晝素電極13〇向左或 向右偏移時，資料線136、138與各電極130、132、134於 左右兩側之總重疊面積都會相同。 相較於上述應用於一般晝素排列設計之補償方式，本 發明補償偏移所造成的Cpd設計’亦可應用於以三角型排 列晝素之設計，而不限於一般陣列式晝素排列設計之補償 方式’實施方式有如下所述。 15 1328709 實施例十：

如第18圖所示。畫素電極140係由彼此電連接之第一 子晝素電極141及第二子畫素電極142組成。其中，第一 子晝素電極141與第一資料線146重疊之面積為Μ，第一 子晝素電極141與第二資料線148重疊之面積為Ν，第二 子晝素電極142與第二資料線148重疊之面積為Ο，第二 子晝素電極142與第三資料線143重疊之面積為Ρ，而且 第一子晝素電極141與第一資料線146重疊之面積加上第 二子晝素電極142與第三資料線143重疊之面積等於第一 子晝素電極141與第二資料線148重疊之面積加上第二子 畫素電極142與第二資料線148重疊之面積，即Μ + Ρ等 於Ν+0時可以使ACpd減到最小。當因黃光製程產生對 位偏移等變異，而使當畫素電極140向左或向右偏移時， 資料線146、148、143與各電極14卜142於左右兩側之總 重疊面積都會相同。 實施例十一： 第19圖所示為以三角型排列畫素之補償另一種方 式。畫素電極150係由彼此電連接之第一子晝素電極151 及第二子晝素電極152組成。其中，第一子畫素電極151 與第一資料線156重疊之面積為M’，第一子晝素電極151 與第二資料線158重疊之面積為Ν’，第二子晝素電極152 與第二資料線158重疊之面積為0’，第二子晝素電極152 16 1328709

與第三資料線153重疊之面積為p’，而且第一子晝素電極 151與第二資料線158重疊之面積加上第二子晝素電極⑸ 與第二資料線158重疊之面積等於晝素電極15〇與第二資 料線158重疊之面積且等於第—子晝素電極151與第一資 料線156重疊之面積加上第二子晝素電極152與第三資料 線153重疊之面積’ gpN’ + 〇,等於晝素電極15〇與第二 資料線158重疊之面積且等於M，+ p，時，可以使減 到最小。當晝素電極150向左或向右偏移，資料線156、 158、153與各電極⑸、152於左右兩侧之總重疊面積都 會相同。 以上所述皆為本發明利用補償分支電極之設計，以補 償晝素電極因製程偏移與資料線所產生的寄生電容，使晝 素電極與左右兩邊的資料線的寄生電容平衡。 以上所述僅為本發明之較佳實施例，凡依本發明申請 專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範 圍。 【圖式簡單說明] 第1圖所繪示為液晶面板寄生電容示意圖。 第2圖所繪不為習知原始光罩之晝素電極與資料線重疊之 示意圖。 1328709 第3圖所繪示為習知實際面板之晝素電極與左右資料線的 重疊面積變異之示意圖。 第4圖所繪示為本發明晝素電極與資料線佈局設計的示意 圖。 第5圖所繪示為本發明晝素電極往左或右偏移時之補償示 意圖。 第6圖所繪示為本發明晝素電極與資料線佈局設計的示意

第 第 圖。 圖所繪示為本發明晝素電極往左或右偏移時之補償示 意圖。 圖所繪示為本發明畫素電極與資料線佈局設計的示意 圖。 第9圖所繪示為本發明晝素電極往左或右偏移時之補償示 意圖。

第10圖所繪示為本發明畫素電極與資料線佈局設計的示 意圖。 第11圖所繪示為本發明畫素電極與資料線佈局設計的示 意圖。 第12圖所繪示為本發明晝素電極往左或右偏移時之補償 示意圖。 第13圖所繪示為本發明畫素電極與資料線佈局設計的示 意圖。 第14〜17圖所繪示為本發明應用於鋸齒狀資料線與畫素 18 1328709 電極佈局設計的示意圖。 * 第18、19圖所繪示為本發明應用於三角型排列畫素之資料 - 線與晝素電極佈局設計的示意圖。 【主要元件符號說明】 20、30、40、50、70、80、90、100、110、120、130、140、 150 :晝素電極； 42、52、72、82、95、102、112、122、132 :第一分支電

44、54、74、84、96、104、114、124、134 :第二分支電 極； 26、36、46、56、76、86、97、146、156 :第一資料線； 28、38、48、58、78、88、98、148、158 :第二資料線； 91 :第一分支資料線； 92 :第二分支資料線； ^ 93:第三分支資料線； 94 :第四分支資料線； 106、116、126、136 :第一鋸齒狀資料線； : 108、118、128、138 :第二鋸齒狀資料線； : 141、151 :第一子晝素電極； 142、 152 :第二子晝素電極； 143、 153 :第三資料線； 19 ⑤

Claims (1)

1. 年厶月f曰修正本 、申請專利範圍： 種液晶顯示器，包括 一基板； 複數個晝素電極，位於該 排列方式形成； 以一晝素矩陣陣列 料線及-第二資料線，形成於該基板上； 資料"線及3描線形成於該基板上，該些掃描線與該第一 、’ Μ弟一賢料線彼此交錯； 少许：/支電極’該第-分支電極與該第-資料線至 二重：且該第一分支電極電連接一晝素 以一=支電極及該晝素電極之間具有-第m及 少部份ΐ:分支電：，該第二分支電極與該第二資料線至 刀ι且該第一分支電極電連接該晝素電極，其中 =弟刀支電極及該第二分支電極位於該晝素電極之相對 側’以及該第二分支電極與該晝素電極之間 隙。 本一間 .如申請專利範圍第1項所述之液晶顯示器，其中： 該晝素電極與該第一資料線之重疊面積為Α，； 該晝素電極與該第二資料線之重疊面積為Β; 與該晝素電極電連接之該第—分支電極與該第—資 線之重疊面積為A ;以及 、广 20 1328709 =素電極電連接之該第二分支電極與該第二資料 綠之重疊面積為B，，且A+A，等於B + B，。 3·如申請專利範圍第！項所述之液晶顯示器，其中· 該第一資料線及該第二資料線為鋸齒狀。/、. 4·如申請專利範圍第3項所述之液晶顯示器，其中. 該〃第一分支電極位於該晝素電極—側之上方、，以及 該第二分支電極位於該晝素電極相對側之下方。 5.如申請專利範圍第3項所述之液晶顯示器，其中： 該第-分支電極位於該晝素電極—側之上方，以及 該第二分支電極位於該晝素電極相對側之上方。 如申請專利範圍第i項所述之液晶顯示器，其中： 電連=資料線是由第一分支資料線及第二分支資料線 ㈣第-分支資料線介於該第-分支資料線 及δ亥旦素電極之間；以及 、 電遠料線是由第三分支資料線及第四分支資料線 而成’且該第三分支資料線介於該第四分支資料線 及該晝素電極之間。 、 7·如申請專利範圍第6項所述之液晶顯示器，其中： 21 1328709 . 該晝素電極與該第二分支f料線至少部份重疊；以及 該晝素電極與該第三分支資料線至少部份重疊。 ' 8.如申請專利範圍第6項所述之液晶顯示器，其中： . 該晝素電極與該第一分支資料線及該第二分支貪料線 至少部份重疊；以及 該晝素電極與該弟二分支貢料線及該第四分支資料線 ' 至少部份重疊。 9. 一種液晶顯示器，包括： 一基板； 複數個晝素電極，位於該基板上，以一晝素矩陣陣列 排列方式形成； 一第一資料線、一第二資料線及一第三資料線，分別 形成於該基板上，其中該第二資料線設於該第一資料線及 鲁該第三資料線之間；以及 複數條掃描線，形成於該基板上，該些掃描線與該第 一資料線、該第二資料線及該第三資料線彼此交錯； 其中至少一晝素電極，具有第一子晝素電極及第二子 ' 晝素電極，該第一子晝素電極及該第二子晝素電極彼此電 連接，該第一子晝素電極部分重疊該第一資料線及該第二 資料線，且該第二子晝素電極部分重疊該第二資料線及該 第三資料線。 22 10Z6/U^ 1〇·如专請專利範®第9項岐d日日顯示器，其中： 。玄子晝素電極與該第一資料線之重疊面積為Μ ; 該第子晝素電極與該第二資料線之重疊面積為Ν; 、°玄第—子晝素電極與該第二資料線之重疊面積為〇 : 戎第二子晝素電極與該 且Μ + Ρ等於Ν+ο。 第二資料線之重疊面積為ρ， y項所述之液晶顯示器，其中謂 間隙。 11 ·如申請專利範圍第 一子晝素電極及該第二 ，，•八口口剛小1 子畫素電極之間具有

   十一、圓式··

   23