TWI328770B - Graphics memory switch - Google Patents
Graphics memory switch Download PDFInfo
- Publication number
- TWI328770B TWI328770B TW093140276A TW93140276A TWI328770B TW I328770 B TWI328770 B TW I328770B TW 093140276 A TW093140276 A TW 093140276A TW 93140276 A TW93140276 A TW 93140276A TW I328770 B TWI328770 B TW I328770B
- Authority
- TW
- Taiwan
- Prior art keywords
- graphics
- point
- memory
- address
- graphics memory
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/42—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of patterns using a display memory without fixed position correspondence between the display memory contents and the display position on the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
- G09G2360/125—Frame memory handling using unified memory architecture [UMA]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Image Input (AREA)
- Information Transfer Systems (AREA)
- Bus Control (AREA)
- Image Generation (AREA)
Description
1328770 九、發明說明: I:發明戶斤屬之技術領域3 發明領域 本發明係有關半導體裝置之領域。特言之,此發明係 5 有關一種使用圖形記憶體切換器來提供對系統記憶體之圖 形裝置的存取之領域。 I:先前技術3 發明背景 一圖形裝置與系統記憶體間之資訊的迅速而有效率之 10 傳輸,業已為且將繼續為電腦系統組件設計師所面對之一 最具挑戰性的任務。多年來,已有不同之界面通訊協定, 被用來完成此等傳輸。幾年以前,週邊構件連接界面(PCI) 匯流排,為一可使圖形裝置耦合至記憶體控制器之常用具 現體。隨著圖形記憶體頻寬需求之增加,加速圖形埠(AGP) 15 規格,曾被大部份之電腦業界所建立及採用。 AGP具現體之一項主要優點是,能使圖形裝置檢視大 毗連性圖形記憶體空間,其中係存有數百萬位元之結構、 點陣、和圖形指令。有一圖形位址再映對表,會被用來自 彼等圖形記憶體位址,產生一些要給系統記憶體之位址。 20 在該圖形記憶體空間後面,並無實體記憶體存在,但該圖 形位址再映對表,和其相關聯之譯碼電路系統,可對一些 分散遍及系統記憶體之貫體糸統記憶體的分頁提供存取。 圖形記憶體頻寬需求正持續增加,以及更快速之連接 界面技術正在開發,而使領前其持續成長之需求。有一此 5 1328770 種連接界面技術,係基於PCI Express規格(PCI Express Base Specification,revision 1.0a)。為供此等初現之連接界 面技術使用’設置一大而B比連之圖形記憶體空間,將會是 有利的。 5 I:發明内容】 本發明係為一種裝置,其係包含有:用以透過一點對 點封包式互連體接收一虛擬圖形記憶體位址之一輸入端; 和一圖形位址轉譯器,用以接收該等虛擬圖形記憶體位 址,以及產生一實體記憶體位址。 隹 10 圖式簡單說明 本發明將可由下文之詳細說明和所附本發明之實施例 的繪圖,而有更完全之瞭解’然而,彼等不應被視為要使 本發明局限至此等所說明之特定實施例,而僅係為解釋和 瞭解計。 15 第1圖係一内含-圖形記憶體切換器之電腦系統的實 施例之方塊圖; 第2圖係—内含—圖形隨機存取記憶體譯碼器和-冑 · 形記憶體分頁表之記憶體切換器的方塊圖; · 第3圖係一可示範自一虛擬圖形記憶體位址至—實體 . 20系統記憶體位址之轉換的方塊圖; 第4圖係-包括圖形隨機存取記憶 ㈣之特寫的 第5圖係一内含—虛擬PCI-PCI橋接器之圖形記情體切 換器的方塊圖; 6 1328770 第6圖係數件透過一圖形記憶體切換器使耦合至一根 聯合體之圖形組件的方塊圖;而 第7圖則係一可自一點對點封包式連接界面上面所接 收到之虛擬圖形記憶體位址產生一實體記憶體位址的方法 5 之實施例的流程圖。 I:實施方式3 較佳實施例之詳細說明 通常,一圖形裝置可將一虛擬圖形位址,傳遞給一内 含一圖形隨機存取記憶體譯碼器和一圖形記憶體分頁表之 10 圖形記憶體切換器。此虛擬圖形記憶體位址,係經由一點 對點封包式連接界面,遞送給其圖形記憶體切換器。其圖 形記憶體切換器,可產生一實體系統記憶體位址,以及可 將此實體位址,傳遞給一根聯合體。此實體系統記憶體位 址,係經由圖形裝置封包式連接界面,遞送給其根聯合體。 15 就本說明書所說明之實施例而言,彼等虛擬圖形位 址,係被界定為一些實體圖形位址,但在此等位址處並不 存在真正之實體記憶體。換言之,將虛擬圖形位址,轉換 成實體記憶體位址,係僅涉及一圖形記憶體切換器和一圖 形記憶體分頁表,以及並不需要系統分頁表。另一檢視虛 20 擬圖形位址對實體系統記憶體位址之轉換的方法是,將此 轉換看成包括將實體圖形位址(®比連的,不存在的)轉換成實 體系統記憶體位址(非毗連的,存在的)。 第1圖係一内含一圖形記憶體切換器130之電腦系統 100的實施例之方塊圖。此系統100係包括一耦合至一根聯 7 1328770 合體140之處理器11〇β其根聯合體14〇,係包括一可提供與 一系統記憶體150相通訊之記憶體控制器(未示出)。其根 聯合體140,進一步係輕合至一切換器16〇。此切換器16〇係 經由一連接界面165,使耦合至一端點裝置17〇。此切換器 5 I60亦經由—連接界面163 ’使耦合至一端點裝置180。該等 端點裝置170和180,可能為任一種類繁多之電腦系統組 件,包括硬碟機、光學式儲存裝置、通訊裝置、等等。 就此一範例性實施例而言,其鏈路163和165,係遵守 PCI Express規格。其根聯合體14〇和切換器16〇,亦遵守ρα 10 Express 規格。 此糸統100進一步係包括一圖形裝置12〇,其係經由一 點對點封包式連接界面,使耦合至一圖形記憶體(GM)切換 态130。其就此一範例性實施例而言,為一PCI Express連接 界面125。此GM切換器130’進一步係經由另一就此一範例 15性貫施例而言為一PCI Express鏈路135之點對點連接界 面,使耦合至其根聯合體140。 其圖形裝置120,可能為一焊接至一主機板之組件,或 可使位於一圖形卡上面,或可使整合進一較大之組件内。 雖然此系統100係顯示具有一些身為分離裝置之圖形 20裝置120、GM切換器130、和根聯合體140,其他可能之實 施例,係使GM切換器130與根聯合體140, 一起整合進一裝 置内。再有可能之其他實施例,係使圖形裝置12〇、Gm切 換器130、根聯合體14〇,整合成一單一裝置。 就此系統100而言,有一稱為圖形隨機存取記憶體 8 (GRAM)之b比連性記憶體,係分配在其系統記憶體空間内。 然而’此GRAM背後並無真正的記憶體。KGRAM為其圖 形裝置120所見到的,如同一大而毗連之記憶體空間。一作 業系統一旦找到空間,便會將GRAM分配為全部分散在其 系統記憶體150各處之分頁。 第2圖係其GM切換器130之方塊圖。此GM切換器係包 括一 GRAM譯碼器132和一圖形記憶體分頁(GMP)列表 134。其GMP列表134,係在軟體控制器(裝置驅動程式、作 業系統、等等)下,載以一些實體位址。其GRAM譯碼器132, 可透過其PCI Express鏈路125 ’接收一些虚擬圖形記憶體位 址。此GRAM譯碼器132,可使用此等虛擬地址,來存取其 GMP表134。其GRAM譯碼器132,可產生一些實體位址, 使經由其PCI Express鏈路135,傳遞給其根聯合體裝置140。 其GMP列表13 4,係一位址譯碼列表。誠如前文所提, 其GMP列表134,可保持其作業系統所分配之實體記憶體的 位址。此列表134之大小,係可取決於其GRAM之大小。舉 例而言’若GRAM為2GB,使用32-位元位址之分頁,以及 每分頁有4k位元組,其GMP列表134,將為 (2*1024*1024*1024) / (4*1024) entries * 4 bytes per entry = 2 Mbytes。雖然其GMP列表134在此一範例性實施例中,係 顯示為使整合進其GM切換器130内,其他可能之實施例 是’其GMP列表係位於一與GM切換器130分開但在附近之 記憶體内,或在其系統記憶體150内。 第3圖係一可示範自一虛擬圖形記憶體位址至一實體 1328770 系統記憶體位址之轉換的方塊圖。其給GRAM譯碼器132之 輸入,係透過PCI Express鏈路125而抵達。其輸入為其圖形 裝置120需要存取之GRAM位址“X”。其GRAM空間係存在 於其系統記憶體範圍外。其GRAM空間係始於—名為 5 GRAM基址之位址。所顯示係其GRAM空間内的幾個位址 部位:位址X、X+卜和X+2。其譯碼器132會取得虛擬圖形 位址X,以及可將其轉換成一相對GMP列表134之指數。此 被指定之GMP列表項目處的位址,可給定其作業系統已分 配好之記憶體的分頁之真實實體位址。就此一範例而言, 10僅有GMP列表134之三個項目顯示出:項目a、b、和〇此 等A、B、和C内所儲存之位址,係對應於其系統記憶體15〇 之區域A、B、和C。就此一範例而言,此虛擬地址“X”,可 提供一指數給其GMP列表134之C項目。其(31^〇>列表134, 可將來自此C項目之實體位址,傳遞給其可容許存取系統記 15 憶體之區域C的根聯合體140。 第4圖係一包括GRAM譯碼器132之特寫的gM切換器 130之方塊圖。誠如上文所述,有—虛擬圖形位址“X,,,將 會自其圖形裝置抵達。其GRAM譯喝器132,將可接收此位 址’以及使用其虛擬地址’來指明一分頁編號,使形成一 20至GMP列表134之指數的部分。其gram譯碼器132,可藉 由自此位址“X”減去GRAM基址而產生該指數。其gmp列表 134之項目C處所儲存的實體位址,係使與其虛擬地址指明 進入該分頁之偏距的部分相結合。此成就之位址,係經由 其PCI Express鏈路Π5 ’使傳遞至其根聯合體14〇。 10 1328770 其GRAM譯碼器之整體機能環境,係可使供AGP具現 體使用之同一作業系統驅動程式,被用來管理其GMP列 表,以及分配及釋放彼等GRAM分頁。在AGP中,此一驅 動程式經常係稱為GART(圖形位址再映對列表)驅動程 5 式。能重新使用現有之GRAM驅動程式,將可使自AGP至 PCI Express之轉譯容易。 一視訊裝置驅動程式,可能請求N個GRAM分頁之作業 系統。其GMP列表驅動程式,可能分配其記憶體内之此等 分頁,以及填充其GMP列表134。此視訊驅動程式將會保留 10 其供一特定之應用程式使用所需的分頁。其GRAM之圖形 裝置的視域’將會自其GRAM基址開始,以及依所需遠伸。 當其圖形裝置120需要使用該GRAM時,其便會發出一具 GRAM範圍之位址的處理程序。其GRAM譯碼器132,在核 對確定其請求為在一適當範圍内之後,將會計算一進入 15 GMP列表134内之指數,以及選出其系統記憶體150内之實 體分頁的位址。此一位址會透過其pCI Express鏈路135,傳 遞給其根聯合體140,以使其系統記憶體150可被存取。 第5圖係一内含一虛擬PCI-PCI橋接器136之圖形記憶 體切換器的方塊圖。當KPCI_PCI橋接器136,在點計期間 20被一作業系統遇到時,會有一適當之驅動程式(或許為一 GRAM驅動程式)載入。其GM切換器130,亦包括一配置空 間138,其係包括一些可在運行期間用來設定適當運作有關 之GMP列表的暫存器。其配置空間138内之暫存器,可使遵 ft?、其AGP規格,以使現有之軟體中,不需要有改變。 11 1328770 第6圖係數件透過一圖形記憶體切換器620使耦合至一 根聯合體630之圖形組件610、620、和630的方塊圖。此一 類型之配置,可使一系統容許有多重之圖形裝置。每一圖 形裝置,係可或不可支援多重之顯示器。當其作業系統遇 5 到其連接至根聯合體630之虛擬PCI-PCI橋接器628時,會有 一單一驅動程式載入。該等多重圖形裝置610、620、和630, 各可具有與GRAM空間相同之®比連性視域,以及可共享其 GRAM空間内所儲存之資訊。 其圖形驅動程式610、620、和630,係分別經由其虛擬 10 PCI_PCI橋接器622、624、和626,使耦合至其虛擬PCI-PCI 橋接器628。 第7圖係一可透過一點對點封包式連接界面接收一虛 擬圖形記憶體位址來產生一實體記憶體位址之方法的實施 例之流程圖。在區塊71〇處,透過一點對點封包式連接界 15面’可自—圖形裝置,接收一虛擬圖形記憶體位址。在區 塊720處’可使用一圖形記憶體譯碼器,產生一實體記憶體 位址。接著,在區塊730處,該實體記憶體位址,將會傳遞 給一根聯合體裝置。 在前文之詳細說明中’本發明在說明上係參照其之特 20定範例性實施例。然而,在不違離本發明在所附申請專利 範圍中所列舉的廣意精神與界定範圍下,很顯然可對其完 成各種之修飾體和變更形式。此等詳細說明和繪圖,因而 應被視為例示性,而非有限制意。 此忒明書中對“有一實施例”、“一實施例,,、“某些實施 12 1328770 例”、或“其他實施例”的參照,係意謂一配合此等實施例加 以說明之特定特徵、結構、或特性,係至少包括在某些實 施例中,但非必然包括在本發明之所有實施例中。“有一實 施例”、“一實施例”、或“某些實施例”之各種外觀,並非必 5 然全係論及同一實施例。 【圖式簡單說明】 第1圖係一内含一圖形記憶體切換器之電腦系統的實 施例之方塊圖; 第2圖係一内含一圖形隨機存取記憶體譯碼器和一圖 10 形記憶體分頁表之記憶體切換器的方塊圖; 第3圖係一可示範自一虛擬圖形記憶體位址至一實體 系統記憶體位址之轉換的方塊圖; 第4圖係一包括圖形隨機存取記憶體譯碼器之特寫的 圖形記憶體切換器之方塊圖; 15 第5圖係一内含一虛擬PCI-PCI橋接器之圖形記憶體切 換器的方塊圖; 第6圖係數件透過一圖形記憶體切換器使耦合至一根 聯合體之圖形組件的方塊圖;而 第7圖則係一可自一點對點封包式連接界面上面所接 20 收到之虛擬圖形記憶體位址產生一實體記憶體位址的方法 之實施例的流程圖。 13 1328770 【主要元件符號說明】 100…電腦系統 160…切換器 110...處理器 163、165···連接界面 120...圖形裝置 163、165...PCI Express键路 125··.PCI Express連接界面 163、165·.·鏈路 130…圖形記憶體切換器 170…端點裝置 132…GRAM轉譯器 180…端點裝置 133…分頁偏距 610、620、630…圖形裝置 134…圖形記憶體分頁(GMP)列表 620…圖形記憶體切換器 135...PCI Express鏈路 630···根聯合體 136... PCI-PCI 橋接器 622、624、626…虛擬 PCI-PCI 138···配置空間 橋接器 140…根聯合體 15〇…系統記憶體 628…虛擬PCI-PCI橋接器 14
Claims (1)
1328220
十、申請專利範圍: 第93140276號申請案申請專利範圍修正本 96.08.03. 1· 一種圖形記憶體切換器裝置,其係包含有: 一圖形6己憶體切換器,包括用以透過—第一點對點 封包式互連體自一圖形裝置接收一虛擬圖形記憶體位 址之一輸入端;
一耦接於該輸入端之圖形位址轉譯器,用以將該虛 擬圖形記憶體位址轉譯為一使用於一第二點對點封包 式互連體之實體記憶體位址。 〇 2·如申請專利範圍第1項之圖形記憶體切換器裝置,該圖 形位址轉譯器係包括一圖形記憶體分頁表。 3·如申請專利範圍第2項之圖形記憶體切換器裝置,該圖 形記憶體分頁表可儲存由一作業系統分配之多個實體 位址。 4.如申請專利範圍第3項之圖形記憶體切換器裝置,該圖
形記憶體分頁表係包括多個項目,每一項目係可儲存多 個3 2位疋位址。 5·如申請專利範圍第4項之圖形記憶體切換器裝置,其中 該點對點封包式互連體係遵守一種週邊構件互連快速 (PCI Express)規格。 6·如申請專利範圍第5項之圖形記憶體切換器裝置,其中 係進一步包含有用以透過一第二點對點封包式互連體 將該實體位址傳遞給一根複合體裝置之一輸出端。 7·如申請專利範圍第1項之圖形記憶體切換器裝置,其中 15 係進一步包含有一根複合體功能,用以接收該實體位 址,以及將該實體位址傳遞給一記憶體控制器。 8. 如申請專利範圍第1項之圖形記憶體切換器裝置,該圖 形位址轉譯器可存取一外部圖形記憶體分頁表。 9. 一種圖形記憶體裝置,其係包含有: 一圖形控制器,用以產生一虛擬圖形記憶體位址; 一耦接於該圖形控制器之圖形記憶體切換器,包括 一用以自一圖形裝置透過一第一點對點封包式互連體 接收一虛擬圖形記憶體位址之輸入端;以及一耦接於該 輸入端之用以將該虛擬圖形記憶體位址轉譯為一使用 於一第二點對點封包式互連體之實體記憶體位址的圖 形位址轉譯器;和 一輕接於該圖形位址轉譯器之輸出端,用以透過該 第二點對點封包式互連體將該實體記憶體位址傳遞給 —根複合體裝置。 10. 如申請專利範圍第9項之圖形記憶體裝置,該圖形位址 轉譯器係包括一圖形記憶體分頁表。 如申請專利範圍第10項之圖形記憶體裝置,該圖形記憶 體分頁表可儲存由一作業系統分配之多個實體位址。 12.如申請專利範圍第u項之圖形記憶體裝置,該圖形記憶 體刀頁表係包括多個項目,每一項目係可儲存多個Μ位 元位址。 13·如申請專利範圍第12項之圖形記憶體裝置,其中該點對 點封包式互連體係遵守一種週邊構件互連快速規格。 1328770 14. 一種圖形記憶體系統,其係包含有·· . 一圖形裝置; ’ 一圖形記憶體切換器裝置,用以透過一第一點對點 封包式互連體接收來自該圖形裝置之一虛擬圖形記憶 5 體位址;該圖形記憶體切換器裝置包括一輸入端,用以 透過該第一點對點封包式互連體接收一虛擬圖形記憶 · 體位址,以及一耦接於該輸入端之圖形記憶體轉譯器, 用以將該虛擬圖形記憶體位址轉譯為一使用於—第二 點對點封包式互連體之實體記憶體位址;和 · 10 一根複合體裝置,用以透過該第二點對點封包式互 連體,接收來自該圖形記憶體切換器裝置之該實體記憶 體位址。 15.如申請專利範圍第14項之圖形記憶體系統,該圖形位址 轉譯器係包括一圖形記憶體分頁表。 15 16·如申請專利範圍第15項之圖形記憶體系統,其中該等第 一和第二點對點封包式互連體係遵守一種週邊構件互 連快速規格。 ® 17.—種圖形記憶體系統,其係包含有: 一圖形裝置,其係包括一圖形記憶體切換器裝置, 20 該圖形記憶體切換器裝置包括一輸入端,用以透過一第 一點對點封包式互連體,自該圖形裝置接收一虛擬圖形 記憶體位址’以及一圖形記憶體轉譯器,用以轉譯該虛 擬圖形記憶體位址並產生一使用於一第二點對點封包 式互連體之實體記憶體位址;和 17 ^28770 -根複合體裝置’用以透過該第二點對點封包式互 連體’接收來自該圖形記憶體切換器裝置之該實體^己憶 體位址。 ~ 5 18.如_請專利範圍第17項之圖形記憶體純,其中該圖形 位址轉譯器係包括一圖形記憶體分頁表。 ^如申請專職,18項之圖形記憶體系統,其中該點對 點封包式互連體係遵守-種週邊構件互連快速規格。 20. —種圖形記憶體系統,其係包含有:
一圖形裝置;和 10 ^ 一耦接於該圖形裝置之記憶體控制器中樞,該記憶 體控制器中樞包括: 一圖形記憶體切換器裝置,用以透過一第一點對 點封包式互連體接收來自該圖形裝置之一虛擬圖形 丨5 5己憶體位址,該圖形記憶體切換器裝置包括一輸入 5 端,用以透過一第一點對點封包式互連體自該圖形裝
置接收該虛擬圖形記憶體位址,以及一圖形記憶體轉 譯器,用以將該虛擬圖形記憶體位址轉譯為一使用於 一第二點對點封包式互連體之實體記憶體位址; 一記憶體控制器;和 :0 一根複合體裝置,用以接收來自該圖形記憶體切 換器裝置之該實體記憶體位址,以及將該實體記憶體 位址傳遞給該記憶體控制器。 21·如申請專利範圍第2〇項之圖形記憶體系統,其中該圖形 位址轉譯器係包括一圖形記憶體分頁表。 18 1328770 年f月》E修正 22. 如申請專利範圍第21項之圖形記憶體系統,其中該點對 點封包式互連體係遵守一種週邊構件互連快速規格。 23. —種圖形記憶體切換方法,其係包含有下列步驟: 5 透過一第一點對點封包式互連體接收來自一圖形 裝置之一虛擬圖形記憶體位址; 使用一圖形記憶體轉譯器將該虛擬圖形記憶體位 址轉譯為一使用於一第二點對點封包式互連體之實體 記憶體位址;以及 將該實體記憶體位址傳遞給一根複合體裝置。 24. 如申請專利範圍第23項之圖形記憶體切換方法,其中透 過該第一點對點封包式互連體接收來自該圖形裝置之 該虛擬圖形記憶體位址的該步驟,包括透過遵守一種週 邊構件互連快速規格之該第一點對點封包式互連體,來 接收來自該圖形裝置之一虛擬圖形記憶體位址。 19
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/746,422 US7411591B2 (en) | 2003-12-24 | 2003-12-24 | Graphics memory switch |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200535683A TW200535683A (en) | 2005-11-01 |
| TWI328770B true TWI328770B (en) | 2010-08-11 |
Family
ID=34700643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW093140276A TWI328770B (en) | 2003-12-24 | 2004-12-23 | Graphics memory switch |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US7411591B2 (zh) |
| EP (1) | EP1697921A2 (zh) |
| JP (1) | JP4866246B2 (zh) |
| KR (1) | KR100816108B1 (zh) |
| CN (1) | CN1902680B (zh) |
| TW (1) | TWI328770B (zh) |
| WO (1) | WO2005066763A2 (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7411591B2 (en) | 2003-12-24 | 2008-08-12 | Intel Corporation | Graphics memory switch |
| US7444583B2 (en) * | 2005-05-27 | 2008-10-28 | Microsoft Corporation | Standard graphics specification and data binding |
| US7873068B2 (en) * | 2009-03-31 | 2011-01-18 | Intel Corporation | Flexibly integrating endpoint logic into varied platforms |
| US9547930B2 (en) | 2011-11-30 | 2017-01-17 | Qualcomm Incorporated | Hardware switching between direct rendering and binning in graphics processing |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01229379A (ja) * | 1988-03-09 | 1989-09-13 | Brother Ind Ltd | 画像データ記憶装置 |
| JPH02291035A (ja) * | 1989-04-07 | 1990-11-30 | Nec Corp | グラフィックvramのアクセス方式 |
| JPH05120205A (ja) * | 1991-10-24 | 1993-05-18 | Nec Corp | Dma転送用アドレス変換装置付きプロセツサシステムおよびdma転送方法 |
| JP3619565B2 (ja) * | 1995-04-26 | 2005-02-09 | 株式会社ルネサステクノロジ | データ処理装置、及びそれを用いたシステム |
| JPH0934788A (ja) * | 1995-07-20 | 1997-02-07 | Fuji Electric Co Ltd | アドレス変換装置及びアドレス変換方法 |
| US6192457B1 (en) * | 1997-07-02 | 2001-02-20 | Micron Technology, Inc. | Method for implementing a graphic address remapping table as a virtual register file in system memory |
| US5999743A (en) * | 1997-09-09 | 1999-12-07 | Compaq Computer Corporation | System and method for dynamically allocating accelerated graphics port memory space |
| US5905509A (en) * | 1997-09-30 | 1999-05-18 | Compaq Computer Corp. | Accelerated Graphics Port two level Gart cache having distributed first level caches |
| US5978858A (en) | 1997-09-30 | 1999-11-02 | Compaq Computer Corporation | Packet protocol and distributed burst engine |
| US6192455B1 (en) * | 1998-03-30 | 2001-02-20 | Intel Corporation | Apparatus and method for preventing access to SMRAM space through AGP addressing |
| US6469703B1 (en) * | 1999-07-02 | 2002-10-22 | Ati International Srl | System of accessing data in a graphics system and method thereof |
| US6457068B1 (en) * | 1999-08-30 | 2002-09-24 | Intel Corporation | Graphics address relocation table (GART) stored entirely in a local memory of an expansion bridge for address translation |
| US6525739B1 (en) * | 1999-12-02 | 2003-02-25 | Intel Corporation | Method and apparatus to reuse physical memory overlapping a graphics aperture range |
| US6741258B1 (en) * | 2000-01-04 | 2004-05-25 | Advanced Micro Devices, Inc. | Distributed translation look-aside buffers for graphics address remapping table |
| US6633296B1 (en) * | 2000-05-26 | 2003-10-14 | Ati International Srl | Apparatus for providing data to a plurality of graphics processors and method thereof |
| US7581026B2 (en) * | 2001-12-28 | 2009-08-25 | Intel Corporation | Communicating transaction types between agents in a computer system using packet headers including format and type fields |
| US6944617B2 (en) * | 2001-12-28 | 2005-09-13 | Intel Corporation | Communicating transaction types between agents in a computer system using packet headers including an extended type/extended length field |
| US6832269B2 (en) * | 2002-01-04 | 2004-12-14 | Silicon Integrated Systems Corp. | Apparatus and method for supporting multiple graphics adapters in a computer system |
| AU2003234227A1 (en) * | 2002-04-25 | 2003-11-10 | August Technology Corporation | Sensor with switched fabric interface |
| US7111095B2 (en) * | 2002-04-25 | 2006-09-19 | August Technology Corp. | Data transfer device with data frame grabber with switched fabric interface wherein data is distributed across network over virtual lane |
| JP2003323338A (ja) * | 2002-04-30 | 2003-11-14 | Toshiba Corp | 画像処理装置 |
| US6760793B2 (en) * | 2002-07-29 | 2004-07-06 | Isys Technologies, Inc. | Transaction credit control for serial I/O systems |
| US7047320B2 (en) * | 2003-01-09 | 2006-05-16 | International Business Machines Corporation | Data processing system providing hardware acceleration of input/output (I/O) communication |
| US20040148360A1 (en) * | 2003-01-24 | 2004-07-29 | Hewlett-Packard Development Company | Communication-link-attached persistent memory device |
| US7013358B2 (en) * | 2003-08-09 | 2006-03-14 | Texas Instruments Incorporated | System for signaling serialized interrupts using message signaled interrupts |
| US7155553B2 (en) * | 2003-08-14 | 2006-12-26 | Texas Instruments Incorporated | PCI express to PCI translation bridge |
| US7411591B2 (en) | 2003-12-24 | 2008-08-12 | Intel Corporation | Graphics memory switch |
-
2003
- 2003-12-24 US US10/746,422 patent/US7411591B2/en not_active Expired - Lifetime
-
2004
- 2004-12-22 JP JP2006547477A patent/JP4866246B2/ja not_active Expired - Fee Related
- 2004-12-22 WO PCT/US2004/043650 patent/WO2005066763A2/en not_active Ceased
- 2004-12-22 KR KR1020067012423A patent/KR100816108B1/ko not_active Expired - Fee Related
- 2004-12-22 EP EP04815667A patent/EP1697921A2/en not_active Withdrawn
- 2004-12-22 CN CN2004800391527A patent/CN1902680B/zh not_active Expired - Fee Related
- 2004-12-23 TW TW093140276A patent/TWI328770B/zh not_active IP Right Cessation
-
2008
- 2008-05-06 US US12/116,124 patent/US7791613B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20050140687A1 (en) | 2005-06-30 |
| WO2005066763A3 (en) | 2005-09-09 |
| US7791613B2 (en) | 2010-09-07 |
| JP2007519102A (ja) | 2007-07-12 |
| US7411591B2 (en) | 2008-08-12 |
| EP1697921A2 (en) | 2006-09-06 |
| CN1902680A (zh) | 2007-01-24 |
| TW200535683A (en) | 2005-11-01 |
| KR100816108B1 (ko) | 2008-03-21 |
| WO2005066763A2 (en) | 2005-07-21 |
| KR20060101779A (ko) | 2006-09-26 |
| JP4866246B2 (ja) | 2012-02-01 |
| CN1902680B (zh) | 2012-06-20 |
| US20080204467A1 (en) | 2008-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1775896B1 (en) | Network on chip system employing an Advanced Extensible Interface (AXI) protocol | |
| US9411775B2 (en) | iWARP send with immediate data operations | |
| US20060004935A1 (en) | Multi-protocol bridge | |
| CN101882126B (zh) | 多个HT总线到单个PCIe总线的桥接装置及其方法 | |
| EP3125126A1 (en) | Data processing system and data processing method | |
| JP2008257744A (ja) | モジュール交換型演算システムおよび信号媒介方法 | |
| CN100388167C (zh) | 具有整合式网络集线器的键盘/影像/鼠标切换器 | |
| US7016994B2 (en) | Retry mechanism for blocking interfaces | |
| US7453904B2 (en) | Cut-through communication protocol translation bridge | |
| JP2022176236A (ja) | 情報処理システム、半導体集積回路及び情報処理方法 | |
| US6810445B1 (en) | Data transfer control device and electronic equipment | |
| TWI328770B (en) | Graphics memory switch | |
| CN100437484C (zh) | 多端口装置、配置该装置的方法及含该装置的计算机系统 | |
| US20130042046A1 (en) | Computing module with serial data connectivity | |
| WO2001082089A2 (en) | Modular computer system | |
| US7366802B2 (en) | Method in a frame based system for reserving a plurality of buffers based on a selected communication protocol | |
| CN1209711C (zh) | 用于计算机系统的双模式总线桥 | |
| CN101132411A (zh) | 桥接口电路 | |
| US20080147931A1 (en) | Data striping to flash memory | |
| JP4956827B2 (ja) | 8ビットベースのデータ処理システム | |
| CN120710933A (zh) | 多主机跨域互相通信方法、域隔离交换设备、系统和介质 | |
| JP2004295594A (ja) | データ転送制御装置、電子機器及びデータ転送制御方法 | |
| JPH1188380A (ja) | シリアルバス接続モジュール | |
| JP2005025272A (ja) | 変換アダプタ及び変換方法 | |
| TW201512853A (zh) | 伺服器系統之虛擬媒體裝置和其資料存取方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |