[go: up one dir, main page]

TWI327362B - Semiconductor structure, integrated circuit and method for rerouting integrated circuit - Google Patents

Semiconductor structure, integrated circuit and method for rerouting integrated circuit Download PDF

Info

Publication number
TWI327362B
TWI327362B TW095142418A TW95142418A TWI327362B TW I327362 B TWI327362 B TW I327362B TW 095142418 A TW095142418 A TW 095142418A TW 95142418 A TW95142418 A TW 95142418A TW I327362 B TWI327362 B TW I327362B
Authority
TW
Taiwan
Prior art keywords
wire
unit
voltage source
electrically connected
spare
Prior art date
Application number
TW095142418A
Other languages
English (en)
Other versions
TW200721420A (en
Inventor
Yung Chin Hou
Lee Chung Lu
Chu Ping Wang
Li Chun Tien
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW200721420A publication Critical patent/TW200721420A/zh
Application granted granted Critical
Publication of TWI327362B publication Critical patent/TWI327362B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/06Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10Integrated device layouts

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

1327362 第95142418號專利說明書修正本 修正日期:98.7.16 九、發明說明: 【發明所屬之技術領域】 本發明係有關於一種積體電路(integrated circuit,1C) 設計’特別是有關於一種用來降低1C之漏電流的工程修 改命令(engineering change order,ECO)單元。 【先前技術】 為了使1C達到設計規格所需要的某些功能,因此ic • 中包括許多電子裝置、單元以及電路模組。這些電子裝 置、單元以及電路模組通常設置於被一些金屬層覆蓋的 半導體基板上方,並且於金屬層設置作為内連網路的傳 導圖案。除了這些標準功能的電子元件之外,1C中亦具 有在ic操作時不扮演任何主動角色(active r0]e)的備用或 是冗餘(dummy)單元。備用單元可設計用以達到某些功 能,然而在原始的1C電路設計中,備用單元並沒有電性 連接至具有標準功能的電子元件。備用單元在1C修正或 鲁 繞行(rerouting)處理期間,可選擇性的電性連接至具有標 準功能的電子元件。這樣的處理通常稱為ECO,而備用 單元亦可稱為ECO單元。 ECO單元的數量約為一般的IC中總單元數量的百分 之5〜10。一般來說’即使在1C中ECO單元炎沒有電性 連接至其他電子元件,EC0單元仍耦接至電麼源與接地 電壓。因此’很明顯的,會有部分電力流經這些ECO單 元。例如,使用90奈米半導體製程技術所製造的ις中, 0503-Α31908TWF1 /ronmecer 5 1327362 第95142418號專利說明書修正本 修正曰期:98.7.16 通常約有百分之10〜15的漏電流功耗(leakage power)於 ECO單元。隨著半導體製程技術的發展以及1C尺寸的縮 小,漏電流功耗的問題變的越來越嚴重。 因此,期望發展出一種可降低1C之漏電流功耗的 ECO單元之1C製造技術。 【發明内容】 有鑑於此,本發明提供一種半導體架構,包括用以 電性連接至電壓源之第一導線;用以電性連接至互補式 電壓源之第二導線;以及至少一備用單元,備用單元未 耦接至第一導線或第二導線,只當設置工程修改命令 時,備用單元係選擇性的電性連接至至少一標準單元、 第一導線以及第二導線。 【實施方式】 為使本發明之上述目的、特徵和優點能更明顯易 懂,下文特舉一較佳實施例,並配合所附圖式,作詳細 說明如下: 實施例: 第1圖係顯示傳統ECO單元100的佈局,傳統ECO 單元100係設置於半導體基板110上的一些摻雜區102、 104、106與108中。痩長的(elongated)閘極架構112係 覆蓋於摻雜區102與104上方,而痩長的閘極架構114、 116、118與120係覆蓋於摻雜區106與108上方。摻雜 區102、104、106與108係透過介層接觸區(via contact) 0503-A31908TWFl/ronmecer 6 1327362 第95142418號專利說明書修正本 修JE日期:98.7.16 122以及傳導圖案124耦接在一起,因此使得Ec〇單元 議可達到-些電力功能。摻雜區搬係透過介層接觸= 128與130以及設置於介層接觸區128與13〇之間的傳導 圖案132電性連接至第一導線126。摻雜區1〇4係透過介 層接觸區136與138以及設置於介層接觸區136與138 之間的傳導圖案140電性連接至第二導線i34。同樣的, 掺雜區106與108係透過介層接觸區以及傳導圖案電性 連接至第一導線126與第二導線134。第一導線耦 * 接至電壓源(未圖示)’而第二導線134更耦接至互補式電 壓源(未圖示),例如接地電壓。 ECO單元100在對應之ECO設置之前,並沒有電性 連接至任何具有標準功能的單元,而ECO單元1〇〇僅透 過第一導線126與第二導線134耦接至電壓源與互補式 電麗源。傳統ECO早元100的設置會引起顯著的漏電流 功耗。隨著半導體製程技術的發展以及1C尺寸的縮小, I 漏電流功耗的問題變的越來越嚴重。 第2A圖係顯示根據本發明第一實施例所述之ECO 單元200的佈局,ECO單元200係設置於半導體基板210 上方的一些摻雜區202、204、206與208上。痩長的閘 極架構212係覆蓋於摻雜區202與204上方,而瘦長的 閘極架構214、216、218與220係覆蓋於摻雜區206與 208上方。每一個閘極架構212、214、216、218與220 係由傳導層(例如多晶矽)所形成,並且堆疊於介電層(例 如矽氮化物或矽氧化物)上。摻雜區202、204、206與208 0503-A31908TWF1 /ronmecer 7 1327362 修正日期:98.7.16 第95M2418號專利說明書修正本 係透過介層接觸區(via contact) 222以及傳導圖案224耦 接在一起,因此使得ECO單元2〇〇可達到一些電力功 旎。弟一導線226係設置相鄰於摻雜區與,並且 電性連接至電壓源(未圖示)。第二導線228係設置相鄰於 摻雜區204與208,並且電性連接至互補式電壓源(未圖 示)’例如接地電壓。摻雜區202具有凸出部(tabp〇rti〇n) 203犬出至第一導線226 ’並且在凸出部203與第一導線 226之間不會產生電性或實體連接。摻雜區2〇6具有凸出 部205突出至第一導線226’並且在凸出部2〇5與第一導 線226之間不會產生電性或實體連接。同樣的,摻雜區 204與208分別具有凸出部207與2〇9突出至第二導線 228 ’並且分別在凸出部207與209與第二導線228之間 皆不會產生電性或實體連接。EC〇K2〇〇在EC〇設置 之前,並不會耦接至任何具有標準功能的單元。 第2B圖係顯示根據本發明第—實施例所述之在 ECO設置後ECO單元2〇〇的佈局。Ec〇 # 舍 1C需要修正或是繞行時,將EC0單元2〇〇電性連接至其 他具有標準功能的單元。在此實施例中,形成主動區23〇 與232係用以分別將凸出部203與2〇5電性連接至第一 導線226,而形成主動區234與236係用以分別將凸出部 207與209電性連接至第二導線228。主動區23〇、232、 234與236係為半導體區域,與高濃度之雜質執行高推雜 作為傳導路徑。傳導路徑通常由例如氧化㈣隔離架構 所定義。因此,傳導路徑通,f又叫做氧化定義(ο· 0503-A31908丁 WF1/ronmecer 8 1327362 第95142418號專利說明書修正本 修正曰期:98.7.16 defined,0D)區。主動區230、232、234與236係透過第 一導線226與第二導線228將摻雜區202、204、206與 208電性連接至電壓源與互補式電壓源,如此一來,電力 可供應至ECO單元200,使得ECO單元200可達到預先 定義的功能。 本發明的優點係為在ECO設置之前,排除發生於 ECO單元200的漏電流功耗。不同於第1圖所示之傳統 ECO單元100 ’ ECO單元200在ECO設置之前,並沒有 • 電性連接至第一導線226與第二導線228。換句話說,係 切斷ECO單元200與電壓源以及/或互補式電壓源之間的 電性連接。因此’不會有任何的漏電流從電壓源流經ECO 單元200至互補式電壓源。如此一來,特別是針對使用 低於90奈米半導體製程技術所製造的ic雨言,可顯著 的節省1C的功率消耗。 本發明的另一項優點係為當EC〇設置時,透過第一 導線226與第二導線228將ECO單元2〇〇電性連接至電 壓源以及互補式電壓源。透過對形成摻雜區2〇2、2〇4、 206與通的光罩執行簡單的修改,使其可形成額外的凸 出部203、205、207與209而達到電性連接。因此,當 ECO設置時,僅有1C佈局的其中一層需要被修改。 必須注意的是’第2A圖與第2B圖係作為說明使用, 並非用以提出或建議任何特定的電路設計。因此,摻雜 區、凸出部、閘極結構以及主動區的數量與架構會因設 計規格的需求而有所差異。連接摻雜區、凸出部、閘極 0503-A31908TWFl/ronmecer 1327362 第95142418號專利說明書修正本 他 修正日期:98.7.16 結構以及主動區之間的網路也會因設計規格的需求而有 所差異。 第3A圖與第3B圖係顯示根據本發明第二實施例所 述之ECO設置前後之EC0單元3〇〇的上視圖。參照第 3A圖,ECO單元300係與第2A圖所示<EC〇單元2卯 極為相似,除了設置於摻雜區3〇2、3〇4、3〇6與3卯上 方的金屬層之傳導圖案(例如31〇、312)之外。 310係電性連接至第-導線314,傳導圖案則更透過二 些介層接觸區316耦接至電壓源(未圖示)。傳導圖 係電性連接至第二導線318,傳導圖案312更透過二、 層接觸區32G減至互補式電壓源(未圖示) = M0具有凸出部322與324,分別懸掛於推雜區地與= 上,並且與第-導線314不具有電性連接或實體接 傳導圖案M2具有凸出部326與328,分別懸掛輕 304與谓上,並且與第二導線318不具有電性連接或= 體接觸。因此,沒有任何漏電流會從電壓源流經EC 元300至互補式電壓源。 平 第3B圖係顯不在設置ECO後,ECO單元3〇〇係電 性連接至第一導線314與第二導線318,亦即電性連接至 電壓源與互補式電壓源。介層接觸區33〇與Μ)係用以 分別將傳導圖案310之凸出部322與324電性 雜區302與306。介層接觸區334與336係用以分別將傳 導圖案312之凸出部326與328電性連接至摻雜區3〇4 與308。EOO單元_更祕至其他具有標準功能的單 0503-A31908TWFl/ronmecer 10 1327362 • 第95142418號專利說明書修正本 修正日期:98.7.16 元。因此’在設置ECO後’ ECO單元300亦可作為標準 功能單元。 第4 A圖與第4B圖係顯示根據本發明第三實施例所 述之ECO設置前後之ECO單元400的上視圖。參照第 4A圖,ECO單元400係與第2A圖所示之ECO單元200 極為相似,除了設置於摻雜區402、404、406與408上 方的金屬層之傳導圖案(例如410、412)之外。ECO單元 400的介層接觸區之設置亦不同於ECO單元200,ECO ® 單元400的介層接觸區430、432、434與436係分別設 置於摻雜區402、404、406與408的上方。傳導圖案410 係電性連接至第一導線414傳導圖案410更透過一些介 層接觸區416耦接至電壓源(未圖示)。傳導圖案412係電 性連接至第二導線418,傳導圖案412更透過一些介層接 觸區420耦接至互補式電壓源(未圖示)。導線414與418 以及傳導圖案410與412皆沒有電性連接至摻雜區402、 鲁 404、406與408。因此,沒有任何漏電流會從電壓源流 經ECO單元400至互補式電壓源。 第4B圖係顯示在設置ECO後,ECO單元400係電 性連接至第一導線414與第二導線418,亦即電性連接至 電壓源與互補式電壓源。凸出部422與424係用以分別 將介層接觸區430與432電性連接至傳導圖案410。凸出 部426與428係用以分別將介層接觸區434與436電性 連接至導線412。ECO單元400更耦接至其他具有標準 功能的單元。因此,在設置ECO後,ECO.單元400亦可 0503-A31908TWF1 /roiuneeer 11 1327362 第95142418號專利說明書修正本 修正曰期:98.7.16 作為標準功能單元。 必須注意的是,儘管本發明第二與第三實施例係以 於摻雜區上設置金屬層來闡述本發明之精神,然而金屬 層可以直接或間接的設置於基板上。亦可以設置於基板 上方的一層或是好幾層。在第二實施例中’每一金屬層 可包括具有凸出部的傳導圖案,透過於設置ECO後,設 置額外的介層接觸區,便可輕易的電性連接至摻雜區。 在第三實施例中,每一金屬層可包括介層接觸區,透過 於設置ECO後,設置額外的凸出部至傳導圖案,便可輕 易的電性連接至摻雜區。如此一來,透過簡單的修改製 程步驟,即可使ECO單元電性連接至導線。 以上係介紹根據本發明所述之較佳實施例。必須說 明的是,本發明提供了許多可應用之發明概念,所揭露 之特定實施例僅是說明達成以及使用本發明之特定方 式,不可用以限制本發明之範圍。 本發明雖以較佳實施例揭露如上,然其並非用以限 定本發明的範圍,任何熟習此項技藝者,在不脫離本發 明之精神和範圍内,當可做些許的更動與潤飾,因此本 發明之保護範圍當視後附之申請專利範圍所界定者為 準。 0503-A31908TWF1 /ronmecer 12 /-362 /-362 修正日期:98.7.16 第95142418號專利說明書修正本 【圖式簡單說明】 第1圖係顯示傳統EC0單元的佈局。 第2A圖係顯示根據本發明第一實施例所述之未電 性連接ECO單元的佈局。 第2B圖係顯示根據本發明第一實施例所述之電性 連接ECO單元的佈局。 第3 A圖係顯不根據本發明第二實施例所述之未電 性連接ECO單元的佈局。 第3B圖係顯示根據本發明第二實施例所述之電性 連接ECO單元的佈局。 第4A圖係顯示根據本發明第三實施例所述之未電 性連接ECO單元的佈局。 第4B圖係顯示根據本發明第三實施例所述之電性 連接ECO單元的佈局。 【主要元件符號說明】 100、200、300、400〜工程修改命令單元; 102、104、106、108、202、204、206、208、302、 304、306、308、402、404、406、408〜摻雜區; 203、205、207、209、322、324、326、328、422、 424、426、428〜凸出部; 126、226、314、414〜第一導線; 134、228、318、418〜第二導線; ,230、232、234、236〜主動區; 0503-A31908TWFl/ronmecer 13 1327362 第95142418號專利說明書修正本… " 修正日期:98.7.16 110、210〜半導體基板; 112 、 114 、 116 、 118 、 120 、 212 、 214 、 216 、 218 、 220〜閘極架構; 124、132、140、224、310、312、410、412〜傳導圖 案; 122、128、130、136、138、222、316、320〜介層接 觸區, 330、332、334、336、416、420、430、432、434、 436〜介層接觸區。 0503-A31908TWF 1/ronmecer 14

Claims (1)

1327362 修正日期:99.1.20 第95142418號申請專利範圍修正 十、申請專利範圍: • 1.一種半導體架構,包括: 一第一導線,用以電性連接至一電壓源; 一第二導線,用以電性連接至一互補式電壓源;以 及 至少一備用單元,上述備用單元未耦接至上述第一 導線或第二導線,只當設置一工程修改命令時,上述備 用單元係選擇性的電性連接至至少一標準單元、上述第 • 一導線以及第二導線,其中上述備用單元係設置於一半 導體基板上方之至少一摻雜區上,並且上述備用單元包 括至少一由半導體組成之主動區,耦接於上述摻雜區以 及上述第一導線與第二導線之間,用以根據上述工程修 改命令的設置,分別透過上述第一導線與第二導線將上 述備用單元電性連接至上述電壓源以及互補式電壓源。 2.如申請專利範圍第1項所述之半導體架構,其中上 述備用單元包括至少一閘極結構,覆蓋上述摻雜區。 • 3.-種積體電路,包括: 一第一導線,用以電性連接至一電壓源; 一第二導線,用以電性連接至一互補式電壓源; 至少一標準單元,耦接至上述第一導線以及上述第 二導線,用以根據上述標準單元的預定功能需求執行操 作; 至少一備用單元,上述備用單元未耦接至上述第一 導線或第二導線,只當設置一工程修改命令時,上述備 0503-A31908TWF2/ronmecer 15 1327362 第 修正日期:99 ! 2〇 用單元係選擇性的電性連接至至少一標準單元、第一導 線以及第二導線之一者,其中上述備用單元係設置於一 半導體基板上方之至少一摻雜區上;以及 一連接裝置,用以根據上述工程修改命令的設置, 將上述備用單元電性連接至上述第一導線與第二 其中上述連接裝置包括至少—由半導體組成之主動區, 設置於上述摻雜區以及上述第一導線與第二導線之間, 用以根據上述工程修改命令的設置,透過上述第一導線 與第二導線將上述備用單元電性連接至上述電壓源以及 互補式電壓源。 4·如申請專利範圍第3項所述之積體電路,其中上述 備用單元包括覆蓋上述摻雜區之至少一閘極結構。 5.—種繞行方法,適用於積體電路,包括: 設置至少-備用單元’上述備用單元未耦接至與一 電壓源電性連接之-第—導線’或與—互補式電壓源 性連接之一第二導線;以及 ” % “又置-工程修改命令時’於至少_摻雜區 第-導線以及第二導線之間形成至少—由半導體 主動區,將上述備用單元電性連接至一护準單_、凡 第一導線以及第二導線’用以繞行上“::$ 上述備用單元係設置於上述摻雜區上。 八 0503-A31908TWF2/ronmecer
TW095142418A 2005-11-17 2006-11-16 Semiconductor structure, integrated circuit and method for rerouting integrated circuit TWI327362B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/281,035 US7458051B2 (en) 2005-11-17 2005-11-17 ECO cell for reducing leakage power

Publications (2)

Publication Number Publication Date
TW200721420A TW200721420A (en) 2007-06-01
TWI327362B true TWI327362B (en) 2010-07-11

Family

ID=38040618

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095142418A TWI327362B (en) 2005-11-17 2006-11-16 Semiconductor structure, integrated circuit and method for rerouting integrated circuit

Country Status (2)

Country Link
US (1) US7458051B2 (zh)
TW (1) TWI327362B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7551465B2 (en) * 2007-04-27 2009-06-23 Tecla Ghilardi Reference cell layout with enhanced RTN immunity
US20100231256A1 (en) * 2009-03-10 2010-09-16 Freescale Semiconductor, Inc Spare cell library design for integrated circuit
US10192859B2 (en) 2011-05-11 2019-01-29 Texas Instruments Incorporated Integrated circuits and processes for protection of standard cell performance from context effects
US8966418B2 (en) * 2013-03-15 2015-02-24 Globalfoundries Inc. Priority based layout versus schematic (LVS)
US10146900B2 (en) * 2015-09-17 2018-12-04 Qualcomm Incorporated Hybrid diffusion standard library cells, and related systems and methods
KR102419644B1 (ko) * 2015-10-26 2022-07-11 삼성전자주식회사 Eco 셀, 그것의 레이아웃 및 eco 셀을 포함하는 집적 회로
EP3244449A1 (en) 2016-05-13 2017-11-15 NXP USA, Inc. Integrated circuit with spare cells
US10127340B2 (en) 2016-09-30 2018-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Standard cell layout, semiconductor device having engineering change order (ECO) cells and method
DE102017117801B4 (de) 2016-09-30 2022-11-24 Taiwan Semiconductor Manufacturing Co. Ltd. Verfahren zum entwerfen eines layouts für eine halbleitervorrichtung, maschinenlesbares medium mit maschinenlesbaren befehlen zum ausführen eines verfahrens zum entwerfen einer halbleitervorrichtung und halbleitervorrichtung
US9892966B1 (en) * 2016-12-14 2018-02-13 Nxp B.V. Metal only post-mask ECO for integrated circuit
US11004738B2 (en) * 2018-09-21 2021-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. Capacitance reduction by metal cut design
CN112820727B (zh) * 2019-11-15 2024-05-14 武汉杰开科技有限公司 包含备用单元的芯片及其相关方法
CN113764410B (zh) * 2020-06-04 2024-03-26 上海复旦微电子集团股份有限公司 半导体单元器件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6922817B2 (en) * 2003-04-04 2005-07-26 Lsi Logic Corporation System and method for achieving timing closure in fixed placed designs after implementing logic changes
JP4204444B2 (ja) * 2003-11-04 2009-01-07 パナソニック株式会社 半導体集積回路の設計方法
US7137094B2 (en) * 2004-04-16 2006-11-14 Taiwan Semiconductor Manufacturing Company Method for reducing layers revision in engineering change order
US7389481B2 (en) * 2005-05-12 2008-06-17 International Business Machines Corporation Integrated circuit design utilizing array of functionally interchangeable dynamic logic cells

Also Published As

Publication number Publication date
US7458051B2 (en) 2008-11-25
TW200721420A (en) 2007-06-01
US20070109832A1 (en) 2007-05-17

Similar Documents

Publication Publication Date Title
TWI327362B (en) Semiconductor structure, integrated circuit and method for rerouting integrated circuit
CN101083251B (zh) 半导体器件
US7732892B2 (en) Fuse structures and integrated circuit devices
KR950034797A (ko) 반도체집적회로장치 및 그 제조방법
JPH03241772A (ja) 半導体装置の製造方法
TW200929523A (en) Semiconductor device
KR20090012126A (ko) 반도체 장치
TWI517344B (zh) 半導體裝置中通孔定距之軟體及方法
WO2012086104A1 (ja) 半導体装置とその製造方法
KR102184514B1 (ko) 반도체 소자
JP2006339444A (ja) 半導体装置及びその半導体装置の製造方法
TW200807662A (en) Mounting substrate
JP4316702B2 (ja) 半導体チップの静電気保護用トランジスタとその製造方法、及びそのトランジスタを有する半導体チップ
JP2006216954A (ja) 信頼性を向上させるアンチヒューズ回路およびこれを用いたアンチヒュージング方法
JP2005302999A (ja) 半導体集積回路
TWI264789B (en) Semiconductor integrated circuit and its manufacturing method
CN108987391B (zh) 电源管理芯片及其形成方法
KR20150005350A (ko) 랩핑층을 가진 반도체 소자를 제조하는 방법
JPH10242284A (ja) 半導体集積回路装置
JP4504648B2 (ja) 半導体集積回路
JPS6153743A (ja) 半導体装置
TWM662413U (zh) 具有限流電阻的光耦合三端雙向交流開關器件之結構
JP5711812B2 (ja) 半導体装置
JP4305605B2 (ja) 半導体集積回路装置の製造方法
JPS62291056A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees