1326475 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體製程，尤指一種半導體裝置 •之製法及其用於該製法之承載件。 •【先前技術】 傳統覆晶球栅陣列式（FIip_Chip BaU Gdd Array i FCBGA)半導體封裝件，主要包括有-基板、以覆晶方式 -電性連接至該基板上表面的晶片、以及植設於該基板下表 面，j電性連接至外界的多數銲球，同時，該封裝件復包 括一糟由模壓製程形成於該基板上表面並包覆該晶片之封 裝膠體。相關如美國專利第Μ38，136、6,444,49δ、6,699,73ι 及6,83G，957號案等習知技術，均已揭示近似之封裝結構。 關於該覆晶式球柵陣列（FCBGA)半導體封裝件之製程 ^美國專利第6,83〇,957號㈣揭露，主要係於基板^ 丸外緣各延伸出一夾固區域（Clamp Area)，使基板之尺寸 籲大於封膠模具之模穴尺寸，致使該基板能為模具所夾固， $ »亥夥體不會溢流至該基板之背面，損及基板上用以植設 銲球之銲球墊（Ball Pad)銲接性；然而，此一設計導致了基 板尺寸之增加而使得整體封裝成本大為提升（覆晶用之基 =成本一般均佔封裝件成本的6〇%以上）。再者，由於模壓 製程完成後，為分離模具而能順利完成脫模（Releasing)步 驟，必須藉模穴形狀而使該基板上之封裝膠體邊緣形成一 脫模角，以便利脫模，一般而言，該脫模角不可大於6〇.， 方有較佳之脫模效果，同樣地為形成該脫模角之封裝膠體 5 19849 1326475 將須增加額外基板尺寸，非但形成基板利用率（miiizati〇n) 之浪費，更將使得整體成本上升約15〜20%。 因此，對球柵陣列半導體封裝件而言，此一問題顯已 形成製程上之兩難，按， 裝件製備上之必要步驟， ’形成封裝膠體之模壓製程實為封 ’但此一步驟將使基板尺寸與材料 成本曰力不利於產業上之量I，顯然&成為球拇陣列 半導體封裝件發展上之瓶頸。 10背面植設銲球12(如第 件之預定長寬尺寸而沿該』 副（如第ID圖所示），以製得多 封蓋基板10與該承载件16 fa' 請參閱第1A至1D圖，鑑此，台灣專利第1244145及 1244707號揭示一種半導體封裝件製法（該些專利之申請人 係與本案申請人相同），係包括製備多數個基板Μ及一承 載件1 6，該基板1 〇之長寬尺寸係約略等於半導體封裝件 之預定長寬尺寸，且每一基板1〇上均設置有至少一晶片 。亥承載件16上係具有多數個開口丨6〇，且該開口】⑼ 之長寬尺寸係大於該基板1G之長寬尺寸，以將該多數個基 板10分別定位於該承載件之開σ 16〇中，同時封蓋該基板 # 10與該承載# 16間之間隙17，而使該間隙17不致貫通該 承載件16(如第1Α圖所示）；進行模壓製程，以於每一開 60上均刀別形成用以包覆該晶片} ^的封裝膠體D， 其中’該封裝Μ 13所覆蓋面積的長寬尺寸係大於該開口 16〇的長1尺寸（如第1Β圖所示）；進而於脫模後於該基板
以製得多數個半導體封裝件。俾藉由 Η牛16間之間隙17以防止封裝膠體 19849 6 UZ04/：) 13之溢膠，同時，八田、，^ l 影長寬尺寸大於該13之模穴的投 此，即可避免習知上為解卜^見尺寸以便利脫模，·如 .而令其製備長寬1:::=該基板1。之製備尺寸， 割後不必要的基板材料=的預定尺寸，減少切 惟’於前述製程中，A古 mfi' 17- V 為有效疋位該基板10並封蓋該 27 Γ::方式而於該基板10與承編間 ::二：例如拒銲劑(SOIde，sk)或環氧樹脂 ;;丁二之骖科18’而為能加快進行點膠作業，通常 5亥間隙17需予頁留$ ,卜·| 預邊至乂 lmm，以供點膠作業得以書寫 ㈣，而⑹方式快速於該間隙17充填勝料“，惟間隙17 恩大’所需膠料18用量即愈多’導致成本上升 間隙17太大亦容易造成預先黏置於膠片上之基板^產生 偏移⑽勢甚而造成後續製程困擾，例如因基板丨 造成相對兩邊間隙不同，進而導致一邊膠料填不滿，而相 對另-邊部發生溢勝問題（如第2A圖所示），甚而對應於發 生溢膠之一邊’在後續形成覆蓋晶片u之封裝膠體Η日士: 將造成封裝膠體13與基板10間因殘留有膠料18(如第 圖所示）’而容易發生邊緣脫層問題。相對地，如該間隙 17太小，雖可減少基板10發生偏移問題，惟必須使^更 細之點膠針及更慢之點膠速度，方使膠料18得以充分填於 該間隙17中，惟如此將造成點膠速度過慢，同時導致穿程 成本之上升。 19849 7 1326475 另請參閱第3圖，為解決前述問題，本荦之 =灣專利申請號第灿提出一種半導體 以，係將其上設置有晶片21之基板2〇，收納於 件26之開口 260中，由於該開口 26〇略大於基板如 該基板2G與承載件26間形成有—間隙s，為使 夠小以節省充填用膠料之用量並 二曰承 料所完全充填，而於該承載件26之門= 〜能為膠 ，丨、_ 八戰仟20之開口 26〇的周緣形成至 一貝丁存孔26卜俾在進行點膠作業時，係先讓膠料c注 ::::孔261，使貯存孔261中之膠料能藉毛細現象而 充真入基板20與承载件26間之間隙s中。 而為使注入該貯存孔内之膠料能藉毛細現象充埴至 間隙，該間隙之寬度即宜介於0.05至〇.2_ ，較宜 =m。此寺寬度除能提供毛細現象之產生及節省滕料之 内二Τΐ㈣過大而有基板未能精確定位於開口 2問通。惟’因間隙甚小’欲判斷間隙是否為膠料所完 2滿，往往無法以肉眼檢測，而須使用術之顯微鏡方 j知。、此以顯微鏡檢知之㈣，不惟增加製程之複雜性， 古、=t增加整體封裝成本；而若不採用顯微鏡來檢知間隙 汽制之。凡整性’會導致當間隙未完全充填有膠料時，於模 衣私（Moldmg process)進行中會有封裝膠體⑽ impound)自間隙未充填有膠料處溢漏到基板背面而污染 干球塾(_pad)之問題，甚而影響製成品之良率。 口此b何提供一種半導體裝置之製法及其用於該製 、 載件而毋須使用顯微鏡即可以肉眼迅速進行間隙 19849 8 有膠料之檢知方法，甚而避免半導體裝置 = == = :充填姻時，·製程中 • Π 〃有膠料處溢漏到基板背面之問題， 球塾（ballpad)而影響 •產業所亟待解決之問題。 【發明内容】 有鑑於此，本於明夕 之制法月盆田, 一目的即在提供一種半導體裝置 »肉目p gl^t』 之氣载件，毋須顯微鏡之使用而以 全充填有踢料。置與承載件間之間隙是否已完 本!X月之另一目的在提供一種 其用於該製法之承载件，俾食Μ表置之衣法及 本發明之再-目的h 成本及製程複雜性。 甘m &在提供一種半導體裝置之f法刀 其用於該製法之承載件，彳^ — 股衣直之衣成及 下，確保半導體裝置與 本之！·月况 _為達成上揭及其它目：=間“以完整充填。 置之製法，1勺h 明乃提供一種半導體裝 . 列步驟：將接置有晶片之基板設置於 :承載件之開口中，使該基板與承载件間形成一且二！ 度之間隙，且該承載件之η σ ^八所奴見 ^ s , 冊之開σ周緣並形成有至少—貯存# 及至 > 一檢知孔；將膠料注入貯 、 、 毛細現象而充填人該_及檢’以使該膠料能藉 否充填_，若有，=:L:驟檢視該檢知孔中是 於該基板及承載件上形成一用以包覆…進業以 之封裝膠體；以及，進行切單作设該開口 平户系（SingulationPr〇cess)以 19849 形成所欲之半導體裝置。 電性連接至該基板。日日片主要^覆晶方式接置並 該檢知孔之設置位置與數量，熟f此項 特定限制。當然’數量越多，越能更精確地判斷= =件間所形成之間隙是否已完全充填有勝料。=板 該松知孔之大小與形狀 ^ 形、拓π 一 h ％疋限市彳’其形狀得為半圓 門陴〜：、二角形或其它規則或不規則者，其大小則宜為 間隙寬度之…0倍，亦則且為 °-5 ^ 2mm ^ r R ，、丰役或長見大小得位於 作间拉t 而以lmm為宜，以避免勝料之浪費 α 4又把供肉眼無礙地判斷膠料是否已填入。 、 7?、，並提供一種上述之半導體裝置之製法上用之 载件，该承載件係一片體結構 形成於開口周緣之至少百貝牙之至--開口’ 之至少-檢知f 力存孔，以及形成於該開口周緣 【實施方式】 以下係藉由特定之且濟蟲 式，供熟悉此技藝人士甴本本發明之實施方 解本發明之優點及功效。"明書所揭示之内容輕易地瞭 利申:=:=:，號__^ 本忒明書全文所述之「—、， 「物」的數量’而係指「一及」「二非用以限制其連結之 若所指之「物」數量非只有」—以上」之數量；故而， 個％•，則全文會以「複數」 19849 10 叫475 個月確限疋之，又若僅能只有一個時，亦會明確地以「一 個」或對等詞限定之。 、印芩閱第4 A至4H圖，係為本發明之半導體裝置之製 法流程（步驟）示意圖。 如第4A圖所示，將一晶片4〇藉多數顆銲設於該晶片 40上之銲塊（s〇lderBumps)41銲設於一基板上使該晶 片40忐經由銲塊41與基板42電性連接。此種晶片以覆晶 (Flip Chip)方式與基板電性連接之技術係為習知者，且非 本發明之特點所在，故在此不予贅述。另該晶片亦可選擇 以銲線方式電性連接至該基板。 如第4B及4C圖所示，其中該第4C圖係為 圖W係提供一由刚、刚、或類似之^子 材料所製成之承載件43 ,於該承載件43之背面上黏 貼一膠片（Tape)46以封合一貫穿形成於該承載件43之^ 口 431 —端口，俾將該接設有晶片4〇之基板u放置於該 汗’ 43 1中蚪，該基板42即能藉由該膠片46而置於開口 战氓戰件43之開 --—一々"7，於琢開口 431 之四角隅並形成有貯存孔432，復於該開〇 431之周緣形 =有與I丁存孔432間隔開一適當距離之呈半圓形的檢知孔 。該開口 431係略大於基板42,因而，該基板“置入 開口 431後’該基板42與承載件43間乃形成有一間 並使該間隙S具有所欲之寬度， ’、 脒粗用以充填該間隙S之 >科（坪述於后）能因間隙s提供之毛細作用而流注其間； 19849 11 1326475 該間隙s之寬度宜為約01mm，且該間隙§ 432及檢知孔433相連通。 X訂存孔 該貯存孔432係供—般之點膠裝置將膠料以 存孔432之適當大小能令谬料較迅速地填注，而毋用丁 價昂之且微細點膠頭之點膠裝置，故能降低成本並使 加速。相對地，該檢知孔433僅係供以裸眼檢視間障= :已完全充細之用’故其大小不能太大而使 ： 中斷及/或增轉料之用量，亦不能太小而導致I法以= 檢視該檢知孔433是否充填有膠料；是以，該檢知孔^ 之大小視形狀而定’其半徑或長邊宜為約〜 孔433通常小於貯存孔432。 史“欢知 如第4D圖所示，以例如點膠方式將膠料c注入該貯 2孔⑶中，俾使該膠料C能藉由間隙8所提供之毛細現 象而流注人間隙S間（如圖式中箭頭所示方向流動），並於 通經檢知孔433時，亦能注入檢知孔奶中。因而由 丨該膠料C充填入間隙8中，兮I^ '㈣S中，該基板42即能穩固地定位於 載件43中。同時，該膠料c 一般為拒銲酬-㈣ 或核氧樹脂等高分子材料。 =4Ε圖所示，接著即可以裸眼等方式輕易檢視檢 it,已充填有膠料C，避免使用顯微鏡檢知所導 曰加衣私之複雜性及增加整體封裝成本。若無膠料。充 一於檢知孔433，即表示間隙S未為_c所完全殖實， 則不得進行後續之封裝製程，以避免材料之浪費料良率 之增加；若檢視結果為檢知孔433已充填有踢料c，表示 19849 12 1326475 間隙S已完全充填有膠料c，而得進入下一製程。 如第4F圖所示，進行模壓作業，以於該結合有基板 42之承載件43上形成一封裝膠體44。該封裝膠體44之底 •面積係大於該開口 43 1，以使該封裝膠體44完整覆蓋住基 板42、接置於該基板42上之晶片40及間隙S。由於該間 隙S已為膠料C所完全充填，如前所述，故在模壓作業進 行中，封裝膠體44不致漏膠至基板42之背面420而造成 基板42之背面420上所設之銲球墊（Ball Pads)421之污 鲁染，因此，能確保銲球（將示於第4G圖）與銲球墊421之銲 接品質。然後，將該膠片46撕除。 如第 4G 圖所示，進行植球作業（Solder Ball Implantation Process)，以將複數個録球45植接至基板42 之背面420上對應之銲球墊421，俾使晶片40藉該銲球45 與外界裝置形成電性連接關係。 最後，如第4H圖所示，進行切單作業（Singulation 鲁Process)，用以沿基板42上之切割線（未圖示）切割該封裝 膠體44及基板42，以形成所欲尺寸之半導體裝置4。須知， 前述之植球作業亦得於切單作業完成後再予實施，並無特 定限制植球作業須於切單作業前進行，前述之實施次序僅 為例示性說明，而非用以限定本發明之可實施範圍。 復請參閱第5至9圖，係為用於本發明之半導體裝置 之製法的承載件之不同實施態様，藉不同實施態様之呈 現，說明本發明所適用之承載件上所形成之貯存孔及檢知 孔的設置位置、相對位置關係及數量並無特定限制，惟該 13 19849 檢知孔較佳係設於相 體是否充佈於間隙中。孔，以有效檢視膠 .的差K，5乃圖’該承载件不同於前述實施例中所用者 處乃在於該承載件幻之 .有等長之側邊，在此實施例中各為lmm。U方形’具 用二L6二示在該承载件63不同於前述實施例中所 ⑶之二相二Γ:貯存孔632係形成於*載件開口 之另二相對的角隅上檢知孔633則形成於開口⑶ 如第7圖所示’本實施例之承載件73不同 :二1::者的差異處，乃在於貯存孔732係經於開二 又久開口 731的四角隅處。 施例二圖施例之承載件83不同於前述實 如之^^ 在於檢知孔833係形成於開口 緣的中間處，而貯存孔832則形成於開口 另一相對之邊緣的大致中間處，且 以成對方式存在。 ^ ^ 832 ir' 如第9圖所示，本實施例之承 施：中所用者的差異處，乃在於該承载件開：=只 9貝3數上㈣成之檢知孔933係以柄方式存在’該檢知孔 數夏之增加能使檢知效杲提升。 因而’由前述實施例之說明可知，本發明之半導體 之製法及應用於該裳法中之承裁件，因有檢知孔的形 19849 14 I3Z04/0 成充的完全填 ；；具甚為之’故能降低封裝:’:=::::= .有嶋，於載件間存在間隙未完全充填 溢漏到基板背面之問題，」^體自間隙未充填有膠料處 品良率等問題。请1染鲜球師a11㈣而影響製成 ，非二=例示性說明本發明之原理及其功效，而 1用於限制本發明M壬何熟習此項技藝之 背本發明之精神及範蜂— " 不逆 變。因此，本發明之權利伴咳1同述貫施例進行修飾與改 範圍所列。 _保匕乾圍，應如後述之申請專利 【圖式簡單說明】 所揭第1A//D圖係為台灣專利第1244145及1244707號 所揭不之半導體封裝件製法； 措砂第2A&2B_f知將基板定位於承載件中所遭遇之 填躍問題剖視圖； 第3圖係本案申請人於台灣專利申請號第 所提出之半導體封裝件之製法示意圖； 第4A至4H圖係本發明之半導體裝置之製法示音圖； 以及 、思 第5至9圖係為用於本發明之半導體裝置之製法的承 载件之不同實施態様示意圖。 【主要元件符號說明】 19849 15 1326475
10 基板 11 晶片 12 鲜球 13 封裝膠體 16 承載件 160 開口 17 間隙 18 膠料 20 基板 21 晶片 26 承載件 260 承載件開口 261 貯存孔 C 膠料 S 間隙 4 半導體裝置 40 晶片 41 銲塊 42 基板 420 基板背面 421 鲜球塾 43 承載件 430 承載件背面 431 承載件開口 432 貯存孔 433 檢知孔 44 封裝膠體 45 銲球 46 膠片 53 承載件 533 檢知孔 63 承載件 631 承載件開口 632 貯存孔 633 檢知孔 73 承載件 731 承載件開口 732 貯存孔 733 檢知孔 83 承載件 831 承載件開口 832 貯存孔 833 檢知孔 93 承載件 931 承載件開口 933 檢知孔 16 19849