TWI325617B - Chip package and method of manufacturing the same - Google Patents

Description

U25617 99-2*4 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種半導體元件及其製造方法，且特 別是有關於一種晶月封裝結構及其製造方法。 【先前技術】 在半導體產業中，積體電路（integrated circuits，1C) 的生產主要可分為三個階段：積體電路的設計（Ic design)、積體電路的製作（ic process)及積體電路的封 裝（IC package )。 在積體電路的製作中，晶片（chip)是經由晶圓（wafer) 製作、形成積體電路以及切割晶圓（wafer sawing)等步驟 而元成。晶圓具有一主動面（active surface)，其泛指晶 圓之具有主動元件（active element)的表面。當晶圓内部 之積體電路完成之後，晶圓之主動面更配置有多個焊墊 (bondmgpad)，以使最終由晶圓切割所形成的晶片可經 由這些焊墊而向外電性連接於一承載器（carrier)。承载 器例如為-導線架（leadframe)或—封裝基板（package substrate)。晶片可以打線接合（wireb〇nding)或覆晶接 合（flip chip bonding)的方式連接至承載器上使得晶片 之這些焊墊可雜連接於承㈣之接點，以構成—晶片封 裝結構。 _請參考圖卜其繪示習知之一種晶片封裝結構的剖面 不意圖。習知晶片封裝結構1〇〇包括一導線架11〇、一曰 1325617 99-2-4 片 120、多條焊線（bonding wire )130 與一膠體（encapsulant) 140。晶片120配置於導線架110的一晶片座（chippad) 112上，且晶片120之位於其主動面122上的多個焊墊124 藉由這些焊線130而電性連接至導線架11〇的多個内引腳 (inner lead) 114。膠體140包覆晶片13〇、晶片座12〇與 這些内引腳114，而膠體14〇則暴露出導線架11〇之各個 外引腳（outer lead) 116的一部分。 日日片120的尺寸（size)與這些焊墊以4的数 目會隨設計者的要求而有所變化。因此，為了讓晶片12〇 可順利配置U座112上以及電性連接至這些内引腳 1、1=’不同種㈣晶片12Q必須搭配不同的導線架⑽，所 架110需視晶片12〇的尺寸而變更規格，因而提高 。此外’如果遇到較小尺寸的晶U20，為了使 S t的長度減短，相鄰之這些内引腳114勢必需 ϊ Γΐ: 的方向延伸而增加這些内引㈣的長 目鄰之内引腳Μ的間距縮小，在形成膠 L的fit ’這些内引腳114越容易產生晃動，因此 相4的這些烊線13〇便容易產生電性短路。 【發明内容】 可搭的是提供—種晶片封I結構，其多個引腳 了格配不同種類或者不同尺寸的晶片。 、本《明之另-目的^：提供—種晶片封造 方法，其所提供的多個引腳可搭配不同種類或、&不狀寸 1325617 99-2-4 的晶片。 為達上述或是其他目的，本發明提出一種晶片封裝結 構’其包括一金屬層（metal layer)、一薄膜線路層（fiim_like circuit layer) ' —晶片、一引腳陣列（lead matrix)、一絕 緣黏著膠與一膠體。配置於金屬層上的薄膜線路層包括一 絕緣薄膜（insulating film)與一線路層（circuitlayer)。 絕緣薄膜配置於金屬層上，而線路層配置於絕緣薄膜上， 其中線路層具有多條導電跡線（c〇ncjuctive trace )。晶片 配置於金屬層的上方（ab〇ve)，且晶片與這些導電跡線電 性連接。引腳陣列配置於晶片的外側，引腳陣列具有多個 引腳，且至少部分這些引腳與這些導電跡線電性連接。絕 ，黏著膠配置於引腳與金朗之間，且引腳藉由絕緣黏著 膠直接固接於金屬層上，其中引腳與金屬層部分重疊。膠 魅少包覆晶片、薄膜線路層、至少部分（part)這些引 腳與至少部分金屬層。 一 列。在本毛月之貝施例中，上述這些引腳可呈環狀排 多停diU施例中，上述之“封料構更包括 i本=之=:=晶片與這些導電跡線。 多個凸塊，其電性連接！*上34之晶片封裝結構更包括 在本發明之—實::片與這些導電跡線。 至少-第二焊線。第二 之晶片封裝結構更包括 這些引腳之一。 、电性連接這些導電跡線之一與 1325617 99-2-4 在本發明之一實施例中，上述之晶片封裝結構 —導電層，其配置於這些引腳之一端與薄膜線路層包括 且至少部分這些引腳經由導電層與這些導電跡線^間 接。 、、' 电性連 在本發明之一實施例中，上述之絕緣薄犋可具有一 露出金屬層的開口（0Pening) ’且晶片配置於全屬R 暴 、至鴒層上並 且位於開口内。 在本發明之一實施例中，上述之晶片可配置於铲— 膜上。 、'、、巴緣溥 在本發明之'實施例中，上述之線路層更可呈有及 熱材（heat-dissipating material)，例如為散熱金屬 是散熱膠；且晶片配置於散熱材上。此外，薄膜線路^ 包括至少一導熱孔道（thermal-conductive via)，其册二更 緣薄膜，且導熱孔道連接散熱墊與金屬層。 胃牙'、、邑 在本發明之一實施例中，上述這些導電跡線可由曰 的鄰近區域朝向遠離晶片的方向放射延伸。 aB^ 在本發明之一貫施例中，上述之膠體更可完全 八 屬層。 .. 復孟 在本發明之-實施例中，上述之金屬層包括金屬薄膜 (metal film)或金屬板（metalplate)。 、 構的ί ^ΪΪ或Ϊ ίΓ的’本發_ —種晶片封裝結 構的衣&方法八包括下列步驟。首先，提供一金 —薄膜線：層’其十薄膜線路層配;膜 線路層包括一配置於金屬層上的絕緣薄膜與一配置 99-2-4 薄膜上的線路層’且線路層具有多條導電跡線。接著 ς晶片配置於金屬層的上方。接著，電性連接晶片盘這些 導電跡線。之後’在晶片❾外側配置一引腳陣列，且腳 ^列具有多個引腳。引腳藉由-絕緣黏著膠直接固接於金 屬層上，且引腳與金屬層部分重疊。之後，電性連接至;、 部分這些引腳與這些導電跡線。然後，形成—賴，以^ 夕包覆晶片、薄膜線路層、至少部分該些引腳輕八 金屬層。 ，、 口丨刀 在本發明之-實施例中，上述電性連接晶片導 %跡線之步驟包括形成多條第—焊線，二等 導電跡線。 &叫U與這些 f本發狀-實施财，上述電性連接^ =跡線之步驟包括藉由多個凸塊而連接晶片與這些導g 在本發明之-實施例中，電性連接至少部分這 ====:第二焊線，性: 引腳2制之—實施财，上述至少部分“此 」腳/、廷些導電跡線之步驟包括將這些引腳萨由―绝二 與這些導電跡線黏著。 3導電層 出金2知狀—貫補巾m緣賴可具有、 收g的開口，且將晶片配置於金屬層的上方的氷』、路 為將晶片配置於金屬層上並且位於開口内。 〉驟可 在本赘明之-貫施例中，上述將晶片配置於金屬層的 丄325617 99-2-4 上方的步驟可為將晶片配置於絕緣薄膜上。 在本發明之一實施例中，上述線路層更可具有一散熱 材，且將晶片配置於金屬層的上方的步驟可為晶片配置於 ，熱材上。此外，薄膜線路層更包括至少一導熱孔道，貫 牙乡巴緣薄膜，且導熱孔道連接散熱材與金屬層。 、 在本發明之一實施例中，上述提供金屬層與薄膜線路 層之步驟包括將金屬層與薄膜線路層貼合，且金屬屛死 金屬板。 曰』為 在本發明之一實施例中，上述提供金屬層與薄臈 曰之步驟包括在薄膜線路層上形成金屬層，且金屬 金屬薄膜。此外，形成金屬層的方法包括麵製程7 ’、、' 於上述，由於本發明之_線路層可作不同的佈線 ^又计，因此具有不同焊魏目的晶It者刊尺寸之曰;^ :可陣列。此外，為了維持足夠的機:強 二目二羽些内引腳的間距有一定的限制，然 膜線路層的_射以更小，達賴 5 =涛 此外，本發明之這此 旦 】卞構。 增加。 I引腳的數里亦可視需要而可以進一步 易懂為和其他目的、特徵和優點能更明顯 明如下。 貫施例，並配合所附圖式，作詳細說 【實施方式】 1325617 99·24 第一實施例 俯視ί二發明第—實施例之—種晶片封褒結構的 的叫® ::国^緣不圖2A之晶片封裝結構沿著線14, U面不』。請參考圖2A與圖2B，第—實施例之 封裝結構200包括—金屬層21()、—薄膜線路層勝一晶

^ Γ〇、-多條第—焊線24G、—引腳陣列25G與—膠體260。 ，、中’溥膜線路層220配置於金屬層21〇上，而薄膜線路 層220包括一絕緣薄膜222與一線路層224。絕緣薄膜 配置於金屬層21G上，而線路層224配置於絕緣薄膜奶 上，其中線路層224具有多條導電跡線224a。

a曰片230配置於金屬層21〇的上方，且這些第一焊線 240電性連接晶片23〇的多個焊墊232與這些導電跡線 224a。引腳陣列250配置於晶片230的外側，引腳陣列25〇 具有多個引腳252，且至少部分這些引腳252與這些導電 跡線224a電性連接。值得注意的是，引腳陣列25〇的這些 引腳252可排列於晶片230之至少兩側以上，例如可以排 列於晶片230的兩側或者是環狀排列於晶片23〇的四邊。 膠體260至少包覆晶片230、這些第一焊線240、薄膜線路 層220、至少部分這些引腳252與至少部分金屬層21〇。在 本κ施例中’膠體260完全包覆金屬層210，然而膠體260 也可以暴露出金屬層210的部分表面（詳述如後） 由於薄膜線路層220可作不同的佈線設計，因此相同 的引腳陣列250可搭配具有不同焊墊232數目的晶片230 或者是不同尺寸的晶片230。由於薄膜線路層220可作為 11 1325617 99-2-4 ΐ i Π電ΐ連接至這些引腳252的中介（），所 :片、封裳結構100 (見圖1)相較，本實施例之 ^ 的這些第—谭線24G的長度較短。因此， 這i:一俨：2:裝結構200在形成膠體260的過程中， 造成彼此接觸短路輯人而產生斷裂或 的這些内引腳! u的^L，相較於習知的導線架110 線路層220的線距啊制，本實施例之薄膜

外，這些引腳252的tf、，達成微細間距之架構。此 屯H u的數置亦可視需求而進一步增加。 著膠270盥=中：晶片封裝結構200更包括-絕緣黏

些引腳议盘金屬;^線彻。絕_« 270配置於這 電性連接這些導心〇之間，且這些第二焊線280分別 的复中之-★ Γ跡線224a的其中之—與這些引腳252 赴區域朝向絲夕日這些導電跡線224a可由晶片230的鄰 另外，這些引腳2曰5〜'230的方向放射延伸，如圖2A所示。 些第二焊線2 80而廷些導電跡線224a並不限定經由這 由-導然而這些引，也可以經 另外，絕緣匕=二電性連接(詳述如後)。 分金屬展91Π 、222可具有一開口 222a，其暴露出部 開口 222 Γ ’且晶片23。配置於金屬層21。上並且位於 屬層因此’晶片230所產生的熱量便能傳遞到金 線路層2241卜、晶片230也可以配置於絕緣薄膜222或 層可為金如後）。此ί，在本實施例中，金屬 萄板，然而在其他貫施例中，此金屬層21〇

12 1325617 99-2-4 也可以是金屬薄膜（詳見後述）。 圖2C緣示本發明第一實施例之另一種 的剖面示意圖。請參考圖2B與圖2C，曰 封裝結構 與晶片封裝結構200的主要不同之處在於，晶200 200的膠體260完全包覆金屬層2!〇，而晶 ^ 的_0，只包覆部分金屬層21〇,，使得金屬層

部暴露於膠體，之外，因&晶片崎結構·，的散= 率較佳。在此必須朗的是，為了後續枝㈣起 下的實施例將以膠體260完全包覆金屬層2 圖2B所示）為例說明。 Μ办

以下將針對晶片封農結構2〇〇的製造方法作說明。圖 3Α至圖3F繪示本發料—實關之“縣結構的製造 方法的流程不賴。第—實施例之晶线裝結構200的製 造方法包括下列步驟。首先，請參考圖3A，提供—金屬詹 210與-薄膜線路層22()，其中金屬層可為金屬板。然 後’將金屬層210且與薄膜線路層22〇貼合，而薄膜線路 層220匕括 '纟G緣溥膜與一線路層224，其中絕緣薄 膜222配置於金屬層21〇上，而線路層配置於絕緣薄 膜222 =。此夕| ’線路層224具有多條導電跡線22乜。 接著，請參考圖3B，將一晶片230配置於金屬層21〇 的上方。更詳細而言，絕緣薄膜222可具有一開口 222a， 其暴露出部分金屬層21〇。然後，將晶片23〇配置於金廣 層210上並且位於開口 222&内。 接著’請參考圖3C ’可形成多條第一焊線240，以電 13 1325617 99-2-4 性連接晶片230與這些導電跡線224a。此外，本實施例並 不限定所有導電跡線224a均與晶片23〇電性連接。換言 之，當晶片230的這些焊墊232的數量小於這些導電跡線 224a的數量時，僅有部分的這些導電跡線22如會與晶片 230電性連接。 曰… 之後，睛芩考圖3D，在晶片230的外側配置一引腳 陣列250 ’且弓|腳陣列25〇具有多個可呈現環狀排列的引 腳252。在本實施例中，這些引腳252可藉由一絕緣黏著 膠270而黏著於金屬層21〇上。 之後，晴參考圖3E，電性連接至少部分這些引腳252 與這些導電跡線224a。在第一實施例中，上述電性連接的 方式可藉由形成多條第二焊線280來達成，這些第二焊線 280連接至少部分這些引腳252與這些導電跡線22如。換 言之，本實施例並不限定所有的這些引腳252均需與這些 導電跡線224a電性連接，亦即，與晶片23〇電性連接的這

些導電跡線224a的數量可以小於或等於這些弓丨腳乃2的數 量0 這些 200基本上即可完成 然後，請參考圖3F，形成一膠體260 ’以至少包覆晶 片230、這些第一焊線24〇、薄膜線路層220、部分這 腳252與金屬層210。在第—實施例中，膠體26〇更包覆 一 ·’ μ焊線280。在經由上述步驟之後，晶片封裴結^ 再次強調的是，由於薄膜線路層22〇作為晶片23〇恭 性連接至這些引腳252的中介，所以與習知之晶片封裝= 14 1325617 99-2-4 構100的這些焊線130 (見圖丨）相較，本實施例之晶片封 裝結構200的這些第一焊線240與這些第二焊線280的長 度車义短。因此，本實施例之晶片封裝結構2〇〇在形成膠體 260的過程中，這些第一焊線24〇與這些第二焊線28〇不 易因為膠體260的灌入而產生斷裂或造成彼此接觸短路的 現象。此外，由於只要變更薄膜線路層22〇的佈線設計，

因此不同尺寸與焊墊數量的晶片便能夠共用相同的引腳陣 列250，以降低製造成本。 第二實施例 請參考圖4，其繪示本發明第二實施例之一種晶片封 裝結構的剖面示意圖。第二實施例之晶片封裝結構3〇〇與 第一實施例之晶片封裝結構200的主要不同之處在於，晶 片封裝結構300的引腳陣列350可配置於薄膜線路層 上。詳言之’在第二實施例中，晶片封裝結構3〇〇更包括 一導電層390，例如為焊料（solder)、異方性導電膠

(anisotropic conductive paste, ACP )、異方性導带膜 (anisotropic conductive film, ACF)或者是導電 b 階（b stage)膠。導電層390配置於這些引腳352之一蠕與薄膜 線路層320之間’且至少部分這些引腳352經由導電層/ 39〇 而與這些導電跡線324a電性連接。換言之，第-丧 中—只施例 中，至少部分這些引腳352藉由導電層390而與這 跡線324a黏著。此外，如同第一實施例所述，並非^有的 這些引腳352均需與這些導電跡線324a電性連接。 ’ 第三實施例 1325617 99-2-4 士 5月參考圖5，其繪示本發明第三實施例之一種晶片封 裝結，的剖面示意圖。第三實施例之晶片封裴結構400與 上述廷些實施例之晶片封裝結構200、300的主要不同之處 在於曰曰片封裝結構400的晶片430可配置於薄膜線路層 42〇之絕緣薄膜422上。此外，本實施例的金屬層41〇除 I可為如同第—實施例所述之金屬板外，金屬層41〇亦可 藉由軸製程而形成在絕緣薄膜422上，使得線路層424 與金屬層410分別位於絕緣薄膜422的相對兩表面上。藉 由賤鍍製程所形成的金屬層41G則為厚度比金屬板還薄的 金屬薄膜。 # 第四實施例 凊參考圖6，其繪示本發明第四實施例之一種晶片封 裝結構的剖面示意圖。第四實施例之晶片封裝結構5〇〇與 上述些實施例之晶片封裝結構2〇〇、3〇〇、4〇〇的主要不 同之處在於，晶片封裝結構500的線路層524除了這些導 電跡線524a之外更可具有—散熱材52牝，且晶片53^配 置於散熱材524b上，其中散熱材524b可以是散熱金屬層 或者是散熱膠材。此外，薄膜線路層52〇更包括至少—導 熱孔道526 ’其貫穿絕緣薄膜522，且導熱孔道526連接散 熱墊524b與金屬層510。因此，第四實施例之晶片封裝結 構500與第二貫施例之晶片封裝結構相較，第四實施 例之BB片封裝結構500的散熱效率較佳。 第五實施例 5月參考圖7，其繪示本發明第五實施例之一種晶片封 16 U25617 99-2-4 裝結才冓的剖面示賴。第五實施例之3封裝結構_與 上述适些實施例之晶片封裝結構2〇〇、3〇〇、4〇〇5〇〇的主 要不同之處在於，晶片630的這些焊墊632可藉由這些凸 塊640而電性連接至這些導電跡線以如。 —

在此必須說明的是，上述實施例雖然皆以單一晶片為 =作况明’然而’設計者可依照設計需求而將上述晶片封 裝結構料為乡W縣結構（multkhip paekage)或堆 ®晶片封I結構（stacked ehip paekage)。據此，上述實 轭例只是用以舉例而非限定本發明。 、 综上所述，本發明之晶片封裝結構及其製造方法至 具有以下的優點： ^ 、纟於本發明之薄膜線路層可作不㈤的佈線設計， β目同㈣聊卩㈣可搭§&具有不㈣墊數目的晶片或者 疋不同尺寸的晶片，可以節省封裝成本。 〆

這此二發明之薄膜線路層可作為晶片電性連接至 明：曰=二所以與習知之晶片封裝結構相較，本發 之曰焊線的長度因此，本發明 膠彡成雜的過針，這铸線不易因為 > 入而產生斷裂或造成彼此接觸短路的現象。 製程於本發明之w封裝結構的製造方法可與現有 腳延伸i产=線設計可以達到微細間距，且可以避免引 伸長度太長，於封膠時造成引腳偏斜短路。 限定;已以較佳實施例揭露如上，然其並非用以 χ ，任何所屬技術領域中具有通常知識者，在不 17 1325617 99-2-4 脫離本發明之精神和範圍内，當可作些許之更.動與潤飾， 因此本發明之保護範圍當視後附之申請專利範圍所界定者 為準。 【圖式簡單說明】 圖1繪示習知之一種晶片封裝結構的剖面示意圖。 圖2A繪示本發明第一實施例之一種晶片封裝結構的 俯視示意圖。 圖2B繪示圖2A之晶片封裝結構沿著線Ι-Γ的剖面示 意圖。 圖2C繪示本發明第一實施例之另一種晶片封裝結構 的剖面示意圖。 圖3A至圖3F繪示本發明第一實施例之晶片封裝結構 的製造方法的流程示意圖。 圖4繪示本發明第二實施例之一種晶片封裝結構的剖 面示意圖。 圖5繪示本發明第三實施例之一種晶片封裝結構的剖 面示意圖。 圖6繪示本發明第四實施例之一種晶片封裝結構的剖 面示意圖。 圖7繪示本發明第五實施例之一種晶片封裝結構的剖 面示意圖。 【主要元件符號說明】 18 1325617 99-2-4 100、200、200’、300、400、500、600 :晶片封裝結構 110 :導線架 112 :晶片座 114、116、252、352 :引腳 120、230、430、530、630 :晶片 122 :主動面 124、232、632 :焊墊 130、240、280 :焊線 140、260、260,：膠體 210、210,、410、510 :金屬層 220、320、420、520 :薄膜線路層 222、422、522 :絕緣薄膜 222a :開口 224、424、524 :線路層 224a、324a、524a、624a :導電跡線 250、350 :引腳陣列 270:絕緣黏著膠 390 :導電層 526 :導熱孔道 524b :散熱材 640 :凸塊 19

Claims (1)

1325617 99-2-4 十、申請專利範圍： 1. 一種晶片封裝結構，包括： 一金屬層； 一薄膜線路層，配置於該金屬層上，該薄膜線路層包 括： 一絕緣薄膜，配置於該金屬層上；以及 一線路層，配置於該絕緣薄膜上，其中該線路層 具有多條導電跡線； 一晶片，配置於該金屬層的上方，其中該晶片與該些 導電跡線電性連接； 一引腳陣列，配置於該晶片的外侧，而該引腳陣列具 有多個的引腳，且至少部分該些引腳與該些導電跡線電性 連接； 一絕緣黏著膠，配置於該些引腳與該金屬層之間，且 該些引腳藉由該絕緣黏著膠直接固接於該金屬層上，其中 該些引腳與該金屬層部分重疊；以及一膠體，至少包覆該 晶片、該薄膜線路層、至少部分該些引腳與至少部分該金 屬層。 2. 如申請專利範圍第1項所述之晶片封裝結構，其中 該些引腳呈現環狀排列。 3. 如申請專利範圍第1項所述之晶片封裝結構，更包 括多條第一焊線，其電性連接該晶片與該些導電跡線。 4. 如申請專利範圍第1項所述之晶片封裝結構，更包 括多個凸塊，其電性連接該晶片與該些導電跡線。 20 1325617 99-2-4 5. 如申請專利範圍第1項所述之晶片封裝結構，更包 括： 至少一第二焊線，電性連接該些導電跡線之一與該些 引腳之一。 6. 如申請專利範圍第1項所述之晶片封裝結構，更包 括一導電層，配置於該些引腳之一端與該薄膜線路層之 間，且至少部分該些引腳經由該導電層與該些導電跡線電 性連接。 7. 如申請專利範圍第1項所述之晶片封裝結構，其中 該絕緣薄膜具有一暴露出該金屬層的開口，且該晶片配置 於該金屬層上並且位於該開口内。 8. 如申請專利範圍第1項所述之晶片封裝結構，其中 該晶片配置於該絕緣薄膜上。 9. 如申請專利範圍第1項所述之晶片封裝結構，其中 該線路層更具有一散熱材.，且該晶片配置於該散熱材上。 10. 如申請專利範圍第9項所述之晶片封裝結構，其中 該薄膜線路層更包括至少一導熱孔道，貫穿該絕緣薄膜， 且該導熱孔道連接該散熱材與該金屬層。 11. 如申請專利範圍第9項所述之晶片封裝結構，其中 該散熱材為散熱金屬或者疋散熱膠。 12. 如申請專利範圍第1項所述之晶片封裝結構，其中 該些導電跡線由s亥晶片的鄰近區域朝向退離晶片的方向放 射延伸。 13. 如申請專利範圍第1項所述之晶片封裝結構，其中 21 1325617 99-2-4 該膠體更完全包覆該金屬層。 K如申請專利範圍第1項所述之晶片封裝結構，其中 該金屬層包括金屬薄膜或金屬板。 一種晶片封裝結構的製造方法，包括： 提供一金屬層與一薄膜線路層，其中該薄膜線路層配 :°亥金^層上，而該薄膜線路層包括一配置於該金屬層 上的'邑緣膜與U於該絕緣薄膜上的線路層，且該線 路層具有多條導電跡線； 將一晶片配置於該金屬層的上方； 電丨生連接邊晶片與該些導電跡線； 夕在该晶片的外側配置—引腳陣列，且該引腳陣列具有 1弓丨腳’其中該些引腳藉由-絕緣黏著膠直接固接於該 金蜀層上，且該些引腳與該金屬層部分重疊； 電性連接至少部分該些引腳與該些導電跡線；以及 形成一膠體’以至少包覆該晶片、該薄膜線路層、至 少科該些⑽與至少部分該金屬層。 噃16.如申請專利範圍第15項所述之晶片封裝結構的製 α方法’其中電性連接該晶片與該些導電跡線之步驟包括 形成多條第-烊線，以連接該晶片與該些導電跡線。 17.如申請專利範圍第15項所述之晶片封裝結構的製 ^ ^ T電性連接該晶片與該些導電跡線之步驟包括 籍由夕彳m凸塊而連接該晶片與該些導電跡線。 ^ 18.如申請專利範圍第15項所述之晶片封裝結構的製 &方法’其中電性連接至少部分該些引腳與該些導電跡線 1325617 99-2-4 多條第二焊線，以連接至少糊些引腳 ★方專概㈣15項所狀3聽結構的製 以方去’其中電性連接至少部分該

，包括將該些引腳藉由一她該些;以: 造方項所述之晶片封裝結構的製 於該金屬=::=方的步驟為_片配置 造方15項所叙晶㈣結構的製 該晶片配置於於該金屬層的上方的步驟為將 造方項崎之^聽結構的製 於該今严“树㉟更具有—散熱材，且觸晶片配置 、上方的步驟為該晶片配置於該散熱材上。 造方法·，甘，專利範圍第22項所述之晶片縣結構的製 命絕緣、^、令該缚膜線路層更包括至少一導熱孔道，貫穿 “、24=1 主且該導熱孔道連接該散熱材與該金屬層。 造方法，15項所叙W雜結構的製 蝴層與該層之步驟包括將 該金屬層為金屬板。 造方法，1;提#^圍//項所述之晶片封裝結構的製 ^供該金屬層與該薄膜線路層之步驟包括在 23 1325617 99-2-4 該薄膜線路層上形成該金屬層，且該金屬層為金屬薄膜。 26.如申請專利範圍第25項所述之晶片封裝結構的製 造方法，其中形成該金屬層的方法包括濺鍍製程。 1325617 99-2-4 metal layer. The leads are directly fixed to and partly overlying the metal layer with the insulating adhesive. The encapsulant at least encapsulates the chip, the film-like circuit layer, at least part of the leads, and at least part of the metal layer. Accordingly, the lead matrix is suitable for various chips. 七、 指定代表圖： (一） 本案之指定代表圖：圖2B (二） 本代表圖之元件符號簡單說明：. 2〇〇 :晶片封裝結構 210 :金屬層 220 :薄膜線路層 222 :絕緣薄膜 222a :開口 224 :線路層 224a :導電跡線 230 :晶片 232 :焊墊 240、280 :焊線 250 :引腳陣列 252 :引腳 260 I膠體 27〇 :絕緣黏著膠 八、 本案若有化學式時，請揭示最能顯示發明特徵 的化學式： 益