TWI324305B - Embedded system and related buffer size determining method thereof - Google Patents
Embedded system and related buffer size determining method thereof Download PDFInfo
- Publication number
- TWI324305B TWI324305B TW095121164A TW95121164A TWI324305B TW I324305 B TWI324305 B TW I324305B TW 095121164 A TW095121164 A TW 095121164A TW 95121164 A TW95121164 A TW 95121164A TW I324305 B TWI324305 B TW I324305B
- Authority
- TW
- Taiwan
- Prior art keywords
- buffer
- devices
- bus
- value
- time
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Description
1324305 九、發明說明: 【發明所屬之技術領域】 本發明係有關於一種緩衝器尺寸決定方法,特別是有 關於一種散入式糸統及其裝置之緩衝器尺寸決定方法。 【先前技術】 •&欠入式糸統為目剞非吊普遍的設計方式。嵌入式系統 中數個裴置’例如中央處理器(CPU)、橋接器以及媒體 存取控制器(medium access control,MAC)等等可能共用同 一匯流排(bus),且同一時間只能有其中一個裝置擁有匯流 排使用權(bus ownership)。因此’通常有一個仲裁器(arbiter) 來根據一些仲裁法則,如輪循或優先權,來管理匯流排的 使用權(bus ownership)。當系統中的某一裝置想要使用匯 流排時,會對仲裁器發出使用要求(request),要求擁有 匯流排使用權。仲裁器便根據仲裁法則判斷目前匯流排的 狀態以及所有發出要求的裝置的優先等級,決定將匯流排 使用權交付於其中一個裝置。當仲裁器選定一裝置後,便 會回覆一個確認信號給此裝置。收到確認信號的裝置就獲 得匯流排使用權’可以開始使用匯流排,例如透過匯流排 來接收資料。其他未被選取的裝置則繼續等待仲裁器分配 匯流排使用權。 對嵌入式系統中的某些裝置’如網路晶片中的mac 控制器’當資料開始傳輸時’需要將一整筆資料(封包).無 間斷的傳送到如實體層(physical layer, PHY)的傳輸媒體
Client’s Docket N〇_:VIT06-0044 TTss Docket No:0608-A40796-TW/final/Jasonkung/2005/06/12 5 1324305 (media)上,因此通常會設置有—個緩衝器(buffe〇以
存部分的資料。傳輸時’資料會獨地從緩衝器中送到= 輸媒體。若緩衝器尺寸不夠大,無法及時於緩衝器内 被清空則重新充填(re-fiU)資料進入緩衝器内,使得 體於傳财紐及時轉㈣,造成封包減 要重傳整個封包。緩衝器内資料被清空的狀態稱為緩衝二 失效(buffer under run)。如果緩衝器失效的情形經常發生, 將使得系統整體的效能大幅降低。 x 第1圖顯示-傳統MAC控制器的操作流程示意圖。如 圖所示,f MAC控制器要開始傳輪封包時,先向仲裁器 要求匯流排的使用權’獲得使用權後就開始將匯流排的資 料填入其緩衝H内,直到緩衝滿後開始將資料 送出給媒體並釋回匯流排使用權。傳輸過程中,若緩衝器 不夠大,使得傳輸未完成,但缓衝器内的資料來不及補充 已反被π空了,就會發生缓衝器失效,必須將此筆資料全 部重傳。 因此,為了避免發生缓衝器失效,設計上的緩衝器的 尺寸通常等於規格中的最大封包尺寸(Maximum packet size,MPS)。舉例來說,對乙太網路的MAC控制器而言,最 大封包尺寸約等於1.536K位元組’因此,若應用上需要有 4個MAC控制器’則每個MAC控制器須配置1個1 536K 位元組大小的缓衝器,總共須配置4個1.536K位元組。如 此配置使侍製造成本大幅提南。因此,需要一種可有效縮 小緩衝器尺寸,同時不會造成緩衝器失效的緩衝器設計方
Clients Docket No. :VIT06-〇〇44 TTas Docket No:0608-A40796-TW/final/Jasonkung/2005/06/12 6 1324305 式與製造方法,進而提升系統的效能 【發明内容】 有鑑於此’本發明之目的之一即在於提供一種有效決 定緩衝器尺寸的方法,並應用本發明的匯流排仲裁法則, 可以有效縮小緩衝器尺寸,同時避免上述緩衝器失效情形 的發生。 基於上述目的’本發明提供一種緩衝器尺寸決定方 法’用於一嵌入式系統’此方法包含以下步驟。首先,、則 量一緩衝器充填時間(buffer fill time, BFT)與一反鹿延遲時 間(request response time, RRT),其中,此緩衝器充填時門 為每次將一匯流排資料送到一緩衝器中所需的時間,且此 緩衝器發出一要求信號’而此反應延遲時間為回應此要长 信號之一反應時間,且此反應時間包含襄置反應、一 ' 器(arbiter)切換此匯流排之使用權以及透過—橋接器: 匯流排資料前傳所需的延遲時間。接著,計曾— 媒體資料 率(media data rate,MDR)以及複數個裝置之勤 默目(number of bus master,NBM),此媒體資料率為在每個存取週其 將此緩衝器的資料送出到傳輸媒體的最大資料傳輪Ί + ’ 最後’依據此緩衝器充填時間、此反應延遲時間^° 資料率、與此等裝置之數目以決定此等裳置中,—j媒體 器之尺寸》 ,母一緩衝 本發明另提供一種嵌入式系統,包含一陳 ^ s 進流排、溢叙 個裝置以及一仲裁器^每一裝置包含一缓衝 後数 命从及一在· '^ 值’用來記錄相應之緩衝器的目前狀態。其中,—七
Client’s Docket N〇.:VTT06-0044 裝置 TT s Docket No:0608-A40796-TW/final/Jasonkung/2005/06/12 7 1324305 . 之緩衝器之尺寸係依據相應此嵌入式系統之一缓衝器充填 時間、一反應延遲時間、一媒體資料率、與此等裝置之數 目所決定。仲裁器接收由每一裝置所傳送之複數要求信 號,在一存取週期中依據每一裝置之存活值選擇裝置中之 其中一者來透過此匯流排存取資料。其中,被選取之事置 具有最小之存活值。 為使本發明之上述和其他目的、特徵、和優點能更明 _顯易僅,下文特舉出較佳實施例,並配合所附圖式,作詳 細說明如下。 【實施方式】 第2圖顯示依據本發明貫施例的嵌入式系統示意圖。 嵌入式系統2中至少包含了一個仲裁器20、裝置22、较置 24、裝置26、裝置28以及一匯流排29。裝置22、裝置24 裝置26、裝置28共用匯流排29 ’用以透過匯流排~29傳4送 及接收資料。其中,這些裝置可以是任一種通訊裝置,$ 有線或無線網路的MAC控制器等等,也可以是任何需要 連續傳輸/接收之裝置’其中’每個襞置都各具有一個=衝 器以及一個存活值(TTD )。所以,裝置22、24、26 28的存活值可分別表不為TDD 1、TDD2、TDD3及 在本發明中,緩衝器用來暫存傳輪過程所需的資料4。 存活值則用來記錄缓衝器的目前狀態,亦即表示將緩衡丄 所剩的所有資料完全清空(empty)所需花費的時間。因此益 存活值以存取週期(τ)表示。舉何來說,若存活值 為20T,表示再經過20個存取週期後,緩衝器裡的資
Clients Docket No.:VIT06-0044 、坑 TT’s Docket No:0608-A40796-TW/final/Jasonkung/2005/06/12 8 ^24305 會清空’也就是緩衝器裡的資料還可再提供2G個存取週期 的使用。因此’右緩衝ϋ的資料為全滿狀態(舗),則其 應的存活值TTD為最大值,若缓衝器的資料已被清空 存活值TTD則為0。 、
·· 舉例來説,如第3圖所示的緩衝器狀態與存活值TTD 的對應關係示意圖,若以8個位元來表示存活值TTD的範 圍,亦即存活值TTD的範圍可為〇〜255τ,則緩衝器的 • 料為全滿狀態時,TTD=255T,緩衝器的資料被完全清空 狀態時,TTD=0T,而表示其他缓衝器狀態之TTD的值, 則依照每一缓衝器的資料存量的多寡,對應至不同之值, 如圖中的TDD=63T或127T。換言之,愈小的存活值表示 緩衝器的資料愈快被清空,因此也必須儘快在TTD變為〇 之前進行補充。當發生TDD=0T的狀態時,就表示發生緩 衝器失效。 值得注意的是,存活值TTD的範圍可依據實際使用上 鲁 的系統規格及考量來動態調整,以應用於各種不同領域 中。此外,存活值TTD也可依據不同的使用需求來做變 化’以反應緩衝器的真實變化情形。因此,存活值TTD的 變化乃由緩衝器所在的裝置來控制。舉例來說,於本實施 例中,當匯流排29的資料傳入裝置22的緩衝器時,裝置 22可將其對應的存活值TTD 1增加’而當裝置22的緩衝 器資料送出給傳輸媒體時’可將其對應的存活值TTD1減 少。 如第2圖及第3圖所示,仲裁器20之工作在於管理匯
Client’s Docket N〇.:VIT06-0044 TT's Docket No:0608-A40796-TW/final/Jasonkung/2005/06/12 會對仲所以當任—裝置欲取得匯流排使用權時, 置所值〜 發出要求錢,仲㈣2G便接㈣每-裝 置之^之要求信號,所有要求信號中皆會包含含每-裳 具有t丨5。接著’仲裁器2〇在每一段存取週期中,給予 nt 值的裝置使用權,使其透過匯流排存取資 衝器二ΐ取之|置開始透過匯流排存取資料時,由於緩
取或未2增加了,其對應的存活值频增加。不管是選 的裂置,由於傳輸過程中裝置會—直把緩衝器 、貝料适出給傳輪媒體,其對應的存活 期持續地減少。 值將A者存取週
=外,仲裁器2〇會持續檢測所有要求信號中的存活 一,當裝置中任一者之存活值變成最小時,仲裁器會在另 :存取週期巾選取當時具有最小值存活值之裝置來i過匯 &排存取資料。舉例來說,若於某一存取週期時,裝置22 與裝置24同時向仲裁器2〇發出要求信號,且其存活值分 別為:tdi=2t與TTD2=5T。當仲裁器2(M欠到這兩個要二 仏號4由於TTD1的值為最小,因此匯流排使用權將合 分配給存活值TTD1對應的裝置22。 畲經過數個存取週期後,由於裝置24持續地把緩衝哭 的資料送出給媒體’使得其對應的存活值TTD2減少,而 裝置22則因為獲得匯流排上的資料而使得其對應的存活 值TTD1增加,假設分別變成TTD1 = 10T與TTD2=it。冬 虽 仲裁器20再次檢測時,發現此時TTD2的值為最小,因此 匯流排使用權將會分配給存活值TTD2對應的裝置24-如
Client’s Docket Νο·:νΓΓ06-0044 TT^ Docket No:0608-A40796-TW/final/Jasonkung/2005/06/12 π便可^由檢測每個裝置所發出之要求信 1m二_ ^有效反應每個裝置的緩衝器使用狀態以 刀-己淮W肖權’並且具有愈小的存 擁有匯祕㈣#。 彳m謂既 ^:緩衝益尺寸縮小一直是設計上努力的目標,但 =^避免發生缓衝器失效的情況下,而能將緩衝器 縮小:取小尺寸’卻-直是個極待思考並解決的問題。一 H ΐχ人式系統如系統單晶片(s〇q内的系統组態及參 數’例如使用何種處理器、有幾個裝置、有幾條匯流排以 及匯流排㈣料傳輸速率(data咖)科...·..·,所有規格均 於設計時已事先知道,不會再任意改變。因此,可以利用 這些已知的线組態及參數來決定裝置所需的緩衝器尺 寸。 第4圖顯不依據本發明實施例之緩衝器尺寸決定方法 示意圖。首先,於步驟S410,提供裝置的下列參數:緩衝 器充填時間(bus fill time, BFT)、反應延遲時間(request response time, RRT)、媒體資料率(me(jia data rate,MDR)以 及裝置數目(mimber of bus master,NBM)。接著,如步驟 S420 ’再根據上述的參數bfT、RRT、MDR以及NBM算 出母一裝置中緩衝器之尺寸(minimum buffer size, MBS) ’其申,緩衝器充填時間BFT表示每次將匯流排資 料送到發出要求緩衝器中所需的時間;反應延遲時間RRT 表示:回應要求信號之反應時間,包含裝置反應、仲裁器 切換匯流排使用權以及透過橋接器將資料前傳所需的延遲
Client’s Docket No·: VIT06-0044 TT^s Docket No:060S-A40796-TW/final/Jasonkimg/2005/06/12 11 丄W〇5 時間;媒體資料率MDR表示:在每個存取週 衝器的資料送出到傳輸媒體的最大資料傳輪速、’將緩 置數目NBM則表示:系統中,有即時頻寬考旦以及裝 其+,若系統中,包含某些只要曾被執行即可^置數 ^些裝置頻寬的索求極低,無f要求時效性的 輪,所以可不列入裝置數目的考量。因此,實作上,=傳 延些裝置的存活值TTD設為最大值,如此一來,當上=將 •即時頻寬考量的裝置全部處理完畢後,再對:=有 處理即可》 二衷置進行 緩衝器之尺寸mbs則可依據下列公式決定: MBS = [(BFT+RRT)*NBM]*MDR ⑴ 舉例來說,如果NBM為4、MDR為1位元組/τ而BFT與 RRT分別為2丁及3T時,緩衝器之尺寸MBS可經由公^ U)算出 > MBS=[(BFT+RRT)*NBM]*MDR 鲁 =[(2+3)*4]*1 =20 (位元組) 因此,對此組態的系統,每個裝置的緩衝器尺寸僅需配置 20位元組的緩衝器即可。 另外’若以匯流排最小頻寬BDR(bus data rate)表示匯 流排的表小頻寬要求,則可知 BDR=MBS/BFT (2) 以上例而言,其匯流排最小頻寬BDR等於10位元組 /T,亦即每個存取週期匯流排將會傳送1〇位元組的資料到 取得匯流排使用權的裝置的缓衝器中。所以,藉由匯涑排
Client’s Docket Νο·:νΐΤ06-0044 TT's Docket No:0608-A40796-TW/final/Jasonkung/2005/06/12 1324305 *最小頻£BDR即能判斷是否滿足系統的規格要求。-般而 言二匯流排最小頻X BDR如果小於系統規格的系統匯流排 頻寬,就不致於發生緩衝器失效的情形。 由公式(1)所算出的緩衝器之尺寸MBS,配合上述利用 存活值TTD的仲裁法則,可避免緩衝器失效的情況發生, 達到有效的匯流排頻寬管理。
第5圖顯示依據本發明實施例的某一裝置,在每個存 籲取週期之存活值與匯流排使用權的關係示意圖。如圖所 示,在步驟S510中,此裝置先判斷是否取得匯流排使用 權。假設本實施例中,將匯流排輸入資料至缓衝器中的速 率以系統匯流排頻寬要求RBR表示,當取得匯流排使用權 時,匯流排將輸入資料至缓衝器中,同時,裝置也會將缓 衝器的資料持續輸出至媒體,此時,每個週期的存活值TTD 可表示為 TTD=TTD’+(RBR)-1(如步驟 S520),其中,TTD, 為取得匯流排使用權之前的資料剩餘量。如果沒有取得匯 • 流排使用權,無法使用匯流排送資料進入到缓衝器中,裝 置將緩衝器的資料持續送出給媒體,此時每個週^的存^ 值的變化可表示為TTD=TTDM,其中,加,為取得匯流 排使用權之前的資料剩餘量(如步驟S530)。 舉例來說,假設對一個有4個MAC控制器MAC1_ MAC4的敌入式系統,其參數分別如下: NBM=4,MDR=1 (位元組/T) , BFT==2T,rrt=3t 根據上述公式(1)及(2)可求得 所需緩衝器之尺寸MBS為
Client’s Docket N〇.:VIT06-0044 TT's Docket No:0608-A40796-TW/fmal/Jasonkung/2005/06/12 13 1324305 MBS = [(BFT+RRT)*NBM]*MDR =[(2+3)*4]*l =20 (位元組) 此時,匯流排最小頻寬要求BDR為 BDR = MBS/BFT = 20/2= 10 (位元組/丁) 另外,存活值TTD之最大值MTTD可以依照下述公式決 定: MTTD=MBS/MDR (3) • 其中,MBS為缓衝器之尺寸,且MDR為媒體資料率, 存活值TTD的範圍介於0與MTTD之間。存活值TTD之 最大值MTTD表示將缓衝器充滿所需的最大存取週期。藉 由適當選擇MTTD,可更有效的掌握緩衝器的狀態。 因此,可以得知存活值TTD之最大值 MTTD=MBS/MDR =20/1 =20T 亦即存活值的範圍為0Τ〜20Τ。 以上例而言’當所有裝置的存活值皆相同時,其匯流 φ 排使用權的順序可以定義為MAC1、MAC2、MAC3,最後 是MAC4。假設於最差的情況下(worst case),4個裝置都 為全速運作時’匯流排使用權亦可依一定順序輪流提供給 每個裝置。 第6圖顯示依據本發明實施例之匯流排使用權優先順 序示意圖。如圖所示,若有一個裝置沒有提出要求,則匯 流排使用權將轉給下一個順位的裝置。第7圖則顯示依據 本發明實施例之裝置存活值在每個存取週期的變化情形。 如圖所示,當裝置於一存取週期取得匯流排使用權時,此
Clienfs Docket N〇.:VIT06-0044 TT^ Docket No:0608-A40796-TW/final/Jas〇nkung/2〇〇5/〇6/l2 1324305 存取週期的存活值TTD變為TTD+10-1。沒有取得匯流排 使用權時的存取週期的存活值TTD則為丁丁小丨。舉例來 說,若MAC1至MAC4之存活值分別表示為TDD1至 丁TD4’且假設TDD1至TTD-4之值皆為3T,當裝置MAC1 取得匯流排使用權後,下一個存取週期時,MAC1至 4之存活值TDD1至TTD4則分別變為i2T、2T ' 2T以及 2T ° 假設上例中的每個裝置MAC1至MAC4都是一個快逮乙 太網路用的MAC控制器,並且匯流排的頻寬為1〇〇百萬赫芝 (MHz)、符合AMBA的先進高性能匯流排(AHB),且其匯 流排寬度為32位元。若每個存取週期(τ)為1〇奈秒(加), 緩衝器充填時間BFT與反應延遲時間rrt均為8T,則根據 公式(1)及(2)可推算得到下列結果: MDR = 100Μ位元/秒 =1位元/ 10奈秒 =1.位元/Τ = 0.125位元組/Τ MBS = [(BFT+RRT)*NBM]*MDR =[(8+8)*4]*0.125 =8位元組 此時,匯流排最小頻寬BDR為 BDR = MBS/BFT =8/8
=1位元組/T
Client's Docket N〇.:VIT06-0044 TT's Docket No:0608-A40796-TW/final/Jasonkung/2005/06/12 iJ^43〇5 又,AHB匯流排的頻寬為4位元組/T。匯流排最小 =寬BDR為1位元組/τ,小於ΑΗΒ匯流排所要求的頻 兔,所以即使在MAC1至MAC4都全速傳送資料的情況 下,只要每個裴置皆配置8位元組的緩衝器尺寸,並搭配 上述存活值TTD仲裁法則’即可確保在存活值ttd變為〇 之刖,可及時取得匯流排使用權,將資料重新充填到緩衡 器中,不會造成緩衝器失效情形的發生。相較於傳統設計 鲁上需要配置1·536Κ位元組的緩衝器尺寸給每個裝置,依據 本發明之緩衝器尺寸明顯的降低了許多,所以製造成本也 可大幅的降低。 上述說明提供數種不同實施例或應用本發明之不同特 性的實施例。實例中的特定裝置、公式以及方法係用以幫 助闡釋本發明之主要精神及目的,當然本發明不限於此。 對於任何系統組態為已知的系統,尤其是系統單晶片 (SOC)的應用,可根據不同的系統規格及複雜度,適當 鲁地調整上述公式,配合本發明之存活值TTD仲裁法則以達 到縮小緩衝器尺寸的目的。 因此’雖然本發明已以較佳實施例揭露如上,然其並 非用以限定本發明,任何所屬技術領域中具有通常知識 者,在不脫離本發明之精神和範圍内,當可做些許更動與 潤飾,因此本發明之保護範圍當視後附之申請專利範圍所 界定者為準。 【圖式簡單說明】 第1圖係顯示一示範的碼相位及載頻所組成的搜尋樣 COienfs Docket No. :VIT06-0044 TT!s Docket No:0608-A40796-TW/final/Jasonkung/2005/06/12 ., 1324305 本示意圖。 第2圖係顯示一依據本發明實施例的敌入式系統示意 圖。 —第3圖係顯示-緩衝器狀態與存活值了 td的對應關係 示意圖。 第4圖係顯示-依據本發明實施例之緩衝器尺寸決定 方法示意圖。 第5圖係顯示一依據本發明實施例的裝置之存活值與 匯流排使用權每個存取週期的變化關係示音圖。 第6圖係顯示依據本發明實施例之匯流排使用權優先 順序示意圖。 第7圖係顯錄據本發明實施例之裝置存活值卻每 個存取週期的變化情形。 【主要元件符號說明】 2〇〜仲裁器;22、24、26、28〜襞署.μ _ 罝,29〜匯流排;TTD、 ΤΤΓΜ、TTD2、TTD3、TTD4〜存活值· τ + w 丄〜存取週期;BFT〜 緩衝器充填時間’· RRT〜反應延遲時間;Mdr〜媒體資料 率;NBM〜裝置數目;MBS〜緩衝器之尺寸;S41〇_S42〇〜步 騾;BDR〜匯流排最小頻寬要求;Rbr〜匯流排資料傳輸速 率;S510-S530〜步驟;MTTD〜存活值之最大值· MAC1-MAC4〜MAC 裝置。
Client’s Docket N〇.:VIT06-0044 TFs Docket No:0608-A40796-TW/final/Jasonkung/2005/06/12 17
Claims (1)
1324305 案號095121164 99年1月18日 修正本 1 U-- 曰修正本 月 十、申請專利範圍: 1·一種緩衝器尺寸(Buffer size)決定方法,用於一嵌入 式系統,該方法包含: 測量一緩衝器充填時間(buffer fill time,BFT)與一反應 延遲時間(request response time, RRT),其中,一緩衝器發 出一要求信號,而該反應延遲時間為回應該要求信號之一 反應時間; 計算一媒體資料率(media data rate,MDR)以及複數個 裝置之數目(number of bus master, NBM);以及 依據該緩衝器充填時間、該反應延遲時間、該媒體資 料率、與該等裝置之數目以決定該等裝置中,每一緩衝器 之尺寸, 其中每一該等緩衝器之尺寸係與下列其中一者成比 例: 該等裝置之數目(NBM)以及該媒體資料率(MDR)之乘 積;以及 該緩衝斋充填時間(BFT)以及該反應延遲時間(rrt)之 總和。 、2.如申請專利範圍第1項所述之緩衝器尺寸決定方 法Y其中,該緩衝器充填時間為每次將—匯流排資料送到 該緩衝器中所需的時間。 、3·如申請專利範圍第1項所述之緩衝器尺寸決定方 法’其中,該反應時間包含裝置反應、一仲裁器(arbiter) 切換一匯流排之使用權以及透過一橋接器將該匯流排之資 VIT〇6'0〇44/〇608-A40796-TW/fmal 18 1324305 料前傳所需的延遲時間。 4. 如申請專利範圍第1項所述之緩衝器尺寸決定方 法’其中,該媒體資料率為在每個存取週期中,將該緩衝 器的資料送出到傳輸媒體的最大資料傳輸速率。 5. 如申請專利範圍第1項所述之緩衝器尺寸決定方 法’其中每一該等裝置中該緩衝器之尺寸係與該等裝置之 數目(NBM)以及該媒體資料率(MDR)之乘積與該緩衝哭充 填時間(BFT)以及該反應延遲時間(RRT)之總和成比例。 6. 如申請專利範圍第1項所述之緩衝器尺寸決定方 法’其中更包含: 將相對應該等裝置之複數個要求信號傳送到該仲裁器 中;以及 ° 該仲裁器在一存取週期中,依據相對應該等裝置之複 數個存活值(time to death, TTD),從該等裝置中,擇—選擇 以透過該匯流排存取資料; 其中,一被選取之裝置具有一最小之存活值,且當該 被選取之裝置透過該匯流排存取資料時,增加該被選取之 裝置所對應之該最小之存活值。 7. 如申請專利範圍第6.項所述之緩衝器尺寸決定方 法,其中該等存活值之最大值係與每一該等緩衝器之尺寸 成正比’而與該媒體資料率成反比。 8. 如申請專利範圍第6項所述之緩衝器尺寸決定方 法,其中當該被選取之裝置透過該匯流排存取資料時,在 每個存取週期中,將該最小之存活值加上一個系統匯流排 VIT06-0044/0608-A40796-TW/fiiial 1324305 頻寬要求之值並減少一。 9. 如申請專利範圍第6項所述之緩衝器尺寸決定方 法,其中更包含將該等裝置中,對應至所有未被選取裝置 之存活值減少。 10. 如申請專利範圍第6項所述之緩衝器尺寸決定方 法,其中更包含在每個存取週期時,將該等裝置中,對應 至所有未被選取裝置之存活值減少一。 11. 如申請專利範圍第6項所述之緩衝器尺寸決定方 • 法,其中更包含當該等裝置中,某一裝置之存活值變成最 小時,在某一存取週期時,選取某該裝置以透過該匯流排 存取資料。 12. 如申請專利範圍第1項所述之緩衝器尺寸決定方 法,其中該等裝置係為需要連續傳輸/接收之裝置。 13. 如申請專利範圍第1項所述之緩衝器尺寸決定方 法,其中該等裝置係包含一通訊裝置。 14. 如申請專利範圍第1項所述之緩衝器尺寸決定方 ® 法,其中該嵌入式系統係包含一系統單晶片(SOC)。 15. —種嵌入式系統,包含: 一匯流排; 複數個裝置,且在該等裝置中之每一裝置,皆包含一 緩衝器以及一存活值(time to death, TTD),而該存活值被用 來記錄該緩衝器的目前狀態,其中,該緩衝器之尺寸係依 據該喪入式系統之一缓衝器充填時間(buffer fill time, BFT)、一 反應延遲時間(request response time, RRT)、一媒 VIT06-0044/0608-A40796-TW/final 20 1324305 體資料率(media data rate,MDR)、與該等裝置之數目 (number of bus master, NBM)所決定,其中該缓衝器之尺寸 係與下列其中一者成比例:該等裝置之數目(NBM)以及該 媒體資料率(MDR)之乘積;以及該缓衝器充填時間(Bft) 以及該反應延遲時間(RRT)之總和;以及 一仲裁器(arbiter),接收由該等裝置所傳送之複數要求 信號’並在每一存取週期中,依據該等裝置之複數存活值, 選擇該等裝置中,具有一最小存活值之某一裝置以透過該 匯流排存取資料。 16. 如申請專利範圍第15項所述之嵌入式系統,其中 該等存活值之最大值係與每一該等缓衝器之尺寸成正比, 而與該媒體資料率成反比。 17. 如申請專利範圍第15項所述之嵌入式系統,其中 當該被選取之裝置透過該匯流排存取資料時’在每該存取 週期中,將該最小存活值加上一個系統匯流排頻寬要求之 值並減少一。 18·如申請專利範圍第15項所述之嵌入式系統,其中 更包含將該等裝置中,對應至所有未被選取裝置之存活值 減少。 19. 如申請專利範圍第15項所述之嵌入式系統,其中 更包含在每該存取週期時,將該等裝置中,對應至所^ 被選取裝置之存活值減少一。 20. 如申請專利範圍第15項所述之嵌入式系統,其中 更包含當該等裝置中,某該裝置之存活值變成最小時,在 VnO6-0044/0608-A40796.TW/fmal 21 1324305 某一存取週期時,該仲裁器選取某該裝置以透過該匯流排 存取資料。 21. 如申請專利範圍第15項所述之嵌入式系統,其中 該等裝置係為需要連續傳輸/接收之裝置。 22. 如申請專利範圍第15項所述之嵌入式系統,其中 該等裝置係包含一通訊裝置。 23. 如申請專利範圍第15項所述之嵌入式系統,其中 該嵌入式系統係包含一系統單晶片(SOC)。
VIT06-0044/0608-A40796-TW/final 22
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW095121164A TWI324305B (en) | 2006-06-14 | 2006-06-14 | Embedded system and related buffer size determining method thereof |
| US11/610,701 US7552253B2 (en) | 2006-06-14 | 2006-12-14 | Systems and methods for determining size of a device buffer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW095121164A TWI324305B (en) | 2006-06-14 | 2006-06-14 | Embedded system and related buffer size determining method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200801958A TW200801958A (en) | 2008-01-01 |
| TWI324305B true TWI324305B (en) | 2010-05-01 |
Family
ID=38862832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW095121164A TWI324305B (en) | 2006-06-14 | 2006-06-14 | Embedded system and related buffer size determining method thereof |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7552253B2 (zh) |
| TW (1) | TWI324305B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111479171B (zh) * | 2019-01-23 | 2022-05-20 | 上海哔哩哔哩科技有限公司 | Web播放不同视频源间的伪无缝切换方法、装置及介质 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6178475B1 (en) * | 1994-12-19 | 2001-01-23 | Advanced Micro Devices Inc. | Multimedia system employing timers to properly allocate bus access |
| EP0718773A1 (en) * | 1994-12-19 | 1996-06-26 | Advanced Micro Devices, Inc. | Bus access arbiter |
| US5916309A (en) * | 1997-05-12 | 1999-06-29 | Lexmark International Inc. | System for dynamically determining the size and number of communication buffers based on communication parameters at the beginning of the reception of message |
| DE19842849C2 (de) * | 1998-09-18 | 2001-02-01 | Siemens Ag | Verfahren und Anordnung zum Übertragen von digitalen Daten |
| WO2002086747A1 (en) * | 2001-04-24 | 2002-10-31 | Broadcom Corporation | Integrated gigabit ethernet pci-x controller |
| KR100480605B1 (ko) * | 2002-07-25 | 2005-04-06 | 삼성전자주식회사 | 네트워크 제어기의 송신부 버퍼 및 수신부 버퍼를제어하는 방법 및 네트워크 제어기 |
| US8923307B2 (en) * | 2003-07-14 | 2014-12-30 | Broadcom Corporation | Method and system for an integrated dual port gigabit ethernet controller chip |
| US20070198730A1 (en) * | 2006-02-17 | 2007-08-23 | Via Technologies Inc. | Embedded system with a bus and arbitration method for same |
-
2006
- 2006-06-14 TW TW095121164A patent/TWI324305B/zh active
- 2006-12-14 US US11/610,701 patent/US7552253B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US7552253B2 (en) | 2009-06-23 |
| US20070294439A1 (en) | 2007-12-20 |
| TW200801958A (en) | 2008-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6314461B2 (en) | Method and apparatus for the addition and removal of nodes from a common interconnect | |
| JPH0664563B2 (ja) | データ処理リソースへのアクセスを割当てる方法およびそのためのアービトレイタ | |
| CN105068951B (zh) | 一种具有非等时传输结构的片上系统总线 | |
| US9213545B2 (en) | Storing data in any of a plurality of buffers in a memory controller | |
| JP2015530679A (ja) | 高効率アトミック演算を使用した方法および装置 | |
| JP2006331426A (ja) | データ処理装置用相互接続論理 | |
| EP2625619B1 (en) | Arbitrating stream transactions based on information related to the stream transaction(s) | |
| EP1811393B1 (en) | Method and system for data transfer | |
| CN107562657A (zh) | 全交织sram控制器 | |
| TWI324305B (en) | Embedded system and related buffer size determining method thereof | |
| CN105721338B (zh) | 一种接收数据的处理方法及装置 | |
| US6546448B1 (en) | Method and apparatus for arbitrating access to a PCI bus by a plurality of functions in a multi-function master | |
| WO2014022424A1 (en) | Phase-based packet prioritization | |
| EP1820109B1 (en) | Time-based weighted round robin arbiter | |
| US8060667B2 (en) | Apparatus and method for processing high speed data using hybrid DMA | |
| CN111026699B (zh) | 基于环形总线的多核网络通信方法、装置及系统 | |
| CN100426258C (zh) | 嵌入式系统及其缓冲器尺寸决定方法 | |
| JP3985085B2 (ja) | Dma制御装置 | |
| JP4309508B2 (ja) | Dma制御装置 | |
| JPH1125036A (ja) | 調停システム、およびアクセスを調停する方法 | |
| US7747806B2 (en) | Resource use management device, resource use management system, and control method for a resource use management device | |
| JP4898527B2 (ja) | リソース使用管理装置、リソース使用管理システム及びリソース使用管理装置の制御方法 | |
| US20070198730A1 (en) | Embedded system with a bus and arbitration method for same | |
| JPH10262070A (ja) | データ処理システム | |
| JP2020129205A (ja) | 制御装置および制御方法 |