TWI323855B - Improved computing architecture and related system and method - Google Patents

Description

1323855 及協同處理器（C〇Pr〇cessor)14r14n(該些協同.處理器係經 由匯流排16以彼此聯繫且和該主處理器聯繫）、一個用於 從一個遠端的裝置（未顯示在第丨圖中）接收原始資料之輸 入琿18、以及一個用於提供處理後的資料至該遠端的來源 之輸出埠20。該機态1〇也包含一個用於該主處理器a的 記憶體22、分別用於協同處理器14ι一 14n的記憶體241_2乜 、以及一個該主處理器以及協同處理器經由匯流排】6所 共用的s己憶體2 6。該記憶體2 2係用作為該主處理器12的 程式與工作的記憶體，並且每個記憶體24广係用作為 一個別的協同處理器1^-1^之程式與工作的記憶體。該 共用的記憶體26係容許該主處理器12以及協同處理器14 能夠在彼此之間傳輸資料，以及能夠分別經由埠18與2〇 傳輸資料往返於該遠端的裝置。該主處理器12以及協同 處理器14也接收一個共同的時脈信號，該時脈信號係控 制該機器10處理該原始資料的速度。 一般而言’該計算機器1 〇係有效地將原始資料的處理 分配在主處理器12以及協同處理器14之間。例如是聲納 陣列（第4圖）之遠端的來源（未顯示在第1圖中）係將原始 資料經由埠18載入該共用的記憶體26之一個區段，該區 段係作用為一個用於該原始資料的先進先出（FIF0)緩衝器（ 未顯示出）。該主處理器12係從記憶體26，經由匯流排】6 來取得該原始資料，並且該主處理器以及協同處理器14 接著係處理該原始資料、視需要地經由匯流排1 6以在彼 此之間傳輸資料。該主處理器1 2係將處理後的資料栽入 1323855 另一個被界定在該共用的記憶體26中之FIFO緩衝写（未顯 示出）’並且該遠端的來源係從此FI經由該埠2 〇來取得 該處理後的資料。 在一個動作的例子中，該計算機器丨〇係藉由在原始資 料上順序地執行n+1個各別的運算來處理該原始資料，其 中這些運算係一起組成一個例如是快速傅利葉轉換的

處理演算法。更明確地說，該機器1〇係從該主處理器U 以及協同處理器14來形成一個資料處理管線。對於一個 特定的頻率之時脈信號而言，此種管線係通常容許該機器 1〇能夠比一種只具有單-處理器的機器更快速地處理該原 始資料。 ' 在從該記憶趙26中之原始資料的刚(未 :寻原始資料之後，主處理器12係在該原始資料上執行一 個例如是三角函數之第一運算。此運算係羞生一個第一 果，且該處理器12係儲存該第一結果在一個於記憶體『6 内所界定之第一結果的FIF〇(未顯示出)中 理器心執行-個料在該記料22巾的 = 該程式的控制下執行上述的動作。且在 用該記憶體22作器12也可以使 作為工作的s己憶體以暫時 該第-運算的中間間隔時所產生之資料。I處理器在 出)取二^在從U憶趙26中之第一結果的FIF0(未續干 出）取仔該第一結果之後在 、不.‘肩不 執订一個例如是對數的函數之第二運算 :果 產生一個第二結果，且#協 ^ 一運异係 且該協同處理器14ι係儲存該第二結 10 I323855 果在-㈣記憶It 26内所界定之第二結果的fif〇(未顯示 出）中。典型地’該協同處理器14ι係執行—個儲存在該記 隱體24丨_的程式’並且在該程式的控制下執行上述的動 作。該協同處理器14ι也可以使用該記憶趙％作為工作 的記憶體以暫時儲存該協同處理器在該第二運算的中間間 隔時所產生之資料。 接著’協同處理器242_24n係以—種類似於上述針對 ^同處理II 24l的方式，在第：至第（㈣個結果上順序地 執行第二至第η個運算。 藉由協同處理器24η所執行的第η個運算係產生最後 的結果，亦即，該處理後的資料。該協同處理胃％係將 該處理後的資料載人-個被界定在記憶體26 Μ之處 之觸（未顯示出），並且該遠端的裝置（未顯示在 第1圖中)係從此FIFO取得該處理後的資料。 一：為主處理器12以及協同處理器“是同時執行處理 :之不同的運算，因此該計算機ϋ 10係通常能夠比 處理器之順序地執行該不同的運算之計算機 速地處理該原始資料。明確地說，在未執行完前一 組的^始資料之时n+1個運算之前，該單一處理器並無 法取得新一組的原始資料。 疋利用上述的管線技術，該 Γ在僅執行第一運算之後，就取得新-組 ,^ 对於個特定的時脈頻率而言，相較 理”機益(未顯不在第1圖中）’此種管線技術 可以曰’、該機器1。處理原始資料的速度大約為州的倍數 ^23855 或者是，該計算機器10可以藉由在該原始資料上同時 執行一個例如是FFT的處理演算法之η + ι個分量 (inStance)來平行處理該原始資料。換言之，若該演算法 如上所述之先前的例子包含n+1個順序的運算，則該主處 理器以及協同處理器14係、分別在個別組的原始資料上 順序地執行所有的n+1個運算^此，對於—個特定的時 脈頻率而言，此平行處理的技術就像是上述的管線技術， 相較於單-處理器的機器（未顯示在第i圖中），其可以增 快該機器ίο處理原始資料的速度大約為η+ι的倍數。曰 ，然而_，儘管該計算機U。可以比單一處理器的電腦機 器（未顯不在第1圖中）更惟；步祕考畑坎_ ;更陕速地處理資料，但是該機器10 的資料處理速度通常是遠小於處理器時脈的頻率。明確地 說，該計算機器10的資料處理速度係受限於該主處理器 12以及協同處理器14處理資料所需的時間。為了簡潔起 見，此種速度限制的一個例子是結合主處理胃12來加以 論述，儘管可瞭解的是，此論述也適用於該 14。如上所述，該主處理 良 ^态12係執仃一個控制該處理器以 用：種所要的方式來處理f料之程式。此程式係包含該處 理裔12所執行之一個順序的指令。然而，處理器Μ血型 地需要多個時脈週期以執行單一指令，並且通常必須執行 多個指令以處理資料的—個單一值。例如，假設該處理器 12是將-個第―資❹A(未顯示出）乘上—個第二資料值 B(未顯不出）。在第—個時脈週期期間，該處理器Μ係從 12

期=22取仔—個乘法指令。在第二以及第三個時脈週 期期間’該處理器12從記憶體26分別取得a與B

四個時脈週期期間，該處理器12係相乘A與B，並且在第 ，個時脈週期期間’其係儲存所產生的乘積在該記憶體以 或26中、或是提供該所產生的乘積至遠端的裝置（未顯示 出）。每是一種最佳狀況，因為在許多情形中，該處理器 12需要額外的時脈週期用於額外花費的…”此⑽。工作i ，例如，初始化以及關閉計數器。因此，該處理器Η最 佳也需要五個時脈週期、或是每個資料值最佳也需要2 5 個時脈週期的平均值，以處理A與B。 ·

因此，。該計算機器10處理資料的速度通常是遠低於驅 動主處理器12以及協同處理器14的時脈頻率。例如，若 處理器12係被提# !.〇個十億赫茲(GHz)的時脈，但每個 貧料值卻需要2.5個時脈週期的平均值，則有效的資料處 理速度係等於（1.GGHz)/25 = Q 4GHz。此有效的資料處理 速度通常是以每秒的運算數為單位來加以描述。因此，在 此例子中，對於l.0GHz的時脈速度而言，該處理器12的 等級將被定為0.4個十億運算/秒（G〇ps)的資料處理速度。 第2圖疋一種硬接線的（hardwired)資料管線的方 塊圖，對於一個特定的時脈頻率而言，該資料管線3〇典 型地可以比一個處理器更快速地處理資料，並且通常是在 實質上與該管線被提供的時脈相同的速率下。該管線3〇 係包含運算子（operator)電路32广32n，每個運算子電路係 在個別的資料上執行一個別的運算，而不執行程式指令。 13 換言之，所要的運算係“被 路32 έu a 個電路32中’使得該電 特定^ 料算，^需要料指令。對於一個 特疋的時脈頻率而言，藉由排 外花眚π — F除與執仃程式指令有關的額 外化費之下’該管線30比一個 行更多的運算。 0處&典型地可以每秒執 可以I如個Γ 一個特定的時脈頻率而言，該管線3〇通常 了以比一個處理器更快速地解出以下的方程式： (1) Y(xk) = (5xk + 3)2xk :中xk代表一個序列的原始資料值。在此例子 =電路32l是-個計算5Xk的乘法器，電路叫是一個計 M3的加法器，並且電路Μη,是一個計算 (5xk+3)2xk的乘法器。 在帛個時脈週期k=1的期間，該電路％係接收資 料值Χι並且將它乘上5以產生5Χι。 在第二個時脈週肖k=2的期間，該電路叫係從電路 主1接收5X1並且加上3以產生㈣。同時，在該第二個 時脈週期期間，電路32ι係產生5χ2。 在第一個時脈週期k=3的期間，該電路SI係從該電 路％接收5Χι + 3並且乘上2xl(實際上將5χι + 3右移&個 位疋）以產生第-個結果（5Xl + 3)2x匕同時，在該第三個時 脈週期期間，該電路32l係產生5χ3並且該電路咚係產生 5Χ2+3 〇 3玄管線30係用此種方式持續處理後續的原始資料值 xk ’直到所有的原始資料值都被處理為止。 1323855 因此’在接收到一個原始資料值Χι之後的兩個時脈週 期的延遲後（此延遲通常是被稱為該管線30的延遲 (latency))，該管線係產生該結果（5χι + 3)2χι，並且之後係 每個時脈週期都產生一個結果。 在忽略該延遲（latency)之下，該管線30因此具有一 個等於時脈速度的資料處理速度。作為比較地，對於一個 特定的時脈速度而言，假設主處理器12以及協同處理器 14(第1圖）如上述的例子具有〇 4倍的時脈速度之資料處 理速度’該管線30可以比該計算機器ι〇(第1圖）快2. 5 倍地處理資料。 仍請參考第2圖，設計者可能會選擇在一種例如是現 場可程式化的閘陣列（FPGA)之可程式化的邏輯IC(pLiC)中 實施該管線30 ’因為PLIC比起特殊應用IC(ASIC)係容許 更大的設計與修改彈性。為了在一個PL I c内配置硬接線的 連線’設計者僅須設定被設置在PLic内之互連線配置的暫 存器至預設的二進位狀態。所有這些二進位狀態之組合係 通常被稱為“韌體，’。典型地，設計者係將此韌體載入一個 非依電性記憶體中（未顯示在第2圖中），該非依電性記憶 體係耦接至該PLIC ^當吾人“導通”PLIC時，該plic係從 該記憶體下載該韌體到該互連線配置的暫存器中。因此， 為了修改PLIC的功能，設計者僅修改該韌體，並且容許該 PL IC能夠下載該修改過的韌體到該互連線配置的暫存器中 。此種藉由僅修改該韌體來修改PLIC之功能在製作原型的 階段以及用於“現場，，升級該管線30之期間是特別有用的。 15 然而，該硬接線的管線3Q典型地無法執行所有的演算 法，尤其是那些需要重要的決策之演算法一個處理号並 型地可以執行一個決策指令（例如，條件式指令，像是“苦 A ’則前進至B，否則前進至C”）大約和其所能執行-個且 有相當的長度之運算的指令（例如，“ a+b，’）—樣 儘 ‘管該：線3°可能可以做-項相當簡單的決定(例如 A>B?)，其典型地仍無法執行相當複雜的決定（例如，“若 A’則前進至B，否則前進至c，’)。並且’儘管吾人可能可 以設計該管線30以執行此種複雜的決定’但是所需的電 路尺寸與複雜度通常使得此種設計變成不切實際的，尤其 是-個演算法係包含多個不同之複雜的決定之情形。 因此’處理器係典型地被利用在需要重要的決策之應 :中而硬接線的官線係、典型地限於需要很少或是沒有決 策之“處理數字的（number_crunching)，，應用。 &下所述地’吾人設計/修改-種以處理器為基 礎的計算機器（例如，第1圖的計算機器HO是比設計/修 :一種硬接線的管線(例如，第2圖的管線3〇,尤其是該 管線30包含多個PLIC時）典型地為較容易的。 例如是處理器以及其週邊設備（例如，記憶體）之計算 :件係典型地包含工業標準的通訊介面，該些通訊介面係 助於。亥：組件的互連線，以形成一個以處理 計算機器。 ，、型地，一個標準的通訊介面係包含兩層：一 層以及一個服務層。 16 ^23855 e亥實體層係包含構成該介面的電路以及對應的電路互 f線與此電路的操作參數》例如，該實趙層係包含連接該 至匯饥排的接腳、閂鎖住從該些接腳所接收到的資料 之緩衝器、以及驅動資料到該些接腳上的驅動器。該些操 作參數係包含該些接腳接收到的資料信號之可接受的電壓 範圍1於連線與讀取資㈣信號時序、以及支援的運算

模式（例如’叢發（burst)模式、分頁模式）。習知的實體層 係包含電晶體電晶體邏輯（TTL)以及RAMBUS。 玄服務層係包含一個計算組件傳輸資料所依循的協定 。該協定係定義肖資料的格式以及該組件傳送與接收該格 式化後的資料利的方式。習知的通訊協定係包含檔案傳 輸協定（FTP)以及TCP/IP(擴充）。 因此，因為製造商與其他者都典型地設計具有工業標 準的通訊層之計算組件，所以吾人典型地可以在很小的:

力下就設計出此種組件的介面並且將其互連到其它的計算 組件。此係容許吾人能夠將其大部分的時間專注於計算機 器的其它部份之設計，並且能夠藉由增加或是移除組件來 輕易地修改該機器。 設計支援工業標準的通訊層之計算組件係讓吾人能夠 藉由從一個設計庫（1 ibrary)利用一種現有的實體層之設計 來節省設計時間。此也確保吾人可以輕易地將該組件界接 到現成的計算組件。 並且，利用支援一種共同的工業標準的通訊層之計曾 组件來設計計算機器係容許設計者能夠在很少的時間與努 17 1323855 力下就互連該些組#。因為該#組件t援-種纟同的介面 層，因此設計者可以在很少的設計努力下就經由一系統匯 流排來將其互連。並且，因為該支援的介面層是一種工業 標準，因此吾人可以輕易地修改該機器。例如，吾人可以 隨著系統設計的演進來增加不同的組件以及週邊設備至該 機器或疋σ人可以隨著該技術的演進來輕易地增加/設 計下-代的組件。再者，因為該些組件支援—種共同的工 業標準的服務層’因此吾人可以將一種實施對應的協定之 現有的軟體模組納入該計算機器的軟體中。因此吾人可 以在很少的努力下界接該些組件，因為該介面設計實質上 已經是適當的’並且因此可以專注於設計該機器中使得該 機器執行所要的功能之部份（例如，軟鱧）。 然而，對於被使用來構成例如是第2圖的管線3〇之硬 接線的管線之組件（例如，PLIC)而言，存在有未知的工業 標準的通訊層。 因此，為了設計一種具有多個puc的管線，吾人典型 地耗費相當大量的時間並且盡相當大的努力於“從頭，，設計 與除錯在PLIC之間的通訊層。典型地，此種特別的通訊層 係依據在PLIC之間傳輸的資料之參數而定。同樣地，為了 設計一種界接處理器的管線，吾人將必需耗費相當大量的 時間並且盡相當大的努力於從頭設計與除錯在管線與處理 益之間的通訊層。 類似地，為了藉由增加一個pLIC至此種管線以修改該 管線，吾人典型地耗費相當大量的時間並且盡相當大的努 力於設計與除錯在所增加的PLIC與現有的PLIC之間的通 訊層。同樣地，為了藉由增加一個處理器以修改一個管線 或疋為了藉由增加一個管線以修改一個計算機器，吾人 將必需耗費相當大量的時間並且盡相當大的努力於設計與 除錯在該管線與處理器之間的通訊層。 因此，請參考第1與2圖，當設計一種計算機器時， 因為在界接多個PLIC上的困難度以及在將一個處理器界接 至一個管線上的困難度，因此吾人通常被迫要做出重大的 取捨。例如，.在一種以處理器為基礎的計算機器中，吾人 係被迫要犧牲處理數字的速度來交換得到複雜的決策功能 以及設計/修改的彈性。相反地，在一種硬接線之以管線 為基礎的計算機器中，吾人係被迫要犧牲複雜的決策功能 以及設計/修改的彈性來交換得到處理數字的速度。再者 ，由於在界接多個PLIC上的困難度，因此吾人要設計一種 具有許多的PLIC之以管線為基礎的機器通常是不切實際的 。於是，實際之以管線為基礎的機器通常僅具有有限的功 月&。並且，由於在將一個處理器界接至一個PLIc上的困難 度，因此要將一個處理器界接至超過一個PLIC是不切實際 的。於是，藉由組合處理器以及管線所獲得的利益將會是 極微小的。 因此，對於一些容許吾人能夠結合以處理器為基礎的 機器之決策功能以及硬接線之以管線為基礎的機器之處理 數字的速度之電腦架構產生了需求。 【發明内容】 19 在本發明的一個眘炉Y丨+ 貫知例中，一種同等向量的（peer_ vector)機器係包含一彻+ 個主機（host)處理器以及一個硬接線 的管線加速器。該主嫌由 /王機處理器係執行一個程式並且回應該 程式以產生主機資料， 而該管線加速器係從該主機資料產 生管線資料。 根據本發明的另—佃 ώ . 個實施例’該管線加速器係產生管 線資料，並且該主機虚 理器係從該管線資料產生主機資料

因為S亥同等向.量的機哭4七入 h石 ”機盗係包含一個處理器以及一個為 接線的管線加速器兩去 _ , ^ ^ 兩者，因此該同等向量的機器通常可^ 比—個僅包含處理器或县仿 益次疋僅包含硬接線的管線之計算機§ 更有效率地處理資料。你丨“五 例如，吾人可以設計該同等向量合 機β以使付4主機處理！！執行決策以及密集的非數學運》 ’而該加速器係執行密集的數學運算。對於-個特定❹ 脈頻率而言，藉由將密集的數學運算轉移至該加速器，自 同等向量的機器通當可以太 ^ ^ rX ^ %*可以在一個速度超過一種只有處理器 的機器所能處理該資料的速度下處理資料。 【實施方式】

第3圖疋一種具有根據本發明的一個實施例之同等向 量的架構之計算機器40的概要方塊圖。除了主機處理器 42以外，該同等向量的機器4〇係包含一個管線加速器ο ，该官線加速器44係執行至少一部份的資料處理，並且 其因此有效地取代在第丨圖的計算機器1〇中之協同處理 窃14之庫（bank) »因此，該主機處理器42以及加速器 20 1323855 器44用於進一步的處理。 在另一個替代例中，該管線加速器44係直接從遠端的 裝置經由埠56接收原始資料，並且處理該原始資料。該 加速器44接著可以將處理後的資料經由埠6〇而直接傳回 該遠端的裝置、或是可以傳送處理後的資料至主機處理器 42用於進一步的處理。在後者的情形中，該加速器44可 以如上所述地將該資料包覆在訊息物件中。 在另一個替代例中，除了該硬接線的管線74之外，該 加速器44可以包含一或多個例如是數位信號處理器（DSp) 之執行指令的處理器，以補充該些管線處理數字的功能。 Μ同等向詈的機器之實施例 仍請參考第3圖’在一個實施例中，該管線匯流排5 〇 是一個標準的133MHz之PCI匯流排，該些管線74是内含 在一或多個標準的PMC卡之上，並且該記憶體52是一或多 個分別位在一個別的PMC卡之上的快閃記憶體。 該同等向量的機器之鹿用你丨 第4圖是一種結合有根據本發明的一個實施例之第3 圖的同等向量的機器40之聲納系統80的方塊圖。除了該 機器4 0之外’該系統8 0係包含一個用於接收與發送聲納 信號之換能器元件84广84n的陣列82、數位至類比轉換器 (DAC)86广86n、類比至數位轉換器（ADC)88i-88n、以及一個 資料介面90 ^因為聲納信號的產生與處理通常是密集的數 學之函數，因此對於一個特定的時脈頻率而言，如同以上 結合第3圖所述地’該機器40通常可以比習知的計算機 36 祕L例如 >處理器的機器10(第1圖））更快速且更有效率 地執行這些函數。

έ 1在、個發送模式的操作期間，該陣列82係發送一個聲 號進入種例如是水(未顯示出）的媒介物中。首先， 2等向量的機器40係轉換在—料92之上所接收的原 。β號資料成| η個數位信號，每個陣列元件84都有一 號這些仏號的大小與相位係決定該#列μ的 :送束的形態。接著，該機$ 4〇係提供這些數位信號至 ”面9〇，β亥介面90係提供這些信號至個別的DAC 86用於 轉換成為個別的類比信號。例如，該介面9"以作用為 -：緩衝器，其係連續地從該機胃4〇接收數位信號，健 子U號直到其接收且緩衝儲存所冑η個數位信號為止 ，並且接㈣時提供這些順序的㈣取樣給個料DAC 86 。於是’換能器it# 84係將這些類比信號轉換成為個別 的聲波„亥些聲波係彼此干涉以形成一個聲納信號的波束

在一個接收模式的操作期間，該陣列82係從該媒介物 (未顯示出）接收一個聲納信號。該接收到的聲納信號係由 該發送的聲納信號被遠端的物件所反射之部份以及由環境 與遠端的物件所發射的聲音能量所構成。首先，換能器元 件84係接收組成該聲納信號之個別的聲波，轉換這些聲 波成為η個類比信號，並且提供這些類比信號至A])c 88用 於轉換成為η個個別的數位信號。接著，該介面9〇係提 供這些數位信號至該同等向量的機器4〇以供處理。例如 37 ，該介面90可以作用為一個並列地從ADC 88接收該些數 · 位信號並且接著串列地提供這些信號給該機器4〇之緩衝 态。該機器40在該些數位信號上所執行之處理係決定該 陣列82之接收束的型態。例如是濾波、帶移、頻譜轉換（ 例如，傅利葉轉換）、以及捲積（c〇nv〇luti〇n)之額外的處 理步驟係被應用到該些數位信號。該機器4〇接著係經由 —個埠94提供該處理後的信號資料至另一個裝置，例如 ’用於觀看所找到的物體之顯示裝置。 儘官以上係結合該聲納系統8 〇加以論述，但除了聲納 系統以外的系統也可以納入該同等向量的機器4 〇。 先前的論述係被提出以使得熟習此項技術者能夠完成 及使用本發明。對於熟習此項技術者而言，各種對於該些 實施例的修改將會是相當明顯的，並且在此所述之上位的 原理可以被應用至其它的實施例與應用，而不脫離本發明 的精神與範疇。因此，本發明並非欲被限制於所展示的實 施例，而是欲被授予和在此所揭露的原理及特點一致之最 鲁 廣的範疇。 【圖式簡單說明】 (一）圖式部分 第1圖是具有一種習知的多處理器的架構之計算機器 的方塊圖。 第2圖是一種習知的硬接線的管線之方塊圖。 第3圖疋具有一種根據本發明的一個實施例之同等向 量的架構之計算機器的概要方塊圖。 38 1323855 第4圖是一種結合有根據本發明的一個實施例之第3 圖的同等向量的計算機器之電子系統的概要方塊圖。 (二）元件代表符號 1 0計算機器 12主處理器 lt-l^協同處理器 1 6匯流排 18輸入埠 φ 20輸出埠 22、21-21、26 記憶體 30資料管線 32、32^32。運算子電路 40計算機器 42主機處理器 44管線加速器 46處理器之記憶體 # 48介面記憶體 5 0匯流排 52韌體記憶體 5 4、5 6輸入皡 58、60輸出埠 61路由器 62處理單元 64訊息處理機 39 1323855 66處理單元之記憶體 6 8處理機之記憶體 70加速器配置的記錄處 72訊息配置的記錄處 74、7^-71 管線 8 0聲納系統 82換能器元件的陣列 84!-84n換能器元件 鲁 數位至類比轉換器（DAC) 類比至數位轉換器（ADC) 90資料介面 92 、 94 埠

40

Claims (1)

132385 啊年丨丨月$修正本 拾、申請專利範圍·· i·—種同等向量的機器，其係包括： 一個主機處理器，其係可運作 门由 執仃—個程式指令， 並且回應於該程式指令而可運作 及 思作以產生第—主機資料；以 一個管線加速器，其係耦接至 ^ „ . 柄莰主该主機處理器並且可運 作以在不執行程式指令下接收該 ^ ^ ^ , 弟主機資料且從該第一 主機資料產生第一管線資料。 其中該 2. 如申請專利範圍帛1項之同等向量的機器 主機處理器係更可運作以： 接收第二資料；以及 從該第二資料產生該第一主機資料。 其中該 3. 如申請專利範圍帛！項之同等向量的機器 主機處理器係更可運作以： ° 從該管線加速器接收該第一管線資料；以及 處理該第一管線資料。 其中該 (如申請專利範圍帛！項之同等向 主機處理器係更可運作以： B 從該管線加速器接收該第一管線資料；r 從該第-管線資料產生該第一主機資科广及 5.如申請專利範圍第〗項之同等 括： 的機器，其更包 一個介面記憶體，其係耦接至該主 速器，拍日且古如植 機處理器與管線加 逯並且具有一個第一記憶體區段； 41 1323855 其中該主機處理器係可運作以， 儲存該第一主機資料在該第一記憶體區段中，以 及 從該第一記憶體區段提供該第一主機資料至該管 線加速器。 6. 如申請專利範圍第1項之同等向量的機器，其更包 括： 一個介面記憶體，其係耦接至該主機處理器與管線加 速器’並且具有第一與第二記憶體區段； 其中該主機處理器係可運作以， 健存該第一主機資料在該第一記憶體區段中， 從該第一記憶體區段提供該第一主機資料至該管 線加速器， 從該管線加速器接收該第一管線資料， 儲存該第一管線資料在該第二記憶體區段中， 從該第二記憶體區段取得該第一管線資料至該主 機處理器，以及 處理該第一管線資料。 7. 如申請專利範圍第丨項之同等向量的機器其中該 主機處理器係可運作以配置該管線加速器。 8_如申請專利範圍第丨項之同等向量的機器，其中該 管線加速器係包括一個可程式化的邏輯積體電路。 9. 一種同等向量的機器，其係包括： 一個管線加速器，其係可運作以在不執行程式指令下 42 1323855 產生第—管線資料；以及 一個主機處理器，其係耦接至該管線加速器，並且可 運作以執行一個程式指令以及回應於該 以接收該第-管線資料，並且從該第一管線資料產：第運： 主機資料。 ίο.如申請專利範圍第9項之同等向量的機器，其中該 管線加逮器係更可運作以： 接收第二資料；以及 從該第二資料產生該第一管線資料。 _ * η.如申請專利範圍第9項之同等向量的機器，其中該 管線加速器係更可運作以： 從該主機處理器接收該第一主機資料；以及 處理該第一主機資料。 12. 如申請專利範圍第9項之同等向量的機器，其中該 管線加速器係更可運作以： 從該主機處理器接收該第一主機資料；以及 從該第一主機資料產生該第一管線資料。 鲁 13. 如申請專利範圍第9項之同等向量的機器，其更包 括： 一個介面記憶體，其係耦接至該管線加速器與主機處 理器’並且具有一個第一記憶體區段；並且 其中該主機處理器係可運作以， 儲存來自該管線加速器的第一管線資料在該第一 記憶體區段中，以及 43 從該第-記憶體區段取得該第—管線資料。 括： 14·如申請專利謂9項之同等向量的機器，其更包 一個介面記憶體，其係耦接至 理哭，“曰各 柄丧至該管線加速器與主機處 ° 並且八有第一與第二記憶體區段； 其中該主機處理器係可運作以， 儲存來自該管線加速器的第-管線資料在該第一 記憶體區段中， 冰貝付隹涊弟 從該第-記憶體區段取得該第一管線資料， 及 料該第一主機資料在該第二記憶體區段中，以 ㈣第二記憶體區段提供該第 線加速器；並且 κ 王硪 其中該管線加速器係可運作以處 段所接收的第-主機資料。 $ »己隐紅 主椹Γ如申請專利範圍第9項之同等向量的機器，其中該 機處理器係可運作以配置該管線加速器。 16.-種用於改良計算架構之系統，其係包括： 個裝置’其係可運作以產生原始資料； 一個主機處理器，其係搞 行-個寇争耦接至該裝置並且可運作以執 朴ΓΓί 以及回應於該程式指令而可運作以從該 原始資料產生主機資料；以及 一個管線加速器’其係耦 作以在不執行mΑ 接主该主機處理器並且可運 "下接收該主機資料且從該主機資料 44 1323855 產生管線資料。 π.—種用於改良計算架構之系統，其係包括： 一個裝置，其係可運作以產生原始資料； 一個管線加速器，其係耦接至該裝置並且可運作以 不執行程式指令下從該原始資料產生管線資料；以及 -個主機處理器，其係麵接至該管線加速器並且可運 作以執行一個程式指令以及回應於該程式指令而可運作以 接收該管線資料並且從該管線資料產生主機資料。 18. —種改良計算架構之方法，其係包括： 藉由利用-個主機處理器執行一個程式指令以產 —主機資料；以及 利用-個管線加速器以在不執行程式指令下從該第一 主機資料產生第一管線資料。 19. 如申請專利範圍第18項之方法，其更包括： 接收原始資料； 其中產生該第-主機資料係包括從 第一主機資料。 貝竹座生该 20. 如申請專利範圍第18項之方法其中 主機資料係包括從該第一f線資A咕 。第一 ^ ^踝貧科產生該第一主機資料。 田广·如申請專利则18項之方法，其更包括藉由利 用“主機處理器執行該程式以從該第一管線 主機資料。 矛一 請專利範圍第18項之方法，其更包括藉由利 用該主機處理器執行一個程式指令以配置該管線加速器。 45 1323855 23. 一種改良計算架構之方法，其係包括 利用一個管線加速器以在不執行人 管線資料；以及 飞心令下產生第一 藉由利用一個主機處理器執行一個 一管線資料產生第一主機資料。 程式指令 以從該第 ’其更包括： 該原始資料產生該

24.如申請專利範圍第23項之方法 接收原始資料； 其中產生該第一管線資料係包括從 第一管線資料。 25. 如申請專利範圍第23項之方法，其中產生該第一 管線資料係包括從該第一主機資料產生該第一管線資料。 26. 如申請專利範圍第23項之方法，其更包括利用該 管線加速器以從該第一主機資料產生第二管線資料。 27. 如申請專利範圍第23項之方法，其更包括藉由利 用該主機處理器執行一個程式指令以配置該管線加速器。

拾壹、圖式： 如次頁 46