[go: up one dir, main page]

TWI323489B - Fabricating process and structure of trench power semiconductor device - Google Patents

Fabricating process and structure of trench power semiconductor device Download PDF

Info

Publication number
TWI323489B
TWI323489B TW095129704A TW95129704A TWI323489B TW I323489 B TWI323489 B TW I323489B TW 095129704 A TW095129704 A TW 095129704A TW 95129704 A TW95129704 A TW 95129704A TW I323489 B TWI323489 B TW I323489B
Authority
TW
Taiwan
Prior art keywords
layer
trench
semiconductor device
power semiconductor
conductive
Prior art date
Application number
TW095129704A
Other languages
English (en)
Other versions
TW200809982A (en
Inventor
Kou Liang Jaw
Tsung Chih Yeh
Teck Wei Chen
Tien Min Yuan
Ming Chuan Chen
Original Assignee
Mosel Vitelic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mosel Vitelic Inc filed Critical Mosel Vitelic Inc
Priority to TW095129704A priority Critical patent/TWI323489B/zh
Priority to US11/826,080 priority patent/US20080035989A1/en
Publication of TW200809982A publication Critical patent/TW200809982A/zh
Application granted granted Critical
Publication of TWI323489B publication Critical patent/TWI323489B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0293—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using formation of insulating sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0295—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the source electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H10D64/2527—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices for vertical devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H10D64/663—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a silicide layer contacting the layer of silicon, e.g. polycide gates

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

1323489 九、發明說明： 【發明所屬之技術領域】 本案係關於一種溝渠式功率半導體裝置及其製法，尤指一 種具較低電阻值閘極層（low sheet resistance gate layer)之溝渠式功率半導體裝置及其製法。 • 【先前技術】 現今，溝渠式功率半導體裝置，例如溝渠式功率金氧 半場效電晶體（trench M0SFET)，因具有低導通電阻及高 • 開關速度之雙重優勢而被業界廣為應用。溝渠式功率金氧 • 半場效電晶體與傳統功率金氧半場效電晶體的差別係將 前者之閘極導體做在溝渠内，其好處在於可縮小元件面 積、增加元件密度且不會巨幅增加導通電阻。 φ 請參閱第一圖（a)〜（g)，其係為一示範性之傳統製作 溝渠式功率金氧半場效電晶體之結構流程示意圖。如第一 圖（a)〜（g)所示，傳統的製作方法主要包括步驟：首先， 如第一圖（a)所示，提供基板11，並於基板11上方形成磊 晶層（epitaxial layer)12 及罩幕氧化層（mask oxide)13。接著，如第一圖（b)所示，於基板11上進行微 影與蝕刻製程，以移除部分罩幕氧化層13及磊晶層12， 並形成溝渠結構14。之後，如第一圖（c)所示，移除罩幕 ' 氧化層13,並於磊晶層12之表面及溝渠結構14之内壁面 1323489 -* 形成閘氧化層（gate oxide)15。然後，沉積多晶石夕層 • (polysi 1 icon layer)16，以覆蓋溝渠結構14。隨後，如 ' 第一圖（d)所示，移除部份多晶矽層16，以於溝渠結構14 中形成閘極Π。然後，進行本體植入（body implantation) 及本體驅入（body drive-in)製程，使蟲晶層12中形成本 體結構121，如第一圖（e)所示。 接著，如第一圖（f)所示，於本體結構121上形成光 阻層 18，並以光罩微影定義源極光阻（source ® photoresist)後，進行源極植入（source implantation) 及源極驅入（source dr i ve- i η)製程，以形成源極結構 122，如第一圖（g)所示。然後，進行例如沉積介電質層、 •形成導接金屬層等等後續製程之後，便可完成溝渠式功率 - 金氧半場效電晶體之製作。 近年來，溝渠式功率金氧半場效電晶體的溝渠結構深 度有往越來越淺發展的趨勢，如此不只會造成填在溝渠結 構中的閘極的橫截面面積減少，使得閘極的電阻值變高， * 而且當溝渠式功率金氧半場效電晶體在高頻切換時，閘極 的電阻值升高將會造成電晶體的電阻-電容延遲時間（RC delay time)增加，因而影響到電晶體的切換速度，進而 造成電子產品的運作速度無法提昇。因此當溝渠式功率金 氧半場效電晶體的溝渠結構深度越淺時，電晶體亦須有較 低的閘極電阻值，以增進元件之高頻操作性能。 為使溝渠式功率金氧半場效電晶體具有較低的閘極 ' 電阻值，傳統技術已利用石夕化鈦層（Titanium si 1 icide 1323489
Layer)的導入而達到使閘極淨電阻值降低之目的。請參閱 第二圖，其係為美國專利公開號第US 2003/0168695A1號 申請案所揭示之溝渠式功率金氧半場效電晶體的部分結 構示意圖。如第二圖所示，該溝渠式功率金氧半場效電晶 體之結構除同樣具有基板11、磊晶層12、本體結構121、 源極結構122、閘氧化層15、閘極17以及罩幕層21外， 另外於閘極17及罩幕層21上更形成具有低導電特性之矽 化鈦層（Titanium silicide Layer)22，由於石夕化鈦層22 的電阻值約為閘極17(通常為多晶矽）的1/5，且閘極17 之間係呈現並聯連接的狀態，因此藉由增設矽化鈦層22 便可降低閘極17的淨電阻值。 雖然傳統的溝渠式功率金氧半場效電晶體可利用閘 極Π上方另外形成矽化鈦層22的方式達到降低閘極17 淨電阻值的目的，但是由於增設矽化鈦層22會造成閘氧 化層15的隔離功能不佳，尤其是在溝渠結構轉角的部分 矽化鈦層22、閘極17與源極結構122之間僅有部分區域 藉由閘氧化層15隔離，因此，當溝渠式功率金氧半場效 電晶體在相對較高電壓或高頻操作時將可能使得提供至 閘極17的電壓直接傳導到源極結構122，進而造成閘極 17與源極結構122之間短路，而使得溝渠式功率金氧半場 效電晶體無法正常運作。 因此，如何發展一種可改善上述習知技術缺失，且能 降低閘極淨電阻值之溝渠式功率半導體裝置及其製法，實 為目前業界所迫切需要解決之問題。 f發明内容】 本案之主要目的在於提供一 其製法’俾解決習知溝渠式功率半置2體裝 層會造成_化層的隔離 ㈣裝置之石夕化鈦 電麼直接傳導到源極a " 土，而使得提供至間極的 短路等缺點。 、°4進而k成閘極與源極結構之間 p作t達^II的’本案之-較廣義實施態樣為提供一種 驟..⑴提供基板，形成第 I f方法至少包含步 第一介電層及部分基板， =除心 化層於溝準έ ν珉厚木結構，（b)形成閘氧 結構，移除㈣乡a \ (e)㈣多晶㈣以覆蓋溝渠 移除第-“層= 二於溝渠結構中形成閘極;⑷ 板中形成本體於溝渠結構之表面，並於基 之Η .㈠、 )料源極於本體結構與閘氧化芦 之間，⑴形成絕緣層於閉極及美 =《乳化層 露邻八、眉2 間極側邊形成側壁結構，並曝 及源極與基板之曝露部分 於閘極表面 電層及側壁結構上；（j) 等 導電層及部转备二介*電層、部分第一 ，成第二導電層於導接區域及第二介電層之 )形成導接金屬層於第二導電層之上。日 為達上述目的，本案之另一較廣義實施態樣為提供一 1323489 種溝渠式功率半導體裝置’該裝置至少包含：基板；至少 一溝渠結構，形成於基板中；閘氧化層’形成於溝渠結構 之内壁面；閘極，形成於溝渠結構内部且突出於溝渠結構 之表面；側壁結構，形成於突出溝渠結構表面之閘極之側 邊；第一導電層，至少形成於閘極表面；以及源極結構， 形成於基板内且鄰近閘氧化層。 【實施方式】 體現本案特徵與優點的一些典型實施例將在後段的 說明中詳細敘述。應理解的是本案能夠在不同的態樣上具 有各種的變化，其皆不脫離本案的範圍，且其中的說明及 圖示在本質上係當作說明之用’而非用以限制本案。 請參閱第三圖（a)-(m)，其係為本案較佳實施例之溝 渠式功率半導體裝置之製作流程結構示意圖。於此實施例 中’溝渠式功率半導體裝置以溝渠式功率金氧半場效電晶 體為較佳，且其製作方法包括步驟：首先，如第三圖（a) 所示’提供基板311，並在基板311上形成墊氧化層312、 第一介電層313以及罩幕氧化層314。於本實施例中，基 ，3丨1可為矽基板。另外，第一介電層313可為例如罩幕 氣化♦層（Mask SiN)’且第一介電層313及罩幕氧化層 係以例如化學氣相 >儿積法（chemical vapor deP〇sition，CVD)所沉積而成，而罩幕氧化層314可為例 酸四乙酯氧化物（TetraEthyl 〇rth〇Silicate，TEOS) 成，但不以此為限。其中’墊氧化層312係具有缓衝 1323489 -； 的作用，可減低基板311與第一介電層313以及罩幕氧化 ' 層314之間的應力作用。 接著，如第三圖（b)所示，利用光罩微影與蝕刻製程 移除部分罩幕氧化層314，以定義出溝渠區域開口 315， 並曝露出部分第一介電層313。之後，如第三圖（c)所示， 利用罩幕氧化層314為罩幕，並以例如等向性蝕刻的方式 移除部分第一介電層313、部分墊氧化層312以及部分基 板311，以形成溝渠結構316。接著，移除罩幕氧化層314， ® 並以例如熱氧化的方式形成犧牲氧化層（未圖示），然後移 除該犧牲氧化層。隨後，如第三圖（d)所示，以例如熱氧 化的方式成長閘氧化層317於溝渠結構316的内壁面。由 ' 於閘氧化層317之厚度會影響溝渠式功率金氧半場效電晶 - 體的操作特性，因此可視需求控制調整閘氧化層317之厚 度。於形成閘氧化層317之後，如第三圖（d)所示，沉積 多晶矽層318於第一介電層313表面及填滿溝渠結構316 φ 内部。 然後，如第三圖（e)所示，以例如乾式蝕刻的方式將 部分多晶矽層318移除，以形成溝渠式功率金氧半場效電 晶體的閘極3181。隨後，如第三圖（f)所示，將第一介電 層313移除，以形成高度高於溝渠結構316或是墊氧化層 312表面之閘極3181。之後，對基板311進行本體植入以 及本體驅入製程，以於基板311中形成本體結構319。 於本體植入製程及本體驅入製程之後，如第三圖（g) 所示，在本體結構319上形成光阻層320，並以光罩微影 1323489 定義源極光阻（source photoresist)後，進行源極植入 (source implantation)及源極驅入（source drive-in)製 程，以形成源極321，然後移除光阻層320。於本實施例 中’源極321可介於本體結構319及閘氧化層317之間。 隨後’在上述結構上方以例如化學氣相沉積的方式形 成絕緣層322，此時由多晶矽組成之閘極3181與絕緣層 322之間會自然形成氧化層323，如第三圖（h)所示。接著， 以例如乾蝕刻的方式移除部分絕緣層322、部分墊氧化層 312以及部分氧化層323,以於突出於溝渠結構表面之閘 極3181的兩側邊分別形成側壁結構324,並曝露部分源極 321以及部分基板3Π，如第三圖（i)所示。 然後，如第三圖（j)所示，於前述結構上進行矽化金 屬沈積製程（salicidaticm)，以於閘極3181的表面以及 於源極層321及基板311的部分結構同時形成第一導電層 325、326。於本實施例中，第—導電層325、326可為^ 如石夕化鈦層（Titanium silicide Uyer)，其具有低導電 的特性’且由於石夕化鈦層的電阻值約為閘極3ΐ8ι多晶石夕 的1/5’且=兩問極3181之間係呈現並聯·態（未_ 不）’因此可糟由硬化鈦層達到降低閘極3181淨電阻值的 目的。於此實施例中，由於整氣化層312及罩幕氧化層Μ 之間另外形成第-介電層313，因此當第一介電層313被 移除後’將可得到高度高於墊氧化層312 I面之閉極 ’且設置於閘極3181表面的第一導電層325盘源極 之間尚可藉由側壁結構吻加強隔離，因此料案之 12 、》、 1323489 溝渠式功率金氧半場效電晶體在高頻操作時，第—導電層 325的導人將不會造成閘氧化層317的隔離功能不佳，: 此可以避免發生閘極3181與源極321之間發生短路的情 況。 然後，如第三圖⑴所示，以例如化學氣相沈積的方 式形成第二介電層327於前述結構上方，並接著形成光阻 330於第二介電層327 i ’以及利用微影製程定義導接區 域開口 33卜於本實施例中，第二介電層奶可包含例如 二層不同的介電材料層’其中之—層可為無掺質魏鹽玻 璃層⑽layer)328,另-層可為_石夕酸鹽玻璃層（腿 layer)329，但不以此為限。 接著，如第二圖（1)所示，藉由該導接區域開口 331 移除部分第二介電層327、部分第—導電層326、部分源 極321以及部分本體結構319，藉此以定義源極結構3211 以及導接區域332 ’之後移除光阻330。 於上述步驟之後，透過導接區域332於本體結構319 中進行植入以形成導接加成結構333，並使導接加成結構 333的表面透過導接區域332而曝露，如第三圖（u所示。 然後’利用例如濺鍍製程於第三圖（1)所示結構表面形成 第二導電層334。於本實施例中，第二導電層334可為例 如氮化鈦層（TiN Layer)，但不以此為限。之後，沉積導 接金屬層335於第二導電層334上，該導接金屬層335可 為例如鋁矽銅（AlSiCu)，但不以此為限。然後，於導接金 屬層335上形成保護層336，最後以光罩微影蝕刻定義導 丄j 丄j
㈣⑷所一 =3，如第三圖(c)所示)、塾二： 閘虱化層317 '閘極3m、本體結構31
側壁結㈣、第一導電層325、326、第二介電；3: 導接加成區域333、第二導電層334、源極結構、導 接金屬層335以及保護層336等，但不以此為限。豆中， 溝渠結構316係形成於基板311中，閘氧化層317則形成 於溝渠結構316之㈣面，酿3181肺歧溝渠結構 316内部且突出於溝渠結構316之表面。另外，側壁結構 324係形成於突出溝渠結構316表面之閘極Μ”之側邊， 第一導電層325、326則形成於閘極3181表面以及部分源 極結構3211之表面，源極結構3211則形成於基板3ιι内 且鄰近閘氧化層317。 於一些實施例中’閘極3181可為多晶矽層，第一導 電層325、326可為矽化鈦層，但不以此為限。此外，本 案之溝渠式功率金氧半場效電晶體更可包含一本體結構 319，形成於基板311内。另外，亦可包含一介電層327， 形成於第一導電層325、326以及側壁結構324上。 於其他實施例中，本案之溝渠式功率金氧半場效電晶 體亦可包含一導接加成結構333，形成於基板311上，以 及一第二導電層335，形成於介電層327及導接加成結構 二i上道本案之溝渠式功率金氧半場效電晶體更可 接=層335及—保護層336，形成於第二導電 層^上。其中，該第二導電層334可為氮化鈦層，但不 以此為限。 个 ‘上所述’本案主要係於塾氧化層M2及 314之間另外形成第-介電物，因此當第-介電層31; 移除後，將可得到高度高於墊氧化層312表面之閘極 :成於祕3181表面的第—導電層325與源極 、.，°構、3211之間可藉由側壁結構324進行隔絕，因此當本 案之溝渠式功率金氧半場效電晶體在高頻操作時，第 電層325可降低閘極3181的淨電阻值，進而提昇溝渠式 功率金氧半場效電晶體的操作電性。另外，藉由側壁結構 324的隔絕’第一導電層325的導入將不會造成閘氧化層 317的隔離功能不佳而使得提供至閘極3181的電壓直接 傳導到源極結構3211中，如此可避免閘極3181與源極結 構3211之間發生短路的情況。此外，形成於源極結構犯^ 的第一導電層326亦可增加源極結構3211的接觸面積。 是以，本案之溝渠式功率半導體裝置及其製法極具產業之 價值，爰依法提出申請。 ” 本案得由熟知此技術之人士任施匠思而為諸般修 錦’然皆不脫如附申請專利範圍所欲保護者。 15 丄 W3489 圖式簡單說明】 圖（a) (g).其係為一示範性之傳統製作 金氧半場效電晶體之結構流程示意圖。 /…工率 Ϊ ^ :其係為美國專利公開號第US _3/關695A1號 M -月Γ =揭"K之溝渠式功率金氧半場效電晶體的部分結 構不意圖。 （a) (m) ·其係為本餘佳實施例之溝渠式功率半 導體裝置之製作流程結構示意圖。 1323489 【主要元件符號說明】 11 :基板 121 :本體結構 13 :罩幕氧化層 15 :閘氧化層 17 :閘極 21 :罩幕層 311 :基板 _ 313 :第一介電層 315 :溝渠區域開口 317 :閘氧化層 • 319 :本體結構 - 321 :源極 322 :絕緣層 324 :側壁結構 327 :第二介電層 • 329:硼磷矽酸鹽玻璃層 331 :導接區域開口 333 :導接加成結構 335 :導接金屬層 3181 :閘極 12 ： 蟲晶層 122 源極結構 14 : 溝渠結構 16 : 多晶矽層 18 : 光阻層 22 : 石夕化鈦層 312 塾氧化層 314 罩幕氧化層 316 溝渠結構 318 多晶矽層 320 光阻層 3211 .源極結構 323 .氧化層 325 、326 :第一導電層 328 :無摻質矽酸鹽玻璃層 330 :光阻 332 :導接區域 334 :第二導電層 336 :保護層

Claims (1)

1323489 ®年/(7月6曰衝幻正替換頁 十、申請專利範圍： 1. 一種製作溝渠式功率半導體裝置之方法，至少包含步 驟： (a) 提供一基板，形成一第一介電層於該基板上，並移 除部分該第一介電層及部分該基板，以形成溝渠結構； (b) 形成一閘氧化層於該溝渠結構之内壁面； (c) 沉積一多晶矽層以覆蓋該溝渠結構，移除部分該多 晶矽層，以於該溝渠結構中形成閘極； (d) 移除該第一介電層，使該閘極部分突出於該溝渠結 構，並於該基板中形成一本體結構； (e) 形成一源極於該本體結構與該閘氧化層之間； (f) 形成一絕緣層於該閘極及該基板上； (g) 移除部分該絕緣層，以於突出於該溝渠結構之該閘 極侧邊形成侧壁結構，並曝露部分該源極與部分該基板； (h) 形成一第一導電層於該閘極表面及該源極與該基板 之曝露部分； (i) 形成一第二介電層於該第一導電層及該側壁結構 上； (j) 移除部分該第二介電層、部分該第一導電層及部分 該源極，以定義一源極結構，並形成一導接區域； 00形成一第二導電層於該導接區域及該第二介電層之 上；以及 (1)形成一導接金屬層於該第二導電層之上。 2. 如申請專利範圍第1項所述之製作溝渠式功率半導體裝 1323489 置之方法，其中該步驟（a)更進一步包含： (al)提供該基板，於該基板上依序形成一墊氧化層、該 第一介質層以及一罩幕氧化層； (a2)移除部分該罩幕氧化層，以形成溝渠區域開口；以 及 (a3)以該罩幕氧化層為罩幕，移除部分該第一介電層、 部分該墊氧化層以及部份該基板，以形成該溝渠結構；以 及 (a4)移除該罩幕氧化層。 3. 如申請專利範圍第1項所述之製作溝渠式功率半導體裝 置之方法，其中該第一介電層為罩幕氮化矽層。 4. 如申請專利範圍第1項所述之製作溝渠式功率半導體裝 置之方法，其中該步驟（d)中形成該本體結構之方式係以 本體植入以及本體驅入製程進行。 5. 如申請專利範圍第1項所述之製作溝渠式功率半導體裝 置之方法，其中該步驟（e)包括步驟： (el)於該本體結構上形成一光阻層，並以光罩微影定義 源極光阻；以及 (e2)進行源極植入以及源極驅入製程，以形成該源極。 6. 如申請專利範圍第1項所述之製作溝渠式功率半導體裝 置之方法，其中該步驟（h)係以矽化金屬沈積製程進行。 7. 如申請專利範圍第6項所述之製作溝渠式功率半導體裝 置之方法，其中該第一導電層為矽化鈦層。 8. 如申請專利範圍第1項所述之製作溝渠式功率半導體裝 19 1323439 j汴年I。月β日修(¾)正替換頁 置之方法，其中該第二介電層包括硼碌石夕酸鹽玻璃層及無 摻質矽酸鹽玻璃層。 、 9.如申請專利範圍第1項所述之製作溝渠式功率半導體裝 置之方法，其中該步驟00之前更包括形成一導接加成結 構於該本體結構内，並透過該導接區域暴露該導接加成結
10.如申請專利範圍第1項所述之製作溝渠式功率半導體 裝置之方法，其中該第二導電層係為氮化鈦層。 u.如申請專利範圍第丨項所述之製作溝渠式功率半導體 裝置之方法，其中該步驟（1)之後更包括步驟 護層於該導接金屬層上。 风保 如申請專利範圍第丨項所述之製作溝渠式功率半導體 裝置之方法’ #中該溝渠式功率半導體裝 金氧半場效電晶體。 再卞'力羊 13.—種溝渠式功率半導體裝置，至少包含： 一基板； 至少一溝渠結構，形成於該基板中 閘氧化層，形成於該溝渠結構之内壁面； 閘極，形成於該溝渠結構内部且部分突出於該溝拜 結構 側壁結構’形成於突出該溝渠結構表面之該閘極之 I 只 J 3¾ ， 一第一導電層，至少形成於該閘極表面；以及 一源極結構，形成於該基板内且鄰近該閘氧化層。 20 14. 如申請專利範圍第13項所述之溝渠式功率半導體裝 置’其中該閘極係為多晶矽層。 15. 如申請專利範圍第13項所述之溝渠式功率半導體裝 置’其中該第一導電層係為矽化鈦層。 16. 如申請專利範圍第13項所述之溝渠式功率半導體裝 置’更包含一本體結構，形成於該基板内。 17. 如申請專利範圍第13項所述之溝渠式功率半導體裝 置，其中該第一導電層更形成於部分該源極結構。 、 18. 如申請專利範圍第13項所述之溝渠式功率半導體裝 ，’更包含-介電層’形成於該第_導電層及該侧壁結構 19. 如申料利範圍第18項所述之溝料功率半導 置，更包含一導接加成結構，形成於該基板上。 、 20. 如申請專利範圍第19項所述之溝渠式功率半 Ϊ構Ϊ包含—第二導電層’形成於該介電層及該導接加成 21·如申請專利範㈣2()項賴之溝渠式;力率半導體裝 ，更包含一導接金屬層及一保護層，形成於該第二導電 層上。 故如申請專利範圍第2G項所述之溝渠式功率半導 置，其中該第二導電層係為氮化鈦層。 、 如申請專利範圍第13項所述之溝渠式功率半導體襄 半場=該溝渠式功率半導體裝置為溝渠式功率金氧
TW095129704A 2006-08-11 2006-08-11 Fabricating process and structure of trench power semiconductor device TWI323489B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW095129704A TWI323489B (en) 2006-08-11 2006-08-11 Fabricating process and structure of trench power semiconductor device
US11/826,080 US20080035989A1 (en) 2006-08-11 2007-07-12 Fabricating process and structure of trench power semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW095129704A TWI323489B (en) 2006-08-11 2006-08-11 Fabricating process and structure of trench power semiconductor device

Publications (2)

Publication Number Publication Date
TW200809982A TW200809982A (en) 2008-02-16
TWI323489B true TWI323489B (en) 2010-04-11

Family

ID=39049852

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095129704A TWI323489B (en) 2006-08-11 2006-08-11 Fabricating process and structure of trench power semiconductor device

Country Status (2)

Country Link
US (1) US20080035989A1 (zh)
TW (1) TWI323489B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI458097B (zh) * 2012-12-12 2014-10-21 Beyond Innovation Tech Co Ltd 溝渠式閘極金氧半場效電晶體及其製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7932536B2 (en) * 2007-03-09 2011-04-26 Diodes Incorporated Power rectifiers and method of making same
JP2009164510A (ja) * 2008-01-10 2009-07-23 Renesas Technology Corp 半導体装置および半導体装置の製造方法
US8216901B2 (en) * 2009-06-25 2012-07-10 Nico Semiconductor Co., Ltd. Fabrication method of trenched metal-oxide-semiconductor device
CN102456574B (zh) * 2010-10-27 2014-07-16 香港商莫斯飞特半导体有限公司 一种自对准金属硅化物的沟槽型半导体器件及制造方法
CN106129114B (zh) * 2016-07-12 2023-08-04 杭州士兰集成电路有限公司 沟槽功率器件及制作方法
CN106024636B (zh) * 2016-07-12 2023-08-04 杭州士兰集成电路有限公司 槽栅功率器件及制作方法
US10153357B1 (en) * 2017-08-28 2018-12-11 Nxp Usa, Inc. Superjunction power semiconductor device and method for forming
US10529826B1 (en) * 2018-08-13 2020-01-07 Globalfoundries Inc. Forming self-aligned gate and source/drain contacts using sacrificial gate cap spacer and resulting devices
CN115347039B (zh) * 2022-10-14 2023-01-17 强元芯电子(广东)有限公司 一种低功耗半导体功率器件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135512A (ja) * 1997-10-31 1999-05-21 Mitsubishi Electric Corp 電力用半導体装置及びその製造方法
JP4932088B2 (ja) * 2001-02-19 2012-05-16 ルネサスエレクトロニクス株式会社 絶縁ゲート型半導体装置の製造方法
JP2004055803A (ja) * 2002-07-19 2004-02-19 Renesas Technology Corp 半導体装置
US7368353B2 (en) * 2003-11-04 2008-05-06 International Rectifier Corporation Trench power MOSFET with reduced gate resistance
US7405452B2 (en) * 2004-02-02 2008-07-29 Hamza Yilmaz Semiconductor device containing dielectrically isolated PN junction for enhanced breakdown characteristics
US7217976B2 (en) * 2004-02-09 2007-05-15 International Rectifier Corporation Low temperature process and structures for polycide power MOSFET with ultra-shallow source
US7109552B2 (en) * 2004-11-01 2006-09-19 Silicon-Based Technology, Corp. Self-aligned trench DMOS transistor structure and its manufacturing methods

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI458097B (zh) * 2012-12-12 2014-10-21 Beyond Innovation Tech Co Ltd 溝渠式閘極金氧半場效電晶體及其製造方法

Also Published As

Publication number Publication date
TW200809982A (en) 2008-02-16
US20080035989A1 (en) 2008-02-14

Similar Documents

Publication Publication Date Title
TWI222711B (en) Chip incorporating partially-depleted, fully-depleted and multiple-gate transistors and method of fabricating the multiple-gate transistor
TW584966B (en) Semiconductor device and process for producing the same
US7612389B2 (en) Embedded SiGe stressor with tensile strain for NMOS current enhancement
CN101960605A (zh) 半导体基板、半导体装置、及半导体装置的制造方法
CN102498569B (zh) 双电介质三栅极场效晶体管
JPH08213622A (ja) 半導体装置およびその製造方法
CN109904120A (zh) 半导体器件及其制造方法
CN103915345A (zh) 半导体器件及其制造方法
TW201010009A (en) Method for fabricating a semiconductor device and semiconductor device therefrom
JPH10223889A (ja) Ｍｉｓトランジスタおよびその製造方法
TWI323489B (en) Fabricating process and structure of trench power semiconductor device
EP2390907A1 (en) Trench structure in multilayer wafer
WO2005020325A1 (ja) 半導体装置及びその製造方法
CN109461772B (zh) 一种基于石墨烯的隧穿晶体管、反相器及其制备方法
TWI271854B (en) Semiconductor device
JPS634683A (ja) 電界効果トランジスタ
TWI343120B (en) Semiconductor device having a compressed device isolation structure
TWI566402B (zh) 具有閘極間隔件之增強模式氮化鎵高電子遷移率電晶體元件及其製造方法
CN103579113A (zh) 具有双功函数金属栅的互补场效应晶体管及其制造方法
CN102737996B (zh) 一种制作晶体管和半导体器件的方法
CN105990138A (zh) 晶体管及其形成方法
JP2003197639A (ja) 半導体素子及びその形成方法
CN110400845A (zh) 半导体器件及其制造方法
TW202022949A (zh) 具有低閃爍雜訊的半導體裝置及其形成方法
TWI305048B (en) Semiconductor device