TWI321835B - Leadless semiconductor packaging structure with inverted flip chip and methods of manufacture - Google Patents

Description

1321835 ^9212lHl號專利申請案~說明書修正頁~97.09:26 玖、發明說明： I；發明所屬之技術領域3 發明領域 一般來說，本發明是關於半導體裝置、積體電路或混 5 合晶片（hybrid chips)的封裝。更明確地是關於具有高度空 間效率的封裝設計之半導體封裝。數種製造這些封裝體的 方法也被揭露。

【先前技術3 發明背景 10 下列三個美國專利是關於半導體晶片封裝設計。 1997年2月18曰核發給W.R.Hamburgen等之美國請准專 利第5,604,376號’顯示一線接合至一引線框之模鑄半導體 晶片’同時該晶片的被面被暴露以用於熱增強（thermal enhancement) 〇 15 1998年7月7日核發給W.R.Hamburgen等之美國請准專 利第5,776,800號，揭示一種用於製造模鑄半導體封裝的方。

1999年11月16日核發給S.G.李等標題“具有輕量、簡單 與緊密的結構之半導體封裝”的美國請准專利第5,986,334 號，其說明四種用於將半導體晶片連接至一具有用於熱增 20 強之覆晶（flip chip)設計的引線框的設計。 在半導體領域中超大型積體電路(VLSI)技術的發展以 及在需要空間效益的組件之產品與系統中應用該技術而 言，對於具有緊密的結構之半導體晶片封裝的需求已經變 成是主要的。 5 對於每一種應用而言，半導體晶月封裝，或第一層封 裝，需要滿足下列該些需求： «提供所需要數目之連接到該半導體晶#的電子訊 號。 參提供所需要數目之連接到該半導體晶片的電力供 應。 #具有用於將該訊號與電力線連接至封裝的下一層， 以及由該晶>1至該封裝的印刷電路板。 鲁提供一種移除該半導體晶片之電路產生的熱能的工 具。 ♦提供一種機械支撐以及保護該晶片免於環境污染的 結構。 這些要求已經可以藉由各種不同的第一層封裝設計而 被滿足。陶究和塑膠材料兩者都已經被使用作&具有金屬 引線框及/或被利用於互相連接的導線接合之基本結構。導 線接合至該晶片端子已經是互相連接至該晶片端子的主要 方法。利用銅、金或焊料凸塊的覆晶設計也已經被使用於 互相連接至該些晶片端子。 第1圖中顯示之該雙列直插式封裝(dual_inline)DIP(先 前技藝），利用具有背面接合的半導體晶片導線接合至引線 框的陶瓷與塑膠結構。這個設計的主要缺點是使用該封裝 的兩側於互相連接，以及使用在封裝的下一層中需要電鍍 之通孔的引線的使用。此封裝結構具有非常低的空間利用 效率，結果會產生較高的時間延遲，以及對系統效能的不 1321835 良影響。 一種也需要電鍍通孔的半導體封裝是顯示於第2圖中 的陣列腳位排列封裝（Pin grid array)PGA(先前技藝）。該 PGA封裝主要利用_具有㈣冶金連接該些晶片端點與該 5些外部接腳的陶瓷本體。接合的導線與覆晶凸塊的晶片兩 者都被使用於晶片互相連接。該PGA封裝的主要優點是當 匕是一aerial array互相連接設計時，用於互相連接的區城之 車父局的利用。 表面固定技術SMT的出現，其中該第一層封裝與印刷 10電路卡或板的互相連接不需要電鍍通孔，結果產生如第3圖 中顯示的利用該封裴的整個週邊於互相連接引線之封裝的 發展（先前技藝）。在第3圖中顯示的四角形平面封裝QFP設 計（先前技藝）是利用陶瓷與塑膠本體結構以及導線接合或 覆晶兩者固定及互相連接該些半導體晶片。對於互相連接 15 而言，表面固定與該封裝之四邊結果會提升空間利用與電 氣效能。 為了進一步提高空間利用以及電氣效能，該封裝之該 些外部引線被併入該陶瓷或塑膠本體結構中。陶瓷型式之 該無引線晶片載子LCC被顯示於第4圖中（先前技藝）。該 20 LCC設計已經提升空間性質和電氣特性。該設計缺少與具 有熱增強半導體晶片接觸的能力。另外，該陶瓷本體需要 提供一個密封的金屬封口用於該半導體晶片之環境保護。 該陶瓷LCC的製造方法是複雜的’其結果會導致高生產成 本0 7 1321835 C發明内容】 發明概要 因此，本發明的一個或更多個實施例的目的是提供一 種半導體晶片第一層封裝，其能夠覆蓋、機械支撐，並可 5 將該半導體晶片訊號和電力端子互連至該些可外部接達之 端子，該些可外部接達之端子係用於與下一封裝層相互連 接。

本發明的一個或更多個實施例的另一個目的是藉由提 供使用在需要熱增強應用，即散熱器（heatsink)，之該晶片 10 的背側以具有增加熱增強的能力。 本發明的再一個目的是該所得的封裝設計，具有一可 提供在該系統層次上用於增加空間效率以及更好的系統效 能之簡潔的結構。 該封裝設計也應該能夠互連該些已被設計具有導線接 15 合之互連的半導體晶片，而不用再設計該半導體晶片或封 裝佈局。

本發明的另一個目的是提供一種用於製造這種簡單、 有成本效益之該半導體封裝的方法，並且提供優質的產品。 上面該些目的是利用本發明藉由提供一種用於具有完 20 全包覆的倒裝片（inverted flip chip)之半導體晶片封裝結構 製造的設計與方法，以及如第二實施例之一種用於具有暴 露倒裝片的背側之半導體晶片封裝製造的設計與方法來達 成。 本發明的一實施例顯示於第5A、5B圖中。第5A圖是該 8 封裝結構的截面圖示，其中該半導體晶片10是被接合至内 嵌的引線框14之一倒裂片（reverse flip chip) 〇該半導體晶片 和引線框組合被包覆在模製化合物16中《該引線框14具有 如第5B圖中所示之用於下一層封裝交互連接的暴露接點， 且該引線框較佳地包含一銅合金。 本發明的另一實施例顯示於第6A、6B圖中。該半導體 晶片是被接合至内嵌的引線框14之倒裝片。該半導體晶片 和引線框組合被包覆在模製化合物16中。為了熱增強，這 個實施例允賴半導體晶#的背鑛被暴露。這是在製造 期間藉由不同的方法來完成。 圖式簡單說明 由下列的說明結合該些伴隨的圖示，本發明將更清楚 件 地被瞭解，其中相似的參考數標是表示類似物或相應的元 區域和區域和部分，其中： 第1圖是先前技藝之傳統的雙列直插式封裝模组。 前技藝之傳統的陣列腳位排列封裝模組。 第3圖疋先前技藝之傳統的QFp模組。 第4圖是先前技藝之傳 θ . 』'，、、5丨線日日片栽子模組。 截面圖 第湖是本發明之該崎片封裝的第一 較佳實施例的 第5B圖是本發明之該 底視圖。 倒裝片封裝的第 一較佳實施例的 封装的第二較佳實施例的 第6A圖是本發明之該匈裝片 截面圖。 1321835 第6 B圖是本發明之該倒裝片封裝的第二較佳實施例的 底視圖。 第7圖顯示將該半導體晶片接合至本發明之第一較佳 實施例的内嵌引線框的方法。 5 第8圖顯示本發明之第一較佳實施例之該半導體晶片 與引線框組合的鑄造 第9圖顯示本發明之第一較佳實施例的研磨程序。 第10圖顯示將該半導體晶片接合至本發明之第二較佳 實施例的引線框的方法。 10 第11圖顯示該半導體晶片與本發明之第二較佳實施例 的引線框組合之鑄造。 第12圖顯示本發明之第二較佳實施例的研磨程序。 第13圖顯示製造本發明之第二較佳實施例的另一種方 法0 15 【實施方式】 較佳實施例之詳細說明 # 超大型積體電路半導體晶片在消費性電子產品，諸如 照相機、手提攝影機、DVD播放機等的利用已要求該些半 導體封裝在其設計上有高度的空間效率。除此之外，軍事 20 的應用需要輕量化的空間效率封裝結構。 為滿足這些要求，半導體封裝結構已經被發屐，以提 供對於該半導體晶之輸入-輸出互連、高熱的使用逐漸增加 需求，同時保護該半導體晶片免於環境影響。這些半導體 晶片已經利用塑膠和陶瓷兩種材料於該封裝的主要結構， 10 並且利用線接合、焊料凸塊與導線框於該半導體晶片輸入_ 輪出和電力接點與該些外部接點的互連。 本發明揭示一種半導體封裝結構與利用具有被連接至 内嵌的引線框之輸入-輸出和電力接點的半導體晶片，以 及被包覆在一塑膠化合物中之該組合物的製造方法。 本發明的第一實施例被顯示於第5A圖和第5B圖中。包 含用於互連12之焊料球、焊料尖端或銅凸塊之該半導體晶 片10被連接至一内嵌的引線框14，並且包覆在一塑膠化合 物丨6中。該包覆物是以允許該引線框14的該些外部引線被 使用於和下一層互連的方式鑄造。 本發明的第一實施例被顯示於第6A圖和第6B圖中。包 含用於互連12之焊料球、焊料尖端或銅凸塊之該半導體晶 片10被連接至一内嵌的引線框14，並且包覆在一塑膠化合 物16中。該包覆物是以允許該引線框14的該些外部引線被 使用於和下一層互連的方式鑄造。本發明之此實施例也允 許該半導體晶片之背面被使用於該熱增強的增加。 在本發明之第一與第二實施例中揭示的該半導體晶片 封裝倒裝片結構，可滿足用於有空間效率的半導體封裝之 電子系統的需求。另外，該簡潔的結構提供提升的電子性 質，諸如低飛行之訊號時間。該倒裝片封裳結構也允許使 用導線接合而利用被設計用於封裝的半導體晶片，但不需 要再設計該些半導體^之能叙電力路線。該些揭示 的封裝結構可以藉錢變該引線㈣凹柄深度而與不 同厚度的半導體晶卜起被使用。此特性會使得整體的封 裝結構在厚度上是小於1公釐。 本發明以及此處揭示之該倒裝片半導體封裝的製造方 法是由下列步驟組成： 在本發明之該第一實施例中，該倒裝片半導體封裝是 凡王被包1： ’如第5AB1所*。—具有喊軸部引線之導 電金屬引線框14’第7圖’被冶金地接合至該凸塊的半導 體晶片10。該組合物在一塑膠化合物16中被鑄造，第8圖。 在该模製化合物固化之後，一研磨程序被使用以由該引線 框14之該些外部引線除未該模製化合物，第9圖。 10 在本發明之該第二實施例中，除了第1〇圖與第11圖的 引線框14有一較淺的凹處之外，第6A圖顯示的倒裝片半導 體晶片以類似於s亥完全包覆的實施例處理，並且允許該半 導體晶片的背側在該研磨操作中被暴露，第12圖。 另一種用於獲得在本發明之第二實施例中說明結構的 15方法’是在該鑄造程序期間利用一薄膜20，第13圖，其限 制該模製化合物覆蓋該半導體晶片的背側以及該引線框的 該些外部接點。 本發明的優點 本發明之一個或更多個實施例的優點包括一種有高度 2〇空間效率、提供提升的電氣性質的半導體晶片封裝結構可 以被熱增強、可以被利用在不同尺寸的封裝半導體晶片 中，而且在先前線接合半導體晶片中被設計成透明的。該 些製造此結構的方法是簡單且有成本效益的。 雖然本發明已經參考其具體的圖式說明的實施例而被 12 1321835 說明與圖解。其不寓意使本發明被限制那些說明的實施 例。那些熟悉該技藝者將會瞭解到在不偏離本發明的精神 下，可以進行變化與修正。因此，其意欲包括本發明中在 該附錄的申請專利範圍及其相等物之範圍内的所有該些變 5 化與修正。 【圖式簡單說明3 第1圖是先前技藝之傳統的雙列直插式封裝模組。 第2圖是先前技藝之傳統的陣列腳位排列封裝模組。

第3圖是先前技藝之傳統的QFP模組。 10 第4圖是先前技藝之傳統的無引線晶片載子模組。 第5A圖是本發明之該倒裝片封裝的第一較佳實施例的 截面圖。 第5 B圖是本發明之該倒裝片封裝的第一較佳實施例的 底視圖。 15 第6 A圖是本發明之該倒裝片封裝的第二較佳實施例的 截面圖。

第6B圖是本發明之該倒裝片封裝的第二較佳實施例的 底視圖。 第7圖顯示將該半導體晶片接合至本發明之第一較佳 20 實施例的内嵌引線框的方法。 第8圖顯示本發明之第一較佳實施例之該半導體晶片 與引線框組合的鑄造 第9圖顯示本發明之第一較佳實施例的研磨程序。 第10圖顯示將該半導體晶片接合至本發明之第二較佳 13 1321835 實施例的引線框的方法。 第11圖顯示該半導體晶片與本發明之第二較佳實施例 的引線框組合之鑄造。 第12圖顯示本發明之第二較佳實施例的研磨程序。 第13圖顯示製造本發明之第二較佳實施例的另一種方 法。 【圖式之主要元件代表符號表】 10.. .半導體晶片 16…模製化合物

12.. .互連 20…薄膜 14.. .引線框

14

Claims (1)

1321835 第92121585號專利申請案~~申請專利範圍修正本 98.09.02. 拾、申請專利範圍： 1. 一種無引線半導體晶片封裝結構，包含： 一倒裝半導體晶片； 5 —内嵌導電金屬合金引線框，其可操作以連接該倒 裝半導體晶片之輸入-輸出和電力端子；以及 一模製包覆物，其包圍該倒裝半導體晶片和該内嵌 導電金屬合金引線框； 其中該内嵌導電金屬合金引線框包含用於外部互 10 連之可焊接的引線，且一與用於外部互連之該等引線有 關之該倒裝半導體晶片的背側被暴露。 2. 如申請專利範圍第1項之無引線半導體晶片封裝結構， 其中該内嵌導電金屬合金引線框包含一銅合金。 3. 如申請專利範圍第1項之無引線半導體晶片封裝結構， 15 其中該倒裝半導體晶片的互連包含被塑型成焊料球或 柱狀物的焊料合金。 4. 如申請專利範圍第1項之無引線半導體晶片封裝結構， 其中該倒裝半導體晶片之互連包含銅。 5. 如申請專利範圍第1項之無引線半導體晶片封裝結構， 20 其中該内嵌導電金屬合金引線框在該晶片互連區域中 凹進一可變的深度。 6. 如申請專利範圍第1項之無引線半導體晶片封裝結構， 其中該結構之整體厚度大約是少於1毫米。 7. 如申請專利範圍第1項之無引線半導體晶片封裝結構， 15 1321835 其中該倒裝半導體晶>|係為線接合的。 8’種無引線半導體晶片封裝結構，包含： 一倒裝半導體晶片； -内嵌導電金屬合金引線框，其可操作以互連至該 倒裝半導體晶片之輸人·輪出和電力端子； 一模製包覆物’其包圍該倒裝半導體晶片和該内嵌 導電金屬合金引線框，其中該半導體晶片之背側和 該輸入·輸出與電力端子的外部端點被暴露。 10 9.如申睛專利範圍第8項之無引線半導體晶片封裝結構， 其中該引線框包含一銅合金。 10·如申請專利範圍第8項之無引線半導體晶片封袭結構， 其中該倒裝半導體晶片的互連包含被塑型成焊㈣或 柱狀物的焊料合金。 15 U·如申請專利範圍第8項之無引線半導體晶片封裝結構， 其中該倒裝半導體晶片之互連包含銅。 12.如申請專利範圍第8項之無引線半導體晶片封裝姓構 其中該内喪導電金屬合金引線框在該晶片互連區。域中 凹進—可變的深度。 20 13·如申請專利範圍第8項之無引線半導體晶結構， 其中該結構之該整體厚度大約是少於丨毫米。。 14. 如申請專利範圍第8項之無引線半導體晶片封裳結構， 其中該倒裝半導體晶片係為線接合的。 D 15. —種用於產生一倒裝半導體晶片封裝的方法 人 驟： 、，包含步 16 1321835 提供一内嵌導電金屬合金引線框； 將一倒裝半導體晶片互連至該内嵌導電金屬合金 引線框； 包覆該倒裝半導體晶片與内嵌導電金屬合金引線 5 框，以形成一引線框組合； 研磨該引線框組合以暴露引線框輸入-輸出與電力 的外部接點；和

焊料電鍍該些經暴露之引線框輸入-輸出與電力的 外部接點。 10 16.—種用於產生一倒裝半導體晶片封裝的方法，包含步 驟： 提供一内嵌導電金屬合金引線框； 將一倒裝半導體晶片互連至該内嵌導電金屬合金 引線框； 15 包覆該倒裝半導體晶片與内嵌導電金屬合金引線

框，以形成一引線框組合； 暴露該倒裝半導體晶片之背側以及該内嵌導電金 屬合金引線框的外部接點；以及 焊料電鍍該等經暴露之引線框的外部接點。 20 17.如申請專利範圍第16項之方法，其中暴露該倒裝半導體 晶片之背側以及該内嵌導電金屬合金引線框的外部接 點，包括研磨引線框組合。 18.如申請專利範圍第16項之方法，其中暴露該倒裝半導體 晶片之背側以及該内嵌導電金屬合金引線框的外部接 17 1321835 點係包括在包覆步驟期間配置一薄膜於該倒裝半導體 晶片之背側以及該内嵌導電金屬合金引線框的外部接 點。 19. 如申請專利範圍第1項之無引線半導體晶片封裝結構， 5 其中該倒裝半導體晶片之互連包含金屬柱。 20. 如申請專利範圍第8項之無引線半導體晶片封裝結構， 其中該倒裝半導體晶片之互連包含金屬柱。

18