TWI321399B - An apparatus and method for gray encoding modulated data - Google Patents

Description

1321399 九、發明說明： C發明戶斤屬之技術領域3 發明領域 一或多個實施例係有關調變。更特別，一或多個實施 5 例係有關一種用於對調變資料進行格雷編碼之方法與裝 置。 C先前技術3 發明背景 長久以來使用多種調變形式來以較高效率對資料編 10 碼，讓透過傳輸媒體，於一段特定時間週期期間，可傳輸 更多資料。諸如脈寬調變、振幅調變、及上升時間調變等 多種調變技術的組合已經用來改良調變體系的編碼密度。 例如參考核發予Simon之美國專利第6,697,420號，名稱「用 於電磁耦接匯流排系統之基於符號之發訊」，核發日期2004 15 年2月24日。但此種體系經常要求前置強調及頻道等化，可 能提高系統的成本與複雜度。此外，總而言之，希望改良 編碼密度來允許獲得又更高的位元率。 【發明内容】 本發明係為一種方法，包含有下列步驟：基於多個位 20 元符號字母表來編碼一輸入資料串流，該符號字母表係定 義成使得具有一相鄰變遷的所傳輸符號波形表示相差一個 單一位元的位元序列；以及傳輸一調變信號，該調變信號 包括用來表示該編碼資料串流内的各個數位符號之一符號 波形。 5 1321399 圖式簡單說明 本文所述本發明之各個實施例於附圖中各圖僅供舉例 說明之用而非限制性，附圖者： 第1A圖為時程圖，顯示邊緣位置調變信號之習知編碼。 5 第1B圖為方塊圖，顯示根據一個實施例，邊緣位置調 變信號的格雷編碼。 第2圖為方塊圖，顯示對邊緣位置調變輸入資料串流進 行格雷編碼用之調變器。 第3圖為根據一個實施例，實作第2圖之調變器之電路 10 圖。 第4圖為時程圖，顯示根據一個實施例，遵照相位調 變、脈寬調變、及振幅調變來調變的符號。 第5圖為根據一個實施例，對多重調變信號進行格雷編 碼用之介面。 15 第6圖為時程圖，顯示根據一個實施例，遵照前緣與後 緣相位調變來調變的符號。 第7圖為方塊圖，顯示根據一個實施例，前緣相位調變 器和後緣相位調變器。 第8圖為根據一個實施例，實作第6圖之邊緣對脈波產 20 生器（EPG)之電路圖。 第9圖為根據一個實施例，包括具有用來對多重調變編 碼資料串流進行格雷編碼用之收發器的晶片組810之一種 電腦糸統。 H "方方式

6 個數位符號之信號波形版本，另外可稱作為「傳輸符號」β 於後文討論中’「脈波J表示具有前緣(上升緣)及後緣 (下降緣）的符號波形。用於基於脈波發訊，資訊例如可於邊 緣位置以及成對邊緣之間的信號振幅編碼。此處所述實施 例並非限於基於脈波的發訊’但也可實作諸如基於邊緣發 訊及多種型別之振幅調變、相位調變、或頻率調變週期性 波形等其它信號波形。 第1Α圖顯示時程圖’來提供使用習知編碼之四相位（二 位元）邊緣調變發訊實例。代表性地，活化波形10的四相位 位置（12、I4、16及18)係以連續二位元序列編碼，於此處稱 作為「天然二進制碼」（〇〇、01、10、11)。但符號波形20 造成第二相位位置24與第二相位位置26間的雜訊（3〇及 32);雜訊可能造成於後來時間出現第二相位位置24。若雜 sfl (30及32)具有足夠振幅，則接收器可能將第二相位位置％ 誤會為出現於第二相位位置26。如此導致編竭位元「w」 被誤s忍為使用習知編碼的編碼位元r 1 〇」，如第1Α圖所示， 結果導致兩個不正破的接收位元。相反地，影響第一相位 位置2 2和第二相位位置2 4的相同雜訊事件將限於—個接收 不正確的位元；換言之’編碼位元「⑻」將被接收或誤認 為編碼位元「01 j。 根據一個實施例，第_顯示根據格雷編石馬所編碼的 相位位置。於一個實施例中，使用格雷編碼來確保符號波 形具有相鄰變遷的差異為單-位元。於一個實施例 了:： 用單-距離數位符號來形成符號字母表，讓具有相鄰變邊 後緣寬度和相鄰前緣相位或相鄰後緣寬度的符號波形被識 別為具有相鄰變遷的符號波形。 如前文說明’PM和PWM為時間對領域調變體系實例。 各個時間對領域調變體系於符號週期出現一個或多個事件 諸如上升緣或上升緣接著由下降緣時，編碼一個或多個位 兀。換言之，不同位元態係由不同事件或於該符號週期内 各個事件時間間的差來表示。與各個時間對領域調變體系 相關聯的位元間隔，表示於體系之不同位元態間須可靠地 區別所需的最小時間量❶對特定系統選用的調變體系，對 選疋调變體系所表示之位元數位部分係由候選調變體系之 位元間隔以及可用來配合亦即符號週期可用的時間決定。 第5圖為根據一個實施例，適合用來處理多位元符號， 讓具有相鄰變遷的符號波形表示單距數位符號，此處各兩 個相鄰數位符號表示差異為單一位元的位元序列之介面 500的方塊圖。於一個實施例中，介面5〇〇例如可用來從介 接至主記憶體的記憶體編碼輸出位元。代表性地，介面5〇〇 包括接收器53G和發射器5♦接收器53()於例如匯流排上回 復以所傳輸的符號波形編碼的位元^接收器別之實施例包 :跨例如電磁耦合器來補償傳輸信號能的衰減用之放大 器°發射器54G將藉控制器所提供的f料位元編碼成為符 娩，且透過匯流排驅動符號波形。 七準-电路520 g理可能影響介面5〇〇的效能的各個參 數β 實施例中’校準電路520可響應於處理程序、溫 又电左等逢化，用來調整介面5〇〇之結束電阻放大器增 1321399 益或信號延遲。於一個實施例中，介面500適合用來基於例 如第4圖所示信號處理其中資料位元係使用相位調變、脈寬 調變及振幅調變而編碼的波形。於一個實施例中，發射器 540和接收器530合稱為「收發器」600。於一個實施例中， 5 收發器600如資料襯墊502、504指示，可支援不同發訊，可 透過控制信號508接收例如來自校準電路520的校準控制信 號。 對所揭示之收發器600之實施例，發射器540包括相位 調變器630、脈寬調變器620、振幅調變器610和輸出緩衝器 10 605。輸出緩衝器605分別對襯墊502和504提供反相輸出和 非反相輸出來支援差異發訊。時鐘信號(CLK_PULSE)提供 予相位調變器630來將收發器600與系統時鐘同步化。所揭 示之調變器610、620及630之建置僅供舉例說明之用。相應 的調變體系可以不同順序施用，或可並列施用兩個或更多 15 個體系。 所揭示之接收器530之實施例包括放大器65〇、振幅解 調器660、相位解調器670和脈寬解調器68〇。解調器66〇、 670及680之順序僅供舉例說明之用而非所述實施例所必要 的順序。代表性地，相位解調器670使用接收得的時鐘(dk) 20 509來檢測所接收的符號波形之相位位置。例如各解調器可 以並列或以前文指示之順序的不同順序而於信號上操作。 第6圖顯示根據實施例之信號調變，根據—個實施例， 該信號調變包括於多個相位位置使用前緣調變與後緣調變 組合。代表性地，顯示前緣705和後緣71〇之符號。前緣715 12 1321399 和後緣720共有四個可能的相位位置。所示前緣符號止於第 一振幅，後緣符號始於苐一振幅。如此任何前緣符號(725、 730、735及740)可匹配任何所示後緣符號信號(745、75〇、 755及760)。如此第6圖所示調變狀態數目為16(4χ4= 16)。 5 於一個實施例中，當波形於前緣或後緣具有匹配邊緣 位置’以及於前緣或後緣具有相鄰邊緣位置時，諸如前緣 符號波形705和後緣符號波形71 〇等波形被識別為具有相鄰 變遷的符號波形。舉例言之’由前緣符號波形725和後緣符 號波形745所組成的符號波形係相鄰於由前緣符號波形7 3 〇 10 和後緣符號波形745所組成的符號波形。同理，由前緣符號 波形725和後緣符號波形750所組成的符號波形係相鄰於由 前緣符號波形725和後緣符號波形745所組成的符號波形。 相反地，由前緣符號波形730和後緣符號波形750所組成的 符號波形係未相鄰於由前緣符號波形725和後緣符號波形 15 745所組成的符號波形。 第7圖顯示根據一個實施例，適合用於處理波形之收發 器800’其中資料位元係使用前緣相位調變和後緣相位調變 編碼’其中具有相鄰相位位置的所傳輸的符號波形表示單 距相鄰數位符號，讓各二相鄰數位符號表示差異為單一位 20 元的位元序列。於一個實施例中，收發器800可用來調變根 據多位元單距離符號字母表所編碼的輸入資料串流802 (802-1、802-2、802-3及802-4)來輸出符號波形852。 代表性地，收發器800包括前緣相位調變器830和後緣 相位調變器820。代表性地，編碼方塊810可將輸入資料串 13 1321399 流802轉成時間位置值(812和814>此等時間位置值814可用 來選擇符號波形852的前緣。同理，時間值812可用來選擇 符號波形852之位元之相位位置。代表性地，收發器8〇〇調 變時鐘信號(CLK_PULSE)來對每個符號編碼四個輸出位 5 元。二位元係編碼於符號的前緣相位，而二位元係編碼於 符號的後緣相位。於所示實施例中，相位調變器830包括多 工器(MUX) 840和延遲模組832、834和836。MUX 840接收 信號804的延遲版本作為符號波形。 於一個實施例中，MUX 840之控制輸入響應於相位位 10 元814值發射波形804、833、835或837中之一者。通常，編 碼p相位位元之相位調變器830可選擇接受不同延遲的 CLK_PULSE 804的2P版本中之一者。對所揭示之實施例， 相位調變器830之輸出指示符號波形852之前緣，作為藉相 位調變器820來產生後緣的時間參考。提供延遲匹配方塊 15 (DMB) 842來補償於相位調變器820的電路延遲(諸如MUX 829的延遲），其可能對符號波形852的寬度造成有害影響。 DMB 842的輸出為開始信號(START)，提供予邊緣對脈波產 生器（EPG) 850。 相位調變器 820 包括 DM 821、823、825'827 及 MUX 829 20 來產生第二邊緣，該第二邊緣相對於第一邊緣之延遲量係 以相位位元812指不。延遲的第二邊緣形成停止信號（STOP) 846 ’ δ亥停止信號(—STOP) 846輸入EPG 850。對收發器8〇〇 所揭示之實施例，施加至MUX 829的控制輸入，二位元812 對一邊緣選擇四個不同延遲中之一者’其係提供於Μυχ 14 1321399 主張之前或之後被解除主張（負向緣）。舉例言之，所揭示之 收發器800之實施例係以CLK_PULSE計時，經由採用窄 CLK_PULS可獲得較高符號密度。如此STARTS*_STOP的 寬度為CLK_PULSE寬度之函數，而START^_STOP間之分 5 隔為寬度位元之函數。START終點與_STOP起點相對到達 時間可能不同，對符號852藉相位位元812調變造成不良影 響。特別當—STOP負向緣結束符號脈波時，電晶體858可為 導通或關斷。如此’節點N可經由電晶體854於節點P暴露於 寄生電容。此種變化可能以非預期之方式經由EPG 850影響 10 符號後緣的延遲。 第9圖為方塊圖’顯示根據一個實施例，包括對調變資 料進行格雷編碼用之收發器500之電腦系統900。電腦系統 900包含處理器系統介於處理器（CPU) 902和晶片組910間 通訊資訊的處理器系統匯流排（前端匯流排（FSB)) 904，處 IS 理器（CPU) 902和晶片組910係透過FSB 904而麵接。如本文 所述，「晶片組」一詞係以熟諳技藝人士眾所周知之方式用 來集合描述耦接至CPU 902來執行期望的系統功能之各個 裝置。雖然所示實施例顯示記憶體控制器912具有收發器 500於晶片組910内部，但晶片組910和記憶體控制器912可 2〇 於CPU 902内部具體貫施或整合。 晶片組910也耦接至主記憶體930,主記憶體930也包括 對調變資料進行格雷編碼用的收發器500。記憶體控制器 912包括收發器500來提供透過記憶體匯流排920而與主記 憶體930介接。於一個實施例中，BER被減少一個因數，或 16 被減少至收發器500根據邊緣位置調變資料，符號波形具有 鄰近邊緣來表示差異為一個位元的位元序列。於一個實施 例中’主記憶體930為依電性記憶體，包括但非限於隨機存 取記憶體（RAM)、靜態RAM (SRAM)、雙重資料速率 5 (DDR)、同步 DRAM (SDRAM)、Rambus 資料RAM (RDRAM) 等。此外’硬碟機元件HDD及一或多個輸入/輸出（I/O)元件 也可耦接至晶片組910。於一個實施例中，FSB 904係可與 奔騰(Pentium®)4前端匯流排可相容且為流線化資料匯流 排0 10 於前述說明書中，已經參照其特定實施例說明之特 徵。但顯然可未悖離如隨附之申請專利範圍陳述之實施例 之廣義精髓及範圍做出多項修改及變化。如此，說明書及 附圖須視為舉例說明而非限制性。 其它實施例 15 須瞭解對其它實施例，可使用不同系統建置。舉例言 之，雖然系統9〇〇包括單一cpu 9〇2，但其它實施例中，多 處理器系統（此處一或多個處理器可具有類似前述CPU 902 的建置及操作）可從各個實施例之調變資料的格雷編碼來 獲益/、匕不同型別之系統或不同型別之電腦系統諸如祠 20服器、工作站、桌上型電腦系統、遊戲系統、嵌入型電腦 系統、節關服器等也可用於其它實施例。 已經揭不實施例及最佳模型，可對所揭系的實施例進 行修改及變化’同時仍然維持於如下申請專利範圍所定義 之實施例之範圍内。 17 1321399 C圖式簡單說明3 第1A圖為時程圖，顯示邊緣位置調變信號之習知編碼。 第1Β圖為方塊圖，顯示根據一個實施例，邊緣位置調 變信號的格雷編碼。 5 第2圖為方塊圖，顯示對邊緣位置調變輸入資料串流進 行格雷編碼用之調變器。 第3圖為根據一個實施例，實作第2圖之調變器之電路 圖。 第4圖為時程圖，顯示根據一個實施例，遵照相位調 10 變、脈寬調變、及振幅調變來調變的符號。 第5圖為根據一個實施例，對多重調變信號進行格雷編 碼用之介面。 第6圖為時程圖，顯示根據一個實施例，遵照前緣與後 緣相位調變來調變的符號。 15 第7圖為方塊圖，顯示根據一個實施例，前緣相位調變 器和後緣相位調變器。 第8圖為根據一個實施例，實作第6圖之邊緣對脈波產 生器（EPG)之電路圖。 第9圖為根據一個實施例，包括具有用來對多重調變編 20 碼資料串流進行格雷編碼用之收發器的晶片組810之一種 電腦糸統。 18 1321399 主要元件符號說明】 10...符號波形 220...延遲方塊 12-18...相位位置 222-226…符號波形 20...符號波形 230.··多工器(MUX) 22...第一相位位置 400...時程圖 24...第二相位位置 410...信號 26··.第三相位位置 420...符號波形 30、32…雜訊 500...介面 110...符號波形 502、504...資料襯墊 112...第一相位位置 506...時鐘信號(CLK_PULSE) 114...第二相位位置 508...控制信號 116...第三相位位置 509...時鐘(elk) 118...第四相位位置 520...校準電路 120...符號波形 530...接收器 122...第一相位位置 540...發射器 124...第二相位位置 600...收發器 126…第三相位位置 605...輸出緩衝器 128···第四相位位置 610...振幅調變器 130、132...雜訊 620...脈寬調變器 200...調變器 630...相位調變器 202...資料位元 650...放大器 204…時鐘信號(CLK) 660...振幅解調器 210...編碼方塊 670...相位解調器 212...時間值 680...脈寬解調器 19 1321399 705.. .前緣 710.. .後緣 715.. .前緣 720.. .後緣 725-740...前緣符號 745-760...後緣符號 800.. .發射器

802.. .輸入資料串流 804…CLK_PULSE 810.. .編碼方塊 812、814...時間位置值、相位位元

820.. .後緣相位調變器 821-827...DM

829…MUX 830.. .前緣相位調變器 832、 834、836...延遲模組 833、 835、837...波形 840···多工器(MUX) 842,··延遲匹配方塊(DMB)

844.. .開始信號、START

846.. .停止信號、_STOP 850.. .邊緣對脈波產生器(EPG) 852.. .符號波形 854.. .P型電晶體 856、858...N型電晶體 859.. .反相器

900.. .電腦系統 902…處理器、CPU 904.. .處理器系統匯流排（前端 匯流排(FSB)) 910.. .晶片組 912.. .記憶體控制器 920.. .記憶體匯流排 930.. .主記憶體 20

Claims (1)

1321399 98年？月呌曰修正本 第94U觀號申請”請專利範圍98 〇9 ^ 十、申請專利範圍： 1_ -種用以處理資料之方法’包含有下列步驟： 基於-個多位元符號字母來編碼-輸人資料串 流，該多位元符號字母編碼該輪人資料串流以形成一邊 5 緣位置調變(ΕΡΜ)編碼資料串流，該符號字母係定義成 使付具有相鄰邊緣變遷的所傳輸符號波形表示單一距 離數位符號，其中每兩個_數㈣號表示相差一個單 一位元的位元序列；以及 ❿ 傳輸-邊緣位置調變信號，該邊緣位置調變信號包 10 括用來表示該Ε ρ Μ編碼資料串流内的各個數位符號之 一符號波形。 ~ 2.如f請專利制第丨項之方法，其中該符號字母係使用 多個單-距離數位符號定義，使得個別兩㈣目鄰的數位 符號表示相差一個位元的位元序列。 15 3·如中請專利範圍第1項之方法，其中具有相鄰脈波寬度 的符號波形表示相差一個單一位元的數位符號。 4·如f請專利範圍第1項之方法’其中具有相鄰前緣的符 號波形表示相差一個單一位元的數位符號。 5. 如申請專利範圍第1項之方法，其中具有相鄰後緣的符 20 號波形表示相差一個單一位元的數位符號。 6. 如申請專利範圍第1項之方法，其令該編碼步驟進一步 包含： 將所接收的二進制資料位元編碼成時間位置值；以及 根據該等所接收的資料位元’指派時間位置值，來 21 1321399 形成該編碼資料_流。 7. 如申請專利範圍第1項之方法，其中於編碼前，該方法 進一步包含： 產生一個單一距離符號字母，其包括用來表示多個 5 符號波形中之各個波形的一個獨特多位元符號，其中具 有一相鄰相位位置的符號波形表示相鄰數位符號，使得 個別兩個相鄰數位符號表示相差一個位元的位元序列。 8. 如申請專利範圍第7項之方法，其中具有相鄰變遷的符 號波形包括具有一匹配後緣和一匹配前緣中之一者並 10 組合一相鄰前緣和一相鄰後緣中之一者的符號波形。 9. 如申請專利範圍第1項之方法，此處具有相鄰前導變遷 的波形表示相差一個單一位元的符號。 10. 如申請專利範圍第1項之方法，其中各個多位元符號包 括至少一個冗餘位元。 15 11· —種用以處理資料之方法，包含有下列步驟： 使用多個符號波形調變根據一種多位元符號字母 所編碼的輸入資料，該符號字母係使用多個單一距離數 位符號定義，其中具有一相鄰邊緣變遷的符號波形表示 相鄰數位符號，使得每兩個相鄰符號表示只相差一個位 20 元的位元序列；以及 於一符號週期期間傳輸一脈波，該脈波提供前緣位 置相位調變和後緣位置相位調變二者，來編碼該輸入資 料。 12.如申請專利範圍第11項之方法，其中具有相鄰變遷的符 22 1321399 號波形包括具有一匹配後緣和一匹配前緣中之一者並 組合一相鄰前緣和一相鄰後緣中之一者的符號波形。 13. 如申請專利範圍第11項之方法，其中該調變步驟進一步 包含： 5 接收來自一編碼輸入資料串流的一數位符號； 選擇與該所接收的數位符號相對應的一個波形；以及 於一符號週期期間傳輸該所選定的波形，該所選定 的波形提供前緣調變和後緣調變二者。 14. 如申請專利範圍第11項之方法，其中該編碼輸入資料係 10 經歷多個時槽而調變。 15. 如申請專利範圍第11項之方法，其中具有相鄰前導變遷 的符號波形表示相差一個單一位元的數位符號。 16. 如申請專利範圍第14項之方法，其中具有相鄰前緣的符 號波形表示相差一個單一位元的數位符號。 15 17.如申請專利範圍第14項之方法，其中具有相鄰後緣的符 號波形表示相差一個單一位元的數位符號。 18. 如申請專利範圍第11項之方法，其中該符號字母内的各 個數位符號包括至少一個冗餘位元。 19. 如申請專利範圍第11項之方法，其中該調變步驟進一步 20 包含： 延遲一時鐘信號來形成該等多個符號波形；以及 根據指派予至少兩個輸入資料位元的一時間位置 來傳輸一脈波。 20. —種用以處理資料之裝置，包含： 23

—控制器’其具有用來使用多個符號波形調變根據 多位元符號字母所編碼的一輸入資料串流之一介面，該 符號字母係定義成使得具有相鄰邊緣變遷的符號波形 表示單一距離數位符號，其中每兩個相鄰數位符號表示 、相差一個位元的位元序列；以及 其中該介面包含介接至一邊緣位置調變(EPM)信號 的—個邊緣位置調變(EPM)介面，該EPM信號係為經歷 多個相位位置而被調變的一個脈波，該脈波提供前緣位 置相位調變和後緣位置相位調變二者，來編碼該輸入資 料。 21·如申請專利範圍第2〇項之裝置，其中該邊緣位置調變介 面進一步包含： 一調變器，用來延遲一時鐘信號而形成該等多個符 號波形，且根據指派予至少兩個輸入資料位元的一個時 間位置來傳輸一脈波。 22. 如申請專利範圍第21項之裝置，其中該調變器進一步包 含： 用以於一符號週期期間傳輸一脈波的一個邊緣對 脈波產生器，該脈波提供前緣相位調變和後緣相位調變 20 二者。 23. 如申請專利範圍第2〇項之裝置，其中該邊緣位置調變介 面進一步包含： 一編碼器，用來將所接收的二進制資料位元編碼成 多個時間位置值，以及根據該等所接收的資料位元來指 24 1321399 派時間位置值而形成該編碼資料串流。 24. —種用以處理資料之系統，包含： 一處理器； 耦接至該處理器的一晶片組，該晶片組包括具有一 5 收發器之一記憶體介面，該收發器包括用來使用多個符 號波形調變根據多位元符號字母所編碼的一輸入資料 串流之至少一個調變器，該符號字母係使用多個單一距 離數位符號定義，其中具有相鄰變遷的符號波形表示單 一距離數位符號，使得每兩相鄰數位符號表示相差一個 10 位元的位元序列，且其中該調變器於一符號週期期間傳 輸一脈波，該脈波提供前緣位置相位調變和後緣位置相 位調變二者來編碼該輸入資料；以及 耦接至該晶片組且具有一收發器的一記憶體，該收 發器包括用來接收由該調變器所編碼的一符號、且根據 15 至少一個時間位置值來解碼該符號的至少一個解調器。 25. 如申請專利範圍第24項之系統，其中該晶片組包含一記 憶體控制器。 26. 如申請專利範圍第24項之系統，其中該記憶體包含一動 態隨機存取記憶體。 20 27.如申請專利範圍第24項之系統，其中該介面包含一個邊 緣位置調變介面。 25 1321399 科，/日修正替換頁

CLK

200