TWI320972B - Semiconductor device and manufacturing method thereof - Google Patents

Description

丄 九、發明說明： 【發明所屬之技術領域】 本發明係有關一種半導體裝置及其製造方法，尤其有 關一種具有貫穿電極之半導體裝置。 【先前技術】 、以永朱構造之向上;;及極型（up_drain 電晶體 作為一例說明習知半導體裝置。 _ 亦即，如第14圖所示，例如在由N型矽構成之半導體 基板51上形成有磊晶層52，且在該磊晶層52之表層形成 有P型擴散層53(通道區域CH八又，形成有從p型擴散層 53之表層到達磊晶層52之預定深度位置為止之深渠溝 54。在該深渠溝54内埋設有以絕緣膜55包圍且由多晶矽 膜構成之導電層，而構成閘極電極（G)56。 立/再者，在磊晶層52之表層，且在深渠溝54之兩側壁 部形成有鄰接於絕緣膜55之N型源極層57。而且，以跨 籲越相#之源極層57間之方式形成有p㈣體層^⑽）。 ^又，以伙磊晶層53之表層到達半導體基板51之預定 冰度位置為止之方式’構成有由N型雜f構成之沒極層 再者，在蟲晶層52上以覆蓋源極層57之方式，形成 如由|g(Ai)合金等構成之源極電極⑻。同樣地，以 <盍汲極層59之方式’形成有例如由鋁(A1)合金等構成之 汲極電極（D)6卜 寺得風之 於是，成為在半導體基板 而構成之半導體裝置63。 51之背面形成有金屬膜62 318775 5 1320972 [專利文獻1]曰本特開2004-363302號公報 【發明内容】 (發明所欲解決之課題） 前述深渠構造之向上汲極哂 内而透過前述金屬膜62、再次往半糧 板 磊日日層52及汲極電極61而流通電产12。 此時，由於兩度通過未形成有蟲晶層^之高電阻之半 ==部份’因此會有所謂半導體裝置之電阻值不會 (解決課題之手段） 本發明主要特徵传^〇以T M、+.. M 亦即，本發明之半導 财置係具備：形成有從其表面貫穿到背面之貫穿孔、且 ==面形成有源極層之第！導電型半導體基板；被覆 収貝穿孔，且形成在前述半導體基板之背面上之第工金 >屬膜；及形成在前述貫穿孔内，且與前述第i金屬膜電性 連接之沒極層’·而前述汲極層係包含形成在前述半導體基 板之表面上、且與前述半導體基板之表面相接 ^ 膜。 ，蜀 ★又，本發明之半導體裝置係具備：形成有從其表面貫 牙到月面之貝牙孔、且在前述表面形成有源極層之第 電型半導體基板；被覆前述貫穿孔，且形成在前述半導體 基板之表面上之没極電極；及形成在前述貫穿孔内，且與 前述沒極電極電性連接之沒極層；而前述没極層係包含形 318775 6 ΪΓΓ述半導體基板之背面上、且與前述半導體基板之背 面相接之第2金屬膜。 月 又，本發明半導料置之製造方法係具備：準備在並 2形源極層及_電極之第1導電型半導體基板， 攸别述半導體基板之背面到達前述汲極電極之貫穿 之广驟’及在前述貫穿孔内形成與前述汲極電極電性連 之及極層之步驟；而形成前述汲極層之步驟係 成與前述半導其& Μ, ' ^ 4牛導體基板之背面相接之第2金屬膜之。 (發明之效果） 根據本發明之半導體裝置，由於非以雜質層而以貫穿 :極構造來，成汲極層’因此能達成半導體裝置之低電阻 辦而且’藉由在貫穿孔内之側壁部形成絕緣膜，且在半 -層上未形成前述絕緣膜，藉此使電流朝縱方向（ ^之膜厚方向）流通之構造之半導體裝置中，在電流路徑上 形成電容。因此，提升半導體裝置之裝置特性。又，二 ==屬膜直接形成在半導體基板上，而透過藉由濺 、又S，备鍍法形成之金屬膜來形成阻障金屬膜時，能形成 具有希望之膜厚、膜質之阻障金屬膜。 【實施方式】 、下 面參知、圖式一面S兒明本發明半導體梦署b甘 製造方法之第丨實施形態。 爾置及其 、此處，以深渠構造之向上汲極型m〇s電晶體作為—例 說明本發明之半導體裝置。 I先，如第1圖所示，在由一導電型（例如1^型）之矽 318775 7 :成之半導體基…上形成有 層2之表層形成有P型擴散層3(:道:層域2CH)且在;^晶 施形能Φ，, 逼&域CH)。另外本實 心中例如前述磊晶層2之厚戶係兔ιη ± 、 .基板1之厚度係包含A晶層2之==厂半導體 擴敢層3之厚度係為ISI.5㈣/而撕"Μ 又，形成有從Ρ型擴散層3之表 =深度位置為止之深渠溝4。在該深 電極⑽。另外，太：:Π導電層’而構成閘極 Α 纟貫⑽態中，例如深渠溝4之深度係 …βπι石，深渠溝4之中央部之開口經係為〇.仏。 在蟲晶層2之表層’係在深渠溝4之兩側壁部形成有 鄰接於前述絕緣膜5^型源極層7。而且，以跨越相鄰 之源極層7間之方式形成有ρ型身區體層⑽）8。此外，在各 源極層7上形成有例如由銘⑴）合錢構成之源極電極 7A(S)。 、又’以從蟲晶層2之表層貫穿到半導體基板丨之背面 ^止之方式，穿設有例如具有60 Am至70从m之開口徑之 貫穿孔10。在該貫穿孔10内係構成有呈貫穿電極構造之 層11。此處，一般貫穿電極之製造方法係為，在包含 貫穿孔内之半導體基板上形成絕緣膜，僅將貫穿孔底部之 絕緣膜去除以露出貫穿孔底部之金屬膜，以電性連接^該 金屬膜之方式形成貫穿電極者。 然而’在前述向上汲極構造之M〇s電晶體中，係使電 流從形成於半導體基板表面之源極電極通過半導體基板内 318775 8 1320972 •部、再流通於形成在半導體基板表面线極電極。因而， 由於形成於習知所示之貫穿孔内及半導體基板上之絕緣膜 之存在’會在該區域形成有電容，因此造成裝置特性惡化。 ，因此本發明者係決定開發未具前述絕緣膜之貫穿電 極製程。然而，已知在半導體基板上形成絕緣膜，且在該 絕緣膜上形成之阻障金屬冑，係與在+導體基板上未具絕 緣膜之狀態下直接形成之阻障金屬膜不同。亦即，已知藉 •由 CVDCChenncal Vapor Depositi〇n，化學氣相沉積）法， 將=例如TiN膜構成之阻障金屬膜直接在半導體基板上成 膜時，比起透過氧化矽膜等絕緣膜將TiN膜成膜在半導體 基板上時，成膜量為一半以下。 發明者之檢證中，以CVD法直接將TiN成膜在半導體 基板上時，係在半導體基板與TiN膜之間形成有因處 理時之化學反應導致之變質膜。該變質膜之材質係未確 涊。由於存在該變質膜，無法成膜所希望之臈厚、膜質之 瞻TiN膜，而無法形成如預期之設計值的半導體裝置。因而， 無法獲得所預期之特性的半導體裝置。 I因此，開發以下說明之發明。亦即，如第3圖所示， 在貫穿孔10内形成由氧化矽膜或氮化矽膜等構成之絕緣 膜12，藉由將絕緣膜12進行異向性蝕刻，去除貫穿孔 底部之絕緣膜12與半導體基板1表面上之絕緣膜。如 上述方式，僅在貫穿孔10之側壁部殘膜絕緣膜12。本實 轭形惑中，將貫穿孔10底部之絕緣膜12進行蝕刻之際， 藉由進行過蝕刻，磊晶層2上之絕緣膜12亦與貫穿孔1〇 318775 9 1320972 底部之絕緣膜12 —同去除。 接著，如第3圖所示，在貫穿孔1〇底部之^金 18上與半導體基板1表面上，利用濺铲法开彡孑士 、 扪用濺鍍沄形成由例如ΠΝ 料構成之第2金屬膜13。另外本實施形態中，將大約舰 2之料：Π膜作為第2金屬膜13來成膜。這是為了使 金属膜13不形成在形成於貫穿孔1{)之側壁部之 =2上、而僅在位於貫穿孔1〇底部之w金屬膜μ上及 蟲:曰曰層2上成膜。更詳言之，第2金屬膜13係僅在磊晶層 Z上成膜即可。 又，亦可將例如100至500A左右之Ti膜作為第2金 屬膑13來成膜。此時，Ti膜亦有在絕緣膜12或蟲晶層2 上成膜之情形’因此使用阻劑膜將不必要部位之Ti膜^除 $可0 ' 此處，本實施形態係使用Ti膜作為第2金屬膜13， 可為鉻（Cr)、釩CV)等高熔點金屬膜。再者，亦可使用 鲁一般所使用之材料（例如组（Ta)及鶴、錯（Zr)等）作為阻障 金屬膜。又，以第2金屬膜13之形成方法來說，若為⑽ 法以外時，並不限定於上述_法，而能使用各種之薄膜 形成法（例如蒸鍍法等）。 接著，如第4圖所示，使用CVD法在包含貫穿孔1〇 2之整面，形成例如由TiN臈或謂膜或是τ&ν等構成之阻 P早金屬膜14(第3金屬膜）。阻障金屬膜14係具有以下功 用防止之後形成於貫穿孔1〇内之配線層15的金屬材料 之擴散；及防止該金屬材料與導電體（本實施形態係第ι 31S775 10 1320972 金屬膜18)之相互反應。 又，如第5圖所示，利用CVD法或濺鍍法等之薄臈形 成法’將由Cu層構成之晶種層（未圖示）形成在阻障金屬膜 14上。晶種層係成為用以鍍敷形成配線層15之基底電極 之導電層。接著，在晶種層上使用電解鍍敷法，形成由Cu 層構成之配線層15(第4金屬膜）。 然後，完成在半導體基板丨之背面形成有第1金屬膜 18而構成之半導體裝置19。另外，本實施形態中，雖使用 例如Ti-Ni-Au合金層作為第丨金屬膜18 ’但只要為低電 阻的導電材料’亦可使用其他材料。 使用如上述構成之貫穿電極技術之向上汲極型M〇s電 晶體（半導體裝置19)，係使電流u沿著第丨圖所示之箭 頭方向，通過源極層7(源極電極s)、磊晶層2及半導體基 板1内而透過第1金屬膜18，流通至形成貫穿電極構造之 汲極層11(汲極電極D)。 因而，相較於習知半導體裝置63(參照第14圖），由 於能使流通電流之高電阻的半導體基板之區域減半，因此 旎減低半導體裝置之電阻值。尤其，為了通過具有 的厚度之蟲晶層5 2及半導體基板51之間，而將一側電流 路徑設為由貫穿電極構成之金屬膜，藉此達成電流傳送之 高速化（習知半導體裝置63之電阻值R2>本發明丰導辦梦 置19之電阻值ri)。 ’ _、 又，本發明中，形成有由貫穿電極構造構成之汲極層 π ’而非由不純物層構成之汲極層59。因此，相較於習知 3Ϊ8775 11 1320972 半導體裝置而能達成低電阻化。此處’日籍由加寬貫穿電 極之體積而更加達成低電阻化。此外，亦可為形成複數個 貫穿電極者。 而且’由於在貫穿孔10内之侧壁部形成絕緣膜12， 且在磊晶層2上（第1圖之區域X)未形成絕緣膜12，因此 於縱方向（半導體基板1之膜厚方向）流通電流之構造之半 導體裝置19中’未形成有電容。因此’相較於在磊晶層2 上形成有絕緣膜12之構造，提升半導體裝置之裝置特性。 再者’在半導體裝置19中，係藉由CVD法以外之製法 (在本實施形態中為濺鍍法或蒸鍍法）將第2金屬膜13形 成，在貫穿孔10附近之半導體層（磊晶層2)上透過第2金 屬膜13來形成阻障金層膜14。因此，在利用CVD法將阻 障金屬膜直接形成在半導體基板上之製程中的 與阻障金屬膜之間之化學反應並不會產生，且能獲得二希 望之膜質、膜厚之阻障金屬膜。 々由於使用本發明，能達成低電阻之覆晶（flipchip)。 第2圖係顯示制本發明之覆晶的俯_，而第2圖之4〇 為閘極電極6用之凸塊電極⑹，41為源極電極7A用之凸 塊電極⑻’ 42為没極電極用之凸塊電極⑻。另外，在不 =覆晶之平坦性之範圍内’亦可為進一步構成複議 塊電極者。 接著，-面參照圖式—面說明本發明第2實施形態。 上=第1實施形態中，自半導體基板之表面側（裝置元件 形成面側）形成有貫穿錢。相對於此，第2實施形態中， 318775 12 叫0972 I:自Π體基板之背：側形成貫穿孔之製程。以下詳細 ^於與第1貫施形態同樣構成係使用同一元件 付琥’且間略或省略其說明。 成石I: 2如繼第6圖所示’在N型半導體基板1之表面形 之表面分別形成^之+導體製程，在蟲晶層2 雷# m 深渠溝4、絕緣膜5、閘極 成源極雪I5層7及P型艇體層8 °接著’在源極層7上形 $源極電極^’且在與p型擴散 表面上形成汲極電極2G。 干）t，在半導體基板1之背面上形成阻劑層(未圖 刻，如第Y且圖1層料遮罩來韻刻半導體基板卜藉由㈣

Mm 1 θ 成有將對應&極電極20之位置之半 導體基:反1從該背面貫穿至表面之貫穿孔2卜 接者’如第8圖所示，名；言空^丨01 背面上形成絕緣膜22。絕缘膜2;::1:及则 之氧化石夕膜或氮化石夕膜/、错由例如⑽法形成 膜穿孔21底部與半導體基板上之絕緣 、22進仃選擇性#刻，如第9圖所示，僅 側壁部使絕緣膜22殘膜。 、牙孔21之 貫^ 91 殘膜11由該钱刻，沒極電極20係在 、牙之底部露出’且半導體基板^背面係露出。 上-半導體：I穿孔21底部之沒極電極2〇 :、導體基板1之月面上’形成金屬膜23(例如 ㈤心該金屬膜m系相當於本發明所述之第2金屬 318775 13 ^20972 之膜。其中，以濺鍍法形成金屬膜23時，相對貫穿孔以 之侧壁部之金屬膜23的附著量係較少。因此，帛ι〇圖係 顯示在貫穿孔21之側壁部未形成有金屬膜23之構成。另 外，於形成金屬膜23時並未採用CVD法係由於：如第^ 實施形態之說明所述，藉由⑽法在半導體基板欲直接形 成金屬膜時，難以精確度良好地形成所希望之膜严、= 之金屬膜。 、子、貝 f著，如第11圖所示，在貫穿孔21内及半導體基板 1之背面上，以CVD法形成阻障金屬膜24(例如Πν膜或 WN膜）。阻障金屬膜24係相當於本發明料之第3金屬膜 之膜。阻障金屬膜24並非在半導體基板i之背面直接形 成是隔著金屬膜23來加以形成。亦即，在半導體基板 1之背面形成阻障金屬膜24之際，金屬膜23或絕緣膜22 成為障壁而不會產生半導體基板丨之背面與⑽氣體等之 化學反應。因*，能形成所希望之膜厚、膜質之阻障金屬 臈24。接著，以覆蓋阻障金屬膜24整體之方式形成由例 如銅構成之晶種層（未圖示）。 ，著’如第12圖所示，在貫穿孔21内及半導體基板 ，之背面上，利用以晶種層作為鍍敷電極之電解鍍敷法， 形成$例如銅構成之配線層25。配線層25係隔著晶種層 及阻障金屬膜24及金屬膜23，與半導體基板i之背面及 〆及極電極20電性連接。本實施形態中’形成於貫穿孔21 内之導電材料整體（金屬膜23、阻障金屬臈24、配 2 係構成沒極層26。之後，因應需*，在源極電極7/及汲 318775 14 ijzuy/z .極電極20上，進行第2圖 ••材料構成之保護膜的形成等。L之形成及由阻劑 •接著，沿著預定之切割線切斷， ’置30。另外，以八创力々 為各個+導體裝 有切料# 個半導體裝置30之方法來說， 頭所示’使電流13自源極層7往貫穿電極構 le之汲極層26流通。 、於弟2實施形態中’由於亦具備形成於貫穿孔21内之 汲極層26，因此相較於習知構造（參照第14目），能達成 電流路徑之低電阻化。 另外，本發明並非限定於上述第丨及第2實施形態， 而在不脫離其要旨之範圍當然即可變更。 例如，配線層（15, 25)亦可未完全填充於貫穿孔（1〇,21) 内亦了如弟13圖所示不完全填充。又，於上述第2實施 形態中，亦可在形成貫穿孔21之前，在半導體基板丨之表 _面上黏貼玻璃基板等之之支持體，之後進行貫穿孔2丨及金 屬膜23、阻障金屬膜24、配線層25之形成。這是為了要 保濩半導體基板1之表面側（裝置元件面側），以及穩固地 支持半導體基板1。又’形成没極層26後，亦可因應需要 而將支持體拆除。 又，亦能適用於形成有球狀端子之BGA(Ball Grid Array)型半導體裝置、LGACLand Grid Array)型半導體裝 置及其他CSP(Chip Size Package)型半導體裝置。 【圖式簡單說明】 15 318775 l32〇y// 第1圖係顯示本發明第1實施形態之半導體裝置的剖

視圖D 第2圖係顯示本發明第1實施形態之半導體裝置的 -視圖β 第3圖係顯示本發明第1實施形態之半導體裝置之製 造方法的剖視圖。 第4圖係顯示本發明第1實施形態之半導體裝置之製 造方法的剖視圖。 • m ς - 币b圖係顯示本發明第丨實施形態之半導體裝置之製 造方法的剖視圖。 第6圖係顯示本發明第2實施形態之半導體裝置之製 造方法的剖視圖。 第7圖係顯示本發明第2實施形態之半導體裝置之製 造方法的剖視圖。 第8圖係顯示本發明第2實施形態之半導體裝置之製 籲造方法的剖視圖。 第9圖係顯示本發明第2實施形態之半導體裝置之製 造方法的剖視圖。 第10圖係顯示本發明第2實施形態之半導體裝置之製 k方法的剖視圖。 第11圖係顯示本發明第2實施形態之半導體裝置之製 造方法的剖視圖。 、 第12圖係顯示本發明第2實施形態之半導體裝置之製 造方法的剖視圖。 318775 16 1320972 第13圖係顯示本發明另一實施形態之半導體裝置的 剖視圖。 第14圖係顯示習知半導體裝置之剖視圖。 【主要元件符號說明】 1 ' 51 半導體基板 2 ' 52 蟲晶層 3、53 P型擴散層（通道區域） 4、54 深渠溝 5、12、 22、55絕緣膜 6 > 56 閘極電極（G) 7 ' 57 源極層 7A、60 源極電極（S) 8 ' 58 P型軀體層 10、21 貫穿孔 11 ' 26 、59汲極層 13 第2金屬膜 14 ' 24 阻障金屬膜 15、25 配線層 18 第1金屬膜 19、63 半導體裝置 20 ' 61 汲極電極 23、62 金屬膜 30 > 63 半導體裝置 40、4卜 42凸塊電極 11、12 、13電流 Rl > R2 電阻值 17 318775

Claims (1)

1. 第95143143號專利申請案 (98年12月8曰） 十 申請專利範圍： ’一種半導體裝置，其特徵為具備： 來成^ ί k其表面貫穿到f面之貫穿孔、且於該表面 成有源極層之第1導電型半導體基板； 1么2該貝穿孔’且形成於該半導體基板背面上之第 1金屬膜；及 成於該貝穿孔内，J'與該第1金屬膜電性連接之 >及極層； 在該貫穿孔之側壁部復具備第】絕緣膜； 該沒極層係包含： 形成在該半導體基板表面上，且與該半導體基板之 表面相接之第2金屬膜；及 被覆該第1絕緣膜及該第2金屬膜之第3金屬膜。 如申請專利範圍第1項之半導體裝置，其中，具備： 形成於該半導體基板表面之磊晶層； 形成於該磊晶層之第2導電型雜質擴散層； 、攸該雜質擴散層之表層到該磊晶層之預定深度位 置為止所形成之深渠溝；及 在該深渠溝内隔著第2絕緣膜埋設有導電層而構 成之閘極電極； 該源極層係在該雜質擴散層之表層，鄰接於該深渠 溝而形成。 3.如申請專利範圍第丨項之半導體裝置，其中，該汲極層 係包含：被覆該第3金屬膜，且完全或不完全地填充於 318775修正版 18 第95143143號專利申請案 (98年12月8日） 該貫穿孔内之配線層。 I如申請專利範圍第1項之半導體裝置，其中，該第2 金屬膜係由藉由濺鑛法或蒸鍵法所形成之金屬膜構成。 如申請專利範圍第1項之半導體裝置，其中，該第3 金屬膜係由阻障金屬膜所構成。 6· -種半導體裝i，其特徵為具備： 形成有從其表面貫穿到背面之貫穿孔、且於該表面 形成有源極層之第1導電型半導體基板； 被覆該貫穿孔，且形成於該半導體基板表面上之汲 極電極，·及 形成於該貝穿孔内’且與該汲極電極電性連接之及 極層； 在該貝穿孔之側壁部復具備第 該〉及極層係包含： 北形成在該半導體基板背面上，且與該半導體基板 月面相接之第2金屬膜；及 被覆該第i絕緣膜及該第2金屬膜之第3金屬港 π專利範圍第6項之半導體裴置，其中，具備： 形成於該半導體基板表面之磊晶層；' 八 =成於該磊晶層之第2導電型雜質擴散層； 仗該雜讀散層之表相該屋晶層之預定深度位 置為止所形成之深渠溝；及 在該冰渠溝内隔著第2絕緣膜埋設有導 成之閘極電極； 再 318775修正版 19 1320972 4 第95143143號專利申請案 ^ 、 （98 年 12 月8 日、) . 並且’該源極層係在該雜質擴散層之表層，鄰接於 該;木渠溝而形成。 •8.如申請專利範圍第6項之半導體裝置，其中，該汲極層 係包含··被覆該第3金屬膜，且完全或不完全地填充於 該貫穿孔内之配線層。 9. 如申請專利範圍第6項之半導體裝置，其中，該第2 金屬膜係由藉由濺鍍法或蒸鍍法所形成之金屬膜構成。 10. 如申請專利範圍第6項之半導體裝置，其中，該第3 春金屬膜係由阻障金屬膜所構成。 11. 一種半導體裝置之製造方法，其特徵為具備： 準備在其表面形成有源極層及汲極電極之第丨導 電型半導體絲’且形成從料導縣板#面到達該沒 極電極之貫穿孔之步驟； 用以形成被覆該貫穿孔之側壁部之第“邑緣膜之

   在該貫穿孔内形成與該沒極 層之步驟； 電極電性連接之汲極 並且形成該汲極層之步驟係包含：形成I該 基板之背面相接之第2金屬膜之步驟； " 復具備在該第2金屬膜與該言 第！絕緣膜上形成第3金屬膜^ =孔之之側壁部之 ，申請專利範圍第U項之半導體震 中’形成第i絕緣膜之步驟係包 二方二； 半導體基板之㈣上形成絕緣膜·^穿孔内及該 318775修正版L 20 第95143143號專利申請案 (98年12月8曰） 面上之該絕 去除該貫穿孔底部與該半導體基板背 緣膜之步驟。 13.如申請專利範圍第u項或第 、义弟12項之半導體裝置之製造 方法，其中，具備： 步驟； 在該半導體基板之表面形成第i導㈣i 晶層之 在該磊晶層之表面形成第2導電型雜質擴散層之 步驟； 從該雜質擴散層之表層到該蠢晶層之預定深度位 置為止形成深渠溝之步驟； 在該深渠溝内形成第2絕緣膜之步驟；及 在該第2絕緣膜上形成閘極電極之步驟； 亚且，該源極層係在該雜質擴散層之表層，且鄰接 於該朱渠溝而形成。 14. 如申請專利範圍第u項之半導體裝置之製造方法，其 中具備隔著該第3金屬膜在該貫穿孔内形成配線層之 步驟。 15. 如申請專利範圍第u項之半導體裝置之製造方法，其 中’形成該第2金屬膜之步驟係藉由濺鍍法或蒸鍍法來 形成第2金屬膜。 16. 如申凊專利範圍第u項之半導體裝置之製造方法，其 中’形成該第3金屬膜之步驟係由阻障金屬膜來構成第 3金屬瞑。 21 318775修正版