TWI313035B - - Google Patents
Download PDFInfo
- Publication number
- TWI313035B TWI313035B TW091135701A TW91135701A TWI313035B TW I313035 B TWI313035 B TW I313035B TW 091135701 A TW091135701 A TW 091135701A TW 91135701 A TW91135701 A TW 91135701A TW I313035 B TWI313035 B TW I313035B
- Authority
- TW
- Taiwan
- Prior art keywords
- bmd
- wafer
- concentration
- treatment
- layer
- Prior art date
Links
Classifications
-
- H10P36/00—
-
- H10P36/03—
-
- H10P14/20—
-
- H10P36/20—
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Description
1313035 五、發明說明(1) [發明所屬的技術領域] 本發明係關於矽晶圓(S i 1 i C 〇 n wa f e r )及矽晶圓的製 造方法,特別是關於能防止重金屬離子污染的矽晶圓及矽 晶圓的製造方法。 [先前技術] ,半導體裝置要經過薄膜、擴散等方法在矽晶圓的表面 上形成裝置層的裝置步驟而製成。 圖Y是顯示在石夕晶圓基板丨上形成蠢晶成長(epl taxlal growth)層2後之矽晶圓1’之剖面圖。 在石夕晶圓1’上摻雜(doping)作為推雜劑(d〇pant)的硼 B原子。石夕曰曰曰圓丄’是摻雜了較低濃度的不純物蝴⑻ό々ρ/ρ_ ί蠢晶成長裝置的爐内在石夕基板1的表面la 二=給,膜的原料氣體,,三嫩(SiHci3), 及少$的硼B。然後’依據三氣矽俨 认主;炫;石日上ε 矛L 7烷的化學反應在矽基板1 的表面’藉由观日日成長同樣地形成矽的薄膜2。 如此,原子排列與矽基板1同— 、 ^ 』 的結晶就在基板1上形 成。 -般而言超矽晶圓1’在其後的裝置步驟中,受到鐵、 銅、鎳等重金屬的污染。裝置步驟中, 中鐵等的重金屬離子侵入的話,合有 日日®的裝置層 壽命降低之虞。 日有使裝置做出誤㈣、 因此,以往為了使重金屬離子 以去疲處理(gette㈣)。 子不會到達裝置層’就施 i ntr i ns i 去疵處理(g e 11 e r i ng )包括内部去範去 7054-5370-PF(Nl).ptd 第4頁 1313035 五、發明說明(2) 261:1^1'11^)(以下稱為1〇與外部去疵(6以1_11^1(: gettering)(以下稱為EG)。 内部去疵(1 G)係對矽晶圓施以熱處理,使矽晶圓的主 體(bulk)中,稱作BMD(主體微缺陷,bulk micr〇 defect) 之缺陷析出,以BMD的捕獲據點作為捕獲重金屬不純物的 去蔽法。 圖4係說明1 G的圖。
亦即,依照切克勞斯基法(cz法,Cz〇chralski method)生長而製成的石夕晶圓丨,中含有矽錠(sinc〇n ingot)的製造過程中來自石英坩堝的已溶解的氧。因此, 在裝置步驟中’對矽晶圓1’施加熱處理的話,則主體 (bulk)中之氧化矽SiOx析出。氧化矽3丨〇父其析出核具有一 定的大小,亦即大概直徑生長至到達數汁nra的程度時,變 成具有去疵能力。因此,具有除疵能力的氧化矽Si〇x的析 出核稱作B M D。因為氧化矽S i 〇 X比同原子量濃度的單結晶 矽體積較大,所析出的BMD,主體内發生局部的應變。施 以同樣的熱處理時,BMD濃度越高,去疵的效果越大。另 外,摻雜劑的硼的濃度越高,則BMD的濃度越高。
_對此,所明EG是在矽晶圓的内面處故意地施予機械應 變,利用形成多晶矽(polysilic〇n)層以形成應變層此 應變層成為捕獲據點,用來捕獲重金屬不純物之去疵法。 圖5是說明在藉形成多晶矽層施予應變層的圖式。 亦即,形成多晶矽層的步驟如下: (a )將石夕基板1置入爐内,
第5頁 7054-5370-PF(Nl).ptd 1313035 五、發明說明(3) (b )對矽基板1施加CVD處理等,在基板全體上形成多 晶石夕板3 ’ (c )將矽基板1的表面1 b上的多晶矽層3研磨,全體洗 淨使在内面1 a形成多晶矽層3的狀態。 此外,亦有只在矽基板1的内面1 a流入矽烷氣體,只 在内面1 a中形成多晶矽層3的方法。 矽基板1上成長磊晶生成膜2的話,由於BMD析出核消 失,即使在之後施予熱處理,BMD濃度變低,去疵變低。 尚且,若摻雜劑的硼的濃度越高,則BMD的濃度變高,故 在硼低濃度摻雜的P/P-矽晶圓1 ’中,BMD濃度變低,去疵 能力變低。 如此,在形成有已被摻雜低濃度的硼之磊晶生長膜2 的矽晶圓1 ’中,具有去疵能力低的問題。 因此,有人嚐試··在形成磊晶生長膜2之前,預先施 加熱處理,使氧化矽Si Ox的析出核成長較大,以促進BMD 析出。但是,依照此方法,處理步驟需要時間,產生矽晶 圓的製造成本上昇之問題。 因此,矽基板1上摻雜氮以增加BMD濃度的研究開發正 在進行。 另一方面,為了對石夕晶圓1 ’施加E G處理,不得不經過 上述(a)至(c )所示的步驟,步驟複雜化,晶圓的製造費 時,同時製造成本增高。但是,摻雜低濃度硼的P/P-矽晶 圓1 ’中,因為E G較I G去蔽能力較大,所以形成有蟲晶生長 膜的珍晶圓中 ' 以施加E G為主流。
7054-5370-PF(Nl).ptd 第6頁 1313035 五、發明說明(4) [發明内容] 但是,附有摻雜& 不足的情事,此問Ϊ ^的處理之1G乃至EG,均有去疵能力 本發明有鑑於此現在仍未解決。 決之課題。 ’以提高重金屬離子的去疵能力為解 因此,第1發明沾奸 出的元素以進行外特徵是其在石夕晶圓上摻雜.促進MD析 r °卩去疵(EG)處理。 第2發明是依捋筮〗欢n /处理 其特徵在於低濃度的硼被摻 其特徵在於為晶成長層被形 雜 中任-者,或是氣與:::其特徵是上述元素是氮或碳 第3發明是依照第1發明 成 第4發明是依照第1發明 第5發明的特徵县产 曰 作内部去…1在一夕:曰严上將議濃度增加至至少能 並施予將鐵與銅去疵 其特徵在於包括:將 及施加外部去疵(EG) 其特徵在於包括:將 將鎳作内部去疵的程度下將氮摻雜 之程度下作外部去疵(EG)處理。 第6發明為矽晶圓的製造方法 促進BMD析出的元素摻雜化的步驟 處理步驟。 第7發明為矽晶圓的製造方法.^ 低濃度的石朋連同促進_析出的元素掺::::包括:將 疵(EG)處理的施加步驟。 ’、…、7驟及外部去 第8發明為石夕晶圓的製造, 促糊析出的元素加以摻雜的步驟括:將 「4去疵(EG) 7〇54-537〇-PF(Nl).ptd 1313035
發明說明(5) 處理的施加步驟 .μ η ττ/ ,, ζ: 第9 炎, > 成邱晶成長層的步驟。 第9 Α明為矽晶圓的製造方法兑 低濃度的硼連同你RM ,、寺徵在於匕括.將 及外部去素加以摻雜的步驟,以 步驟。 )處理的施加步驟’以及形成蟲成長層的 第1 〇發明為矽晶圓的势造 BMD濃度增加至至小A 衣、方法,其特徵在於包括:將 步驟,以及能將鍈二土部去疵的程度下將氮摻雜的 理步驟。4鐵與銅去㈣程度下施加外部去疲⑽)處 本發明如圖】辦一 素的氮的摻雜處理二外乃:二晶圓1(施予促進膽析出元 晶石夕層3的處理)。因[ =G )處理(例如,形成多 重金屬離子的鋼與鎳中在= 中即使曝露在稱作 ,用’能捕獲銅與錄(請參照圖2)。另部去疯(⑹起 夕晶石夕層3因形成,外部去疯起作用:作為應變層的 晶石夕層3能捕獲鐵、銅(請參照圖2)。如成為捕獲據點的多 =置步驟中所發生的各種重金屬 此’依照本發明’ 月匕充义地去疫。因此,鐵、銅、鎳(所謂鐵、銅、鎖) :晶圓1’的裝置層中,防止裝置的誤::屬離子不會侵入 命。 作’能達到高壽 [實施方式] =下,參照圖面說明本發明的半導 圓的‘造方法的實施形態。 體晶圓及半導體晶 在以下所證明的實施形態中,以矽曰 _ μ圓作為半導體晶
7054-5370-PF(Nl).ptd 第8頁 1313035 五、發明說明(6) 圓說明之。 本發明者,鑑於附加有摻雜氮的處理之I G及E G之去疵 能力不足,乃基於IG與EG對重金屬離子的種類之去疵能力 不同之假定下作分析。此結果顯示在圖2。但是,作為分 析對象的矽晶圓是摻雜低濃度的硼的P/P-矽晶圓1 ’ 。於 此,所謂「低濃度」,乃指硼的濃度為3 X 1 014 /cm2〜1 X · 10le/cm3(l Ω-cm〜15Q-cm)程度的濃度。 如同一圖2所示,得到附加有摻雜氮的處理之I G中, 對於鐵而言,去疵能力低,而對於銅,去疵能力變高,而 對於鎳,去疵能力非常高之分析結果。 0 另一方面,得到在EG中,對鎳而言,去疵能力低,而 對鐵與銅,去疵能力變高之分析結果。此外,不施加I G處 理也不施加EG處理的P/P-矽晶圓1 ’中,對於鐵、銅、鎳的 各種重金屬離子的去疵能力變低。 從以上的分析結果得到了,為了使對於鐵、銅、鎳的 各重金屬離子之去疵能力不會不足反而提高,以附加有氮 摻雜的處理之I G與EG併用而施加至矽晶圓上之結論。 圖1顯示實施形態的矽晶圓Γ的斷面,此矽晶圓乃用 以下的方式製造。 亦即,首先,將在石英坩堝中已含有硼B與氮N的矽熔 液溶化,成長添加(摻雜)有低濃度的硼B與氮N之不純物 (摻雜劑)之矽錠。 矽錠切割成矽基板1。如此得到低濃度的摻雜劑硼摻 雜的P-型的矽基板。
7054-5370»PF(Nl).ptd 第9頁 1313035
鐵、銅具有充分去疵能力下,形成 五、發明說明(7) 其次,用EG法使對 多晶矽層3。 下: 而在基板全體上形成多 多晶石夕層3的形成步驟說明如 (a) 將石夕基板1置入爐内。 (b) 對秒基板1施加c v ])處理, 晶石夕層3。 (c)將矽基層1的表面lb的多晶矽層3研磨/ 體’將多晶矽層3形成在内面丨a上。 ''王 此外’只將矽烧氣體流入矽基板!的内 面la中形成多晶矽層3。 ,、在内 其次,在磊晶生長裝置的爐内,薄膜的原料氣體(例 如三氣矽烷S i HC I3)供給至矽基板1的表面丨a上。之後,依 據三氣矽烷的化學反應’同樣地依照磊晶生長法將咬薄^ 形成在矽基板1的表面1 b上。 ' 如此’原子排列與矽基層1相同的結晶在基板1上形 成。 如此製出的矽晶圓1 ’,在之後的裝置步驟中,對石夕晶 圓施加熱處理的話,主體内一定大小(概略直徑為數十nm 程度)以上的氧化石夕S i 0 X的析出核成長’析出B M D。因此, 為了預先將氮摻雜至矽晶圓,BMD濃度變高,如圖2所示, 對於銅、鎳的去疵能力變高。 此外,製造後的矽晶圓1 ’在裝置步驟中’即使曝露於 所謂鐵、銅的重金屬離子,如圖2所示’作為應變層的多 晶矽層3中,因具有十分高的去疵能力’能將此重屬離子
7054-5370-PF(Nl).ptd 第10頁 1313035
五、發明說明(8) 捕獲。 依照以上的本實施形態,因為對 的處理,與外部去疵(EG )的處理,在=+施加氮摻雜 露於銅、鎳所謂重金屬離子,在熱處理的即使曝 疵(IG)起作用,能捕獲銅 '鎳。又因作=中,内部去 矽層3正在形成,依據外部去疵(EG )的作用 ',怎變、層的多晶 點的多晶矽層3能捕獲鐵、銅。這樣,依攄 .為捕獲據 在裝置步驟中,所發生的鐵、銅、錄^本貫施形態’ 分地去疲。因此,石夕晶圓丨,的裝置層中,金屬離子能十 屬離子不侵入,能防止裳置的誤動作,提高使:春鎳重金 如圖2所示,對銅的去疵能力EG與IG均具有%命。 場合,鎳的去疵能力較銅高,從而,將氮摻雜’在尸的 之際,可實施至少得到錄的去蘇能力的:程度的^晶圓!, 05·^板轴為氮的摻雜濃度(/cm3),縱轴,數 (earner·)的發生壽命(Hfetime)之圖。少數 數載子 壽命越大,則金屬污染量越小。如圖5 载,的發生 為1E+14(/Cm3)的時候,金屬污染量最小。 氣的濃度 雜氮時,少數載子的發生壽命是在測定限界二。元全不摻 在上述貫施形態中’雖然乃將氮摻雜, ::,IG的能力提高’但使用氮以外的 的 :亦可。此外’將氮與碳兩種加以摻雜 :B的析 亦可。 疋進BMD析出 又在上述貫施形態中,乃是將多晶矽層3 層而作為EG之手法,7成為應| 仁疋對石夕晶01的内面4施加喷砂
1313035 五、發明說明(9) (s a n d b 1 a s t)等加工以形成機械的應變層的手段方法亦能 獲得同樣的效果。 另,在上述實施形態中,雖然乃是使用低濃度的硼摻 雜的矽晶圓,此種情形本發明的效果特別有效。但是,當 然,用高濃度之硼摻雜之矽晶圓,亦能適用本發明。另 夕卜,用硼以外的摻雜劑摻雜的矽晶圓,亦能適用於本發 明。
7054-5370-PF(Nl).ptd 第12頁 1313035 圖式簡單說明 圖1是實施形態的矽晶圓的剖面圖。 圖2是表示附加有氮摻雜處理的内部去疵(IG)與外部 去疵(EG ),與各種重金屬離子的去疵能力的關係之圖。 圖3是矽晶圓的剖面圖以說明内部去疵(I G )的圖。 圖4是矽晶圓的剖面圖以說明外部去疵(EG )的圖。 圖5是顯示氮的摻雜濃度與少數載子的發生壽命的關 · 係的圖。 符號的說明 1矽基板 2蟲晶成長層 丨· 1 秒晶圓 3多晶矽層
7054-5370-PF(Nl).ptd 第13頁
Claims (1)
- 案號 9113570] (更)正六、申請專祕目 , 種秒晶圓,盆转傲— 4 、寻被在於:其被摻雜 ϋ的元素,以及妯设.、,u , ” 為了促進 ___— bmd 於 於 於 析出的元素,以及被施以;卜部二77理 2·如申請專利範圍第β所述…η 上述元素是氮或碳中任—去,$ a 其特欲在3, 申請專利範圍第丨項所者述之或二氮圓與 其摻雜有低濃度的硼。 其特徵在 4. 如:請專利範圍第i項所述之石夕晶圓 其形成有磊晶成長層。 ,、特欲在種梦晶圓,其特徵為协.立户& 至少能蔣魏…:二在矽晶圓上將BMD濃 之 5. 广增加裏至少能將鎳作内部:症處理:=曰圓上將BMD濃 度 滅B+ 1 &丨专疵處理之程度下將氮掺雜, 姐施予鐵及銅去疵程度下作外部去疵處理。 6.Λ種石夕/1圓的製造方法,其特徵在於包括:將促進 BMD析出的凡素摻雜化的步驟,以及施加外部去疲(eg)處 理步·驟。 7種矽晶圓的製造方法,其特徵在於包 度的硼連同促進BMD析出的元素摻雜的步驟、,以及外部去/ 麻(EG)處理的施加步驟。 8 圓的製造方法’其特徵在於包括:將促進 BMD析出的兀素加以摻雜的步驟,外部去疵(EG)處理的施 加步驟’以及形成磊晶成長層的步驟。 9. 一種石夕晶圓的製造方法,宜 度的石朋連同促進B M D析出的/辛加以特/雜在^半包括:將低濃 蘇⑽)處理的施加步驟,;推曰m’/卜部去 1Λ _ 久〜风猫日日成長層的步驟。 •一矽晶圓的製造方法’其特徵在於包括:將BMD7054-5370-PFl(Nl).ptc 第14頁 1313035 案號9Π35701_年月曰 修正_ 六、申請專利範圍 濃度增加至至少能將鎳内部去疵的程度下將氮摻雜的步 驟,以及能將鐵、銅摻雜的程度下施加外部去疵(E G)的處 理步驟。7054-5370-PFl(Nl).ptc 第15頁
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001384755A JP2003188176A (ja) | 2001-12-18 | 2001-12-18 | シリコンウェーハおよびシリコンウェーハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200305225A TW200305225A (en) | 2003-10-16 |
| TWI313035B true TWI313035B (zh) | 2009-08-01 |
Family
ID=19187754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW091135701A TW200305225A (en) | 2001-12-18 | 2002-12-10 | Silicon wafer and method for production of silicon wafer |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20070140828A1 (zh) |
| EP (1) | EP1458017A4 (zh) |
| JP (1) | JP2003188176A (zh) |
| KR (1) | KR20040066173A (zh) |
| TW (1) | TW200305225A (zh) |
| WO (1) | WO2003052811A1 (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4826993B2 (ja) * | 2004-04-22 | 2011-11-30 | 信越半導体株式会社 | p型シリコン単結晶ウェーハの製造方法 |
| JP2006073580A (ja) * | 2004-08-31 | 2006-03-16 | Sumco Corp | シリコンエピタキシャルウェーハ及びその製造方法 |
| JP5188673B2 (ja) * | 2005-06-09 | 2013-04-24 | 株式会社Sumco | Igbt用のシリコンウェーハ及びその製造方法 |
| JP4760729B2 (ja) * | 2006-02-21 | 2011-08-31 | 株式会社Sumco | Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法 |
| JP2010040609A (ja) * | 2008-07-31 | 2010-02-18 | Sumco Corp | エピタキシャルシリコンウェーハおよびその製造方法 |
| WO2010131412A1 (ja) * | 2009-05-15 | 2010-11-18 | 株式会社Sumco | シリコンウェーハおよびその製造方法 |
| CN105185696B (zh) * | 2015-09-25 | 2018-04-06 | 上海华力微电子有限公司 | 通过多晶硅吸杂降低cmos图像传感器白像素的方法 |
| KR20190011475A (ko) * | 2017-07-25 | 2019-02-07 | 에스케이실트론 주식회사 | 웨이퍼 제조 방법 및 웨이퍼 |
| CN115831995A (zh) * | 2022-11-30 | 2023-03-21 | 华虹半导体(无锡)有限公司 | 降低cmos图像传感器白像素的方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0786289A (ja) * | 1993-07-22 | 1995-03-31 | Toshiba Corp | 半導体シリコンウェハおよびその製造方法 |
| US5757063A (en) * | 1994-03-25 | 1998-05-26 | Kabushiki Kaisha Toshiba | Semiconductor device having an extrinsic gettering film |
| DE19637182A1 (de) * | 1996-09-12 | 1998-03-19 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte |
| JP3516200B2 (ja) * | 1997-12-25 | 2004-04-05 | 三菱住友シリコン株式会社 | シリコン単結晶およびエピタキシャルウェーハ |
| US6162708A (en) * | 1998-05-22 | 2000-12-19 | Shin-Etsu Handotai Co., Ltd. | Method for producing an epitaxial silicon single crystal wafer and the epitaxial silicon single crystal wafer |
| US6077343A (en) * | 1998-06-04 | 2000-06-20 | Shin-Etsu Handotai Co., Ltd. | Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it |
| WO2000012787A1 (fr) * | 1998-08-31 | 2000-03-09 | Shin-Etsu Handotai Co., Ltd. | Plaquette de silicium monocristallin, plaquette de silicium epitaxiee et leur procede de production |
| JP3988307B2 (ja) * | 1999-03-26 | 2007-10-10 | 株式会社Sumco | シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ |
| EP1143045B1 (en) * | 1999-10-15 | 2012-03-21 | Shin-Etsu Handotai Co., Ltd. | Silicon single crystal wafer for epitaxial wafer, epitaxial wafer and methods for producing the same and evaluating the same |
| JP2001253795A (ja) * | 2000-03-09 | 2001-09-18 | Sumitomo Metal Ind Ltd | シリコンエピタキシャルウェーハとその製造方法 |
-
2001
- 2001-12-18 JP JP2001384755A patent/JP2003188176A/ja active Pending
-
2002
- 2002-12-10 TW TW091135701A patent/TW200305225A/zh not_active IP Right Cessation
- 2002-12-18 WO PCT/JP2002/013214 patent/WO2003052811A1/ja not_active Ceased
- 2002-12-18 KR KR10-2004-7009371A patent/KR20040066173A/ko not_active Ceased
- 2002-12-18 EP EP02790794A patent/EP1458017A4/en not_active Withdrawn
- 2002-12-18 US US10/499,612 patent/US20070140828A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003188176A (ja) | 2003-07-04 |
| US20070140828A1 (en) | 2007-06-21 |
| KR20040066173A (ko) | 2004-07-23 |
| EP1458017A4 (en) | 2008-02-27 |
| EP1458017A1 (en) | 2004-09-15 |
| TW200305225A (en) | 2003-10-16 |
| WO2003052811A1 (fr) | 2003-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4650493B2 (ja) | 固体撮像素子用半導体基板およびその製造方法 | |
| TW201246298A (en) | Method for manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer and method for manufacturing solid state imaging device | |
| JP3988307B2 (ja) | シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ | |
| JP2010532584A (ja) | 高ドープ単結晶シリコン基板の酸素析出物の抑制 | |
| TW201003746A (en) | Silicon substrate for solid-state imaging device and method for manufacturing the same | |
| CN100345263C (zh) | 具有氮/碳稳定的氧沉淀物成核中心的硅片及其制造方法 | |
| TWI313035B (zh) | ||
| WO2006025409A1 (ja) | シリコンエピタキシャルウェーハ及びその製造方法 | |
| US7193294B2 (en) | Semiconductor substrate comprising a support substrate which comprises a gettering site | |
| TW200937530A (en) | Silicon substrate and manufacturing method thereof | |
| US7871904B2 (en) | Wafer processing method for improving gettering capabilities of wafers made therefrom | |
| JP2011100996A (ja) | 半導体基板内部の重金属の除去方法 | |
| JP2004214402A (ja) | 半導体基板及びその製造方法 | |
| CN100472710C (zh) | 半导体基材及其制作方法 | |
| WO2003060981A1 (fr) | Procede de getterisation d'impuretes de metaux de transition dans des cristaux de silicium | |
| JP2943369B2 (ja) | 半導体基板の製造方法 | |
| JP5239460B2 (ja) | 半導体デバイス用シリコン単結晶ウェーハ及びその作製法 | |
| JP4677890B2 (ja) | 埋め込み拡散エピタキシャルウエーハの製造方法および埋め込み拡散エピタキシャルウエーハ | |
| JP5011608B2 (ja) | 高融点金属膜付シリコン単結晶ウェーハ及びその製造方法並びにシリコン単結晶中の不純物ゲッタリング方法 | |
| JP4151876B2 (ja) | シリコンウェーハの製造方法 | |
| JP4529065B2 (ja) | シリコン単結晶ウェーハの製造方法 | |
| JP4826993B2 (ja) | p型シリコン単結晶ウェーハの製造方法 | |
| JP2006134925A (ja) | Soi基板及びその製造方法 | |
| JP2000290100A (ja) | シリコンウェーハの製造方法 | |
| JPH11243093A (ja) | シリコンエピタキシャルウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MK4A | Expiration of patent term of an invention patent |