TWI312965B - Micro-system for burn-in system program from a plug-able subsystem to main memory and method thereof - Google Patents

Description

1312965 98-6-2 六、發明說明： [發明所屬之技術領域] 本發明係有關一箱彼 ^ 檀將糸統程式燒錄到主記憶體的 微處理系統與方法’特別是有關於—種使用—可插拔之子 糸統將系統程式燒錄到主記憶體的微處理“及燒錄方 [先前技術] 在某些微處理機系統，由於應用或發展，必須更換系 統的程式。早期的程式記憶體元件，由於容易插拔，可以 將其取下，然後❹程錢錄裝置將程式寫人後，再放回 原充内即可。但疋由於凡件封裝技術的進步，某些程式 己I·:版兀件已不適合常做插拔的動作。所以這種系統就必 需提供系統程式自我更新的方法。但是它卻有—個潛在的 =’就是當寫人錯誤㈣統程式，有可能造成系統無法 啟動。此時就必須提供-種方法，可以使系統再重新更新 糸統程式在原㈣程式域體元件，峨在下次開機時， 能讓系列正常運作。 微處理機運作必須有程式記憶體元件提供其運作程 序。但是’程式記憶體元件的程式已無法使系統啟動，女 =做程式更新的動作。唯有使心—個喊記憶體以 才月b使系統啟動，但是假如原來的程式記憶體元件不写 下’雖然、其資料不正確，但是在沒有特別的控制下，其孝 式碼仍會送到系列的資料通道’而與另一個程式記憶體， 件送出的程式碼造成衝突。其結果仍無純系統啟動。 1312965 98-6-2 [發明内容] 產生之發明背景中，傳統的微處理機運作系統所 = = 本發明主要的目的在於提出了-種系統 當夺魅料、統使^要程式記«運作。 常運作啟動時，可以^ ,私式k成糸統無法正 在無須拆卸主要體=式記‘《轉換，使系統 再寫入動運作，並將正確的程式 再禺入糸統的主要程式記憶體 憶體情況，仍可正常運作。m在無辅助程式§己 本發明的另—目的在於系統的主要程式記憶體在自我 更新程式失敗的時候可以 ， -V ^ ^插拔子卡的方式將主要程 式Π己憶體的程式修正並更新回來。 本發明的再--目的在於名；4- — 立/ 、在大里生產糸統的過程中，如 、/ 彳系統錯誤時可以在產品還未 并收τ ^ ^ 你座口口遇禾上市時直接對系統進 :二=已經完成但是還在未上市的階段，如果偵 二也可以利用可插拔子卡的方式將系統有 問遺的部分或是晶片找出。 本發明的又—目的在於在製造系統的過程中，可以先 =主：憶體的程式是否正確，—邊進行系統的生產， 士、、订J憶體程式的開發與修正。對於現在製造業而 5可以大幅節省許多的生產時間。 根據以上所述之目的’本發明提供了 -種制-可插 :::系統將系統程式燒錄到主記憶體的微處理系統，包 3-處理益、一主記憶體、用以調節之第一準位裝置、以 及-具有-借援記憶體之可插拔子系統。上述之處理器， 1312965 98-6-2 第-二IS第一控制訊號以及一第二控制訊號，其中該 =式準位。上述之主記憶體，係編 理哭傳^ 第三㈣峨來決定是否與該處 、口。傳遞貝訊。上述之用以調節至第一準位裝 5 地連接至該處理器以接受該第一 :’、包虱 至該主記A相及電氣地連接 第一準位;Ϊ 控制訊號為該第-準位，其中該 二記憶體動作。上述之具有-備援記憶 二控統，係電氣地連接至該處理器並接收該第 作並控制訊號為該第一準位時，峨記憶體動 乍並且該備援記憶體與該處理器之間傳遞資 π系統送出一第四控制訊號使得該第三控制訊號為: 準位’其中該第二準位使得該主記憶體停止動作。者 該弟Γ控制訊號為該第二準位時，該備援記憶體停止動: 並且停止該可插拔子系統送出該第四控制訊號，使得該第 二控制訊號為該第―準^r光Β分+ 傳遞資訊。 料並且魅記《與職理器之間 «明料提供可插拔之子純上的系統 燒錄到-微處理线的主記憶體之方法，其中該微處 統包含-處理器、上述之主記憶體、用以調節至一第—準

位裝置、以及上述之可插姑夕上么g . L J ?苗极之子糸統，其中該第一準位可 以讓該主記憶體動作。本發明的方法包含從該處理器傳送 -第-控制訊號以調整—用以控制該主記憶體之第三控 訊號之準位以及-第二控制訊號到該可插拔之子系統^复 中該第-控制訊號為-浮接式準位，該第二控制訊號為ς 1312965 7 o-g-幺 第一準位使得該可插招 ^ . , ^ m , 猶技之子系統動作，以及該第三控制訊 以調即至該第-準位裝置控制成該第一準位。 :护告丨;I可插拔之子系統送出一第四控制訊號將該第 二控制《調整成—第二準位，其中 記憶體動作。接著，名吁供4< 不正忒王 — 在5亥備板記憶體與該處理器之間傳遞 貧訊。然後，從上诚夕声柿油 ^ 这之處理盗傳送該第二控制訊號到該可 插拔之子系統，苴中苛楚 肀該弟一控制訊號為該第二準位使得該 可^拔之子系統停止動作並且停止送出該第四控制訊號。 之後，在該主記憶體與該處理器之間傳遞資訊。 [實施方式] 本發明的—些實施例會詳細描述 細描述外’本發明還可以廣 、而除了坪 疋』乂贋乏地在其他的貫施例施行，且 本矣月的範圍不爻限定，其以之後的專利範圍為準。

^發明主要是提供—種使用—可插拔之子系統將系統 程式k錄到主記憶體的微處理系統，包含_處理器、_主 記憶體、用以調節之第-準位裝置、以及-具有一備援記 憶體π插拔子系統。上述之處理器，係、用以發出-第L 控制訊號以及一第二批制和雜· 4+ _L ΛΛ- … 一控制戒唬，其中第—控制訊號為浮接 式準位。上述之主記憶體，為一非揮發性記憶體，係電氣 地，接至處理H並接收—第三_訊號來決定是否與該處 理器傳遞資訊。上述之用以調節至第—準位裝置，包含一 接地之第一電阻，係電氣地連接至該處理器以接受該第一 控制訊號以及電氣地連接至前述之主記憶體使得第三控制 訊號為第一準位，其中第一準位是第低準位，可以讓王記 憶體動作。上述之具有一借援記憶體之可插拔子系統，係 1312965 98-6-2 接至處理器並接收第二控制訊號。 且該==號為第—準位時，該備援記憶體動作並 拔子系統送出一第=:遞貧訊，並且前述之可插 二準位n- 一、工制5孔號使得該第三控制訊號為-第 使 :咅準位為高準位並且高於第一準位，可以 使付主§己憶體停止動作。 主記憶體與處理器之間傳遞訊號的方法包含在 蚩與處理器之間建立一第—匯流排與一第二匯流 :呈二 '匯机排上面具有位址資料’而第二匯流排上 ，、記憶資料，以及主記憶體接收—讀取訊號後將對應 到該位址資料之記彳音咨# 心t枓、&由遠第二匯流排傳送到處理 器。上述之主記憶體與财理m傳遞《的方法更包 ^在主記憶體接㈣_寫人訊號後將應到位址資料之記憶 Μ料經由第二匯流排寫入到該主記憶體。 /上述之備援記憶體與處理器之間傳遞減的方法為在 備援記憶體與處理器之間建立前述之第一匯流排與前述之 第二匯流排.，其中第—匯流排上面具有位址資料，而第二 匯流排上面具有記憶資料，以及備援記憶體接收一讀取訊 號後傳送對應到位址資料之記憶資料到處理器。 當第二控制訊號為第二準位時，備援記憶體停止動作 並且分止可插拔子系統送出前述之第四控制訊號，使得第 三控制訊號為第一準位並且主記憶體與處理器之間得以傳 遞資訊。 1312965 98-6-2 以及: = Π = = 器，:備援_ ’ 用以電氣地連接至處理哭上边之連接器’係 體係電氣地連接至連接主4體。上述之備援記憶 以調節至第二準位收第二控制訊號。上述之用 由連接器送出前叙第四^連接至連接器，並且經 =第=之用以調節至第二準位裝置包含-連接至-電 ’、 。且另外，上述之連接器為一插槽裝置。 燒錄：發：Γ夺提供—種將可插拔之子系統上的系統程式 包含—處I理糸統的主記憶體之方法，其中微處理系統 、 處斋、主記憶體、用以調節至一第一準位裝置、 =及可插拔之子系統，其中第-準位為低準位，可以讓主 Λ體動作。上述之主記憶體為—非揮發性記憶體。上述 之用以調節至該第-準位裝置包含一接地之第一電阻 發明的方法包含從處理器傳送—第—控制訊號以調整_用 =控制主記憶體之第三控制訊號之準位以及—第 =前述之可插拔之子系統’其中第一控制訊號為-浮接 2”：第二控制訊號為第—準位使得可插拔之子系統動 及弟二控制訊號係由前述之用以調節至第—準位 控制成第口-準位。之後，上述之可插拔之子系統送出:第 四控制訊镜將第三控制訊號調整成一第二準&，其 ^ 立為高準位且高於第—準位，係禁止主記憶體動作。= 者’在備棱記憶體與該處理器之間傳遞資訊。铁後，從上 述之處理器傳送第二控制訊號到可插拔之子系統， -控制訊號為第二準位使得可插拔之子系統停止動作並且 1312965 98-6-2 停止送出第四控制訊號。之後，在主記憶體與該處理器之 間傳遞資訊。 上述之備援記憶體與該處理器之間傳遞訊號的方法包 含在該備援記憶體與該處理器之間建立一第一匯流排與一 第二匯流排，其中第一匯流排上面具有位址資料，而第二 匯流排上面具有記憶資料。之後備援記憶體接收一讀取訊 號後傳送對應到位址資料之記憶資料到處理器。 上述之主記憶體與該處理器之間傳遞訊號的方法包含 在主記憶體與處理器之間建立第一匯流排與第二匯流排， 其中第一匯流排上面具有位址資料，而第二匯流排上面具 有。己It資料。然後，主記憶體接收一讀取訊號後經由第二 匯机排將對應到位址資料1記憶資料冑送到處理器。上述 之主記憶體與該處理器之間傳遞訊號的方法更包含在主記 憶體接收到-寫人訊號後將對應到位址資料之記憶資料經 由第—匯流排寫入到主記憶 體。 上述之可插拔子系統具有丈贤裔（用傻 以及用以調節至該第二準位裝置。上述 電f地連接至處理器以及主記憶體。上述之備援記= 電氣地連接至連接器以接收第- 心 節至第二準位裝置伟，::：控制§«。上述之用以. .… 係电軋地連接至連接器，並且經由連- 吨制訊號以調整第三控制«之準位H 1調印至第二準位裝置包含一連接至—電源之第二$ 。另外，上述之連接器為一插槽裝置。 、一1 接下來，係《本發㈣述_個使时插拔子系統漫 1312965 98-6-2 錄系統程式之微處理系統的實施例。如第一圖所示，一微 處理系統100包含了處理器101，主記憶體102，調整至低 準位裝置103，以及一可插拔的子系統110。處理器101在 開始的時候會先送出兩個訊號，分別為三態輸出控制訊號 127以及起始為準為低位準的可插拔子系統控制訊號126。 三態輸出控制訊號127用來控制主記憶體選擇控制訊號125 的位準’而主記憶體選擇控制訊號125是用來控制主記憶 體102的讀取與寫入。可插拔子系統控制訊號126是用來 ) 控制可插拔子系統110是否動作。此處理器ιοί可以應用在 一般需要處理器的系統，例如數字視頻/多用光碟（digital video/versatile disc ； DVD)撥放機。處理器 l〇i 會依據 程式的執行，送出程式執行的順序到位址匯流排121上 面，然後在送出讀取訊號123之後會在資料匯流排122上面 取得從主記憶體102送出的程式碼。處理器1〇1會對程式碼 進行解碼以及執行所要求的動作。在某些狀況下也可以對主 己憶體102進存程式更新的動作。例如在播放機中， )處理器101可以從光碟片上讀取到欲更新的程式，然後處 理器101就會根據更新程式的程序對主記憶體1〇2寫入資料 以進行更新的動作。但是，不管系統100要執行的工作為 何，一個必要的條件就是在系統100開機的時候，主記憶 體102的程式必須是正確的被載入到系統1〇〇中。如果原來 存放在主記憶體102的程式就無法讓系統正常動作，它可 能都沒有辦法讓系統100執行程式的更新動作。 主記憶體1〇2又可以稱為主系統程式記憶體，主要是 存放糸統程式。一般的主記憶體1〇2會使用非揮發性程式 10 1312965 儲存元件，例如快閃 62 體。系統100是根據主’3 ^ σ包除式可程式化記憶 疋很骒主§己憶體102的程式 用非揮發性錯存元件，主記憶體1〇2所錯因為使 電源的關閉而消失。主記憶體1〇2 的貝料不會因為 2控制訊號125的位準來控制。當這個控 值進行解碼。然後，當__«==的1立址 系統_進行程式更新流排122上。當 HI 憶體⑽動作爾對位址匯流排m 上面的f址值進行解碼。當主記憶體1〇2接受到寫入U 124的枯候將放在資料匯流 址。 上的貧科存放到適當的位 調整至低準位裝置1Q3的目的 訊號⑵的準位拉拔到第一準位 擇控制 —個接地的一般電阻，或是稱做拉拔 料2阻。由於處理器1G1輪出的三態輸出控制訊號127 y雜人訊號，其準㈣浮接式準位。對於主記憶體 1而吉其準位是未知的狀態。為了讓處理器繼能夠讓主 §己憶體102動作’利用了將位準拉拔到低準位的調整至低 準位裝置103使主記憶體102動作。 - 可插拔的子系統11〇必須依附在處理器⑻上才能運 作，而且可以從系、统100中移除。在一般的狀況下，當系 統100可以正常的運作的0主α / 的τ候，子糸統1丨0是被移除的。但 是當主記憶體102處於不正常的狀況下的時候，子系、統no 1312965 98-6-2 可以被安袭在系、统100上用來取代主記憶體1〇2。可插拔子 系統110的結構示意圖請參照第二圖/ :) 如第二圖.所示，可插祓子系統110包括一連接器m 一備板記憶體il4，以及調整至高準位裝置116。—般的可 插拔子系统m會做成子卡..的形.式.利.甩崎槽結構虚系 統⑽電氣地連接。連接器112主要用來銜接處理哭ι〇ι 以及備挺記憶體114之間的訊號傳輪，其中訊號包括了攸址 匯流排121，資料匯流排122，讀取訊號.123，以及可插拔 .子系統按制訊號126。另外，連接器112還.連接了調整至高 .準位裝置U6與調整至低準位裝置.⑽之間的訊號傳輸，主 要是^準位㈣錢128從調整至高準位裝置ι ΐ6調整主 =憶體選擇控制訊號125來關閉主記憶體ι〇2。—般 器112可以使用插槽結構。 “借Ϊ記憶14 114，又稱為辅助程式記憶體或是辅助的 糸、，充程式儲存記憶體，是一般的程式儲存元件。一般 援記憶體114也是使用非揮發性記憶元 " 峨射.會率.失。但是它不是用作系^ = 體並不此執行自我更新的動作。備.援記憶體u.4接受一 可插拔子系統控制訊號126的控制來決定是否動作。=可 插拔子I统控制訊號126是處在低準位的時候，備援= ，m被啟動因而整個可插拔子系、统11〇處於動作的狀能^ 當可插拔子系統控制訊號126的準位是高準位的時候二 援記億體114關閉而整個可插拔子系'统u〇不動作。、 。調整至高準位裝置116的目的是將主記憶體選擇 訊被125的準位拉拔到第二準位，也就是高準位。—種^ 12 1312965 98-6-2 單的貫行方式是使用—個連接電源的一般電阻，或是稱為 連接電源的拉拔電阻。由於系統⑽有個調整至低準位裝 置103可以將主記憶體選擇控制訊號125的準位拉拔到低準 位，所以主記憶體選擇控制訊號125的準位不等於高準位 控制訊號。主記憶體選擇控制訊號125的準位只能使其接 近兩個拉拔電阻的分壓值。假如拉拔到地的電阻值是R1， 接到電源的拉拔電阻值| R2，則主記憶體選擇控制訊號 125的電壓約為電源電壓的ri/(ri+r2)。將ri和μ的比例 適田的調王’即可使系統100在接上可插拔的子系統丄丄〇 之後後，使主記憶體選擇控制信號125脫離低準位而禁止 主記憶體102運作。 ^ 、系統⑽在—般的時候執行程式時是不需要加入可指 拔子系統110,其結構示意圖如第三圖所示。整個系统⑺( 只有三個元件在動作，而且兩個匯流排之間只有在兩個天 件之間進行資料的傳遞。此時系統的程式執行流程如第四 圖所不在系統100開機的時候，如第四圖的第一步轉和 不二處理器1G1傳送兩個控制訊號出來，分別是輪出準位 為洋接式準位的三態輸出控制訊.號127與起始狀態為低準 位=主記憶體選擇控制訊號⑶。由於可插拔的子系統11( 並沒有安|在系、統_上，低準位的主記憶體選擇控制訊 號126並不發生作用。浮接式準位的三態輸出控制訊號12: 會被調整至低準位裝置1G3拉制鮮位，所以主記憶體 ，擇控制訊號！25為低準位以啟動主記憶體1()2。然後，如 弟四圖的第二步驟所示，處理器1〇1會在位址匯流排121上 輪出位址值到主記憶體1〇2上。之後，如第四圖的第三步 13 1312965 98-6-2 驟所示，主記憶體102解譯位址匯流排121上的位址值。接 著，處理器101可以決定是需要從主記憶體i 02讀取程式或 是將資料寫入到主記憶體1〇2上進行自我更新。如第四圖 的第三步驟所示，主記憶體102從處理器1〇1接收到讀取訊 唬123或是寫入訊號124。然後，當主記憶體丨〇2接收到讀 取訊號123的時候會將對應到位址值的資料送到資料匯流 排122給處理器1〇1，或是當主記憶體1〇2收到寫入訊號 的時候將資料匯流排122上的資料寫入主記憶體102的°相對 應位址值的資料區域。上面的動作，基本上完成了主記憶 體102的資料讀取或是寫入的動作。 當主記憶體102的程式出現問題而不能開機的時候， 這時可插拔子系統110會安裝到系統1〇〇上，這時的系統 1〇〇結構示意圖如第五圖所示，而系統⑽的程式執行流程 如第六圖所示。當系統100啟動的時候，如第六圖第一步 驟所示’會先開啟可插拔子系統11G並且停止主記憶聽ι〇2 的動作。這個步驟的處理方式是處理器⑻會先送出兩個 訊说，分別是輸㈣位為浮接柄位的三態輸出控制訊號 127與起始狀態為.低準位的主記憶體轉控制訊號⑶。由 於可插拔的子系統11G已經安裝在系統⑽上，低準位的主 記憶體選擇控制崎126會啟動備援記憶體ιΐ4。而這時調 整至高準位裝il16會送出—個高準位訊號128纟調整主記 控制訊號125的準位到高準位，因此主記憶體ι〇2就不 動作。之後，如第六圖第二步驟所*，處理器ι〇ι從可 插拔的子系統1 1 〇上譆取_鞋彳咨也 貝取耘式貝枓。咩細的步驟是處理器 Ηπ㈣連接器m與借援記憶體114之間建立了位址匯流 14 1312965 98-6-2 排121 ’而處理窃101將位址值送到位址匯流排a〗上。備 援記憶體114從位址匯流排121上讀取位址值並且解碼之 後，等到處理器ιοί送出讀取訊號123之後將對應到位址值 上的資料送到資料匯流排122上。處理器1〇1會將資料匯流 排122上的資料讀取並且解碼。這是已經完成了處理器I" 與備援記憶體114之間的資料讀取。由於備援記憶體114不 能自我程式更新，所以資料匯流排122上的資料流動方向 只有從備援記憶體114到處理器1 〇 1。 之後有可能需要資料寫入到主記憶體丨〇2上，如第六 圖第二步驟所不，將可插拔子系統丨丨〇關閉並且開啟主記 憶體102。這個步驟主要是從處理器1〇1送出一個高準位的 可插拔子系統控制訊號126，此時備援記憶體114會停止動 作而調整至高準位裝置116也同時停止送出高準位訊號 128。這時只有調整至低準位裝置1〇3完全控制主記憶體控 制訊號125成低準位。因此，可插拔子系統11 〇可以關閉而 備援記憶體114跟著開始動作。然後，如第六圖第四步驟 所示，將資料從處理器1〇1寫入到主記憶體1〇2中。在這個 步驟中，在主記憶體102動作之後會與處理器ι〇1之間建立 位址匯流排121與資料匯流排122，其中處理器101會先送 出位址值在位址匯流排121上。主記憶體1〇2接收並且解碼 位址匯流排121上的位址值之後等待接收到寫入訊號124之 後會將處理器101放在資料匯流排122上的資料放到對應到 位址值上的區域完成寫入的動作。因此，無法作用的主記 憶體102現在已經進行完自我更新程式。之後，將可插拔 子系統110移除，重新開機檢驗系統1 〇〇是否正常運作即 15 1312965 98-6-2 可。 另外，當微處理系統100的某個晶片或是裝置有問題 的時候，也可以利用可插拔子系統i 10找尋有問題的晶片 或裝置。例如，當系統100無法開機時而問題出在硬體而 不疋主§己憶體102的程式時，安裝可插拔子系統11〇。這時 系統100開機的時候會去讀取可插拔子系統11〇的資訊，而 備援記憶體114會設計成發布開機過程的資訊。例如，— 種方式為開機時，遇到某個晶片有問題時，系統利用發光 讯號發出閃爍訊號或是利用蜂鳴器鳴叫一長聲等通知使用 者哪個晶片屬於不正常。設計不同的通知訊號對應到不同 的晶片，可以同時镇測多個晶片在開機時是否正常。這種 偵錯方式在系統性偵錯上是相當的便利的。 本發明主要是應用到系統的主記憶體在自我更新程式 =敗的¥候可μ利用可插拔子卡的方式將主記憶體的程式 t正並更新回來。另外，本發明除了可以應用到更新失敗 =記憶體切外，對於大量製造生產的工廠來說也是相 二拄更的、因為在大量生產系統的過程中，如果偵測到錯 a、可Μ在產品還未上市時利用可插拔 統有問題的部分劣θ曰μ处t 卜幻乃式將糸 次疋曰曰片找出直接進行修正。甚至，在制 造系統的過程中， * 在衣 確，可以—了以先不考慮主記憶體的程式是否正 解, 系統的生產’同時進行主記憶體程式的 幵X…。鮮於現在製造業而言可以大幅節省許多的生 1312965 98-6-2 P使本U係错由舉出數個較 本發明並不限定於所舉出之杏浐η Μ述，但是 / ag牛出之只^例。先前雖舉出與敘述之 #疋““列’但疋顯而易見地，其它 揭 =’所完成之等效改變或修飾，均應包;= 、申味專利乾圍内。此外，凡其它未脫離本發明所揭 精神下，所完成之其他類似與近似改變或修飾，也均 2發明之中請專利範_。同時應以最廣之Μ來解釋 本發明之㈣，以包含所有祕飾與類似方法。 [圖式簡單說明] 第一圖顯示本發明之微處理系統的結構示意圖， · 第二圖顯示可插拔子系統的結構示意圖； 第三圖顯示主記憶體與處理器之間的讀取/寫人流程中各 元件之間資料與訊號流向關係示意圖； 第四圖顯示主記憶體與處理器之間的資料讀取/寫入流程 第五圖顯示可插拔子系統與處理器之間的資料讀取與寫入 主記憶體的流程中各元件之間資料與訊號流向關係示意 圖；以及 u 第六圖顯示可插拔子系統與處理器之間的資料讀取與寫入 主記憶體的流程圖。 【主要元件符號說明】 1〇〇 微處理系統 101 處理器 1312965 98-6-2 102 主記憶體 103 調整至低準位裝置 110 可插拔子系統 112 連接器 114 備援記憶體· 116 調整至高準位裝置 121 位址匯流排 122 資料匯流排 123 讀取訊號 124 寫入訊號 125 主記憶體選擇控制訊號 126 可插拔子系統控制訊號 127 三態輸出控制訊號 128 高準位控制訊號 1 8

Claims (1)

1. .1312965 98-6-2 七、申請專利範圍： 1.-種使用-可插拔之子系統將系統程式燒錄到主記憶體 的微處理系統，包含： ^ 一處理器，係用以發出一第一控制訊號以及一第二控 制訊號，其中該第一控制訊號為浮接式準位； 一主§己憶體，係電氣地連接至該處理器並接收一第三 控制訊號來決定是否與該處理器傳遞資訊； -用以調節至第-準位裝置，係電氣地連接至該處理 器以接受該第一控制訊號以及電氣地連接至該主記憶體使 得該第三控制訊號為該第一準位，該第—準位使得該主記 憶體動作；以及 一具有一備援記憶體之可插拔子系統，係電氣地連接 至該處理器並接收該第二控制訊號， 當該第二控制訊號為該第一準位時’該備援記憶體動 作並且該備援記憶體與該處理器之間傳遞資訊，並且該可 插拔手系統送出一第四控制訊號使得該第三控制訊號為一 第—準位，其中該第二準位使得該主記憶體停止動作， 田。亥第一控制訊號為該第二準位時，該備援記憶體停止動 作亚且停止該可插拔子系統送出該第四控制訊號，使得該 第三控制訊號為該第一準位並且該主記憶體與該處理器之 間傳遞資訊。 2·如申請專利範圍第1項之微處理系統，其中上述之該第 二準位高於該第一準位。 19 1312965 98-6-2 3·如々申請專利範圍帛1項之微處理系統，其中上述之甩以 調節至該第一準位裝置包含一接地之第一電阻。 4. 如申請專利範圍第丨項之微處理系統，其中上述之主記 憶體與該處理器之間傳遞訊號的方法包含： D …在該主記憶體與該處理器之間建立一第一匯流排與〆 第二匯流排’其中該第-匯流排上面具有位址資料，而該 第二匯流排上面具有記憶資料；以及 該主記憶體接收一讀取訊號後將對應到該位址資料之 該記憶資料經由該第二匯流排傳送到該處理器。 5. 如申請專利範圍第4項之微處理系統，其中上述之主記 憶體與該處理器之間傳遞訊號的方法更包含： 該主記憶體接收到一寫入訊號後將應到該位址資料之 該記憶資料經由該第二匯流排寫入到該主記憶體。、 6_如申請專利範圍第1項之微處理系統，其中上述之備援 §己憶體與該處理器之間傳遞説號的方法為： 在該備援記憶體與該處理器之間建立一第一匯流排與 一第二匯流排，其中該第一匯流排上面具有位址資料，而 s亥弟二匯流排上面具有記憶資料；以及 該備援記憶體接收一讀取訊號後傳送對應到該位址資 料之該記憶資料到該處理器。 7.如申請專利範圍第1項之微處理系統，其中上述具有備 20 .1312965 98-6-2 援記憶體之可插拔子系統更包括： 一連接器，係用以電氣地連接至該處理 憶體； 器以及該主記 一備援記憶體 二控制訊號；以及 係電氣地連接至該連接器以接收該第 用以調節至該第二準位裝置係電氣 器’並且送出㈣讀制《經由該連接n以調整該Ϊ 控制訊號之準位。 8·如申請專利範圍第7項之微處理系統 調節至該第二準位裝置，包含一連接至— '其中上述之用以 電源之第二電阻。 9.如申請專利範圍第7項之微處理系統 器為一插槽裝置。 其中上述之連接 器 一主記憶體’用以調節至一第—準位裝置，以及 土統，其中該第一準位可以讓該主記憶 可 該方法包含： —該處=器傳送一第一控制訊號以調整—用以控制 圮憶體之弟二控制訊號之準位以及—第二控制訊號到該可 21 1312965 插拔之子系統’其中兮楚 第二控制訊號為該第—準為—洋接式準位，該 以及該第三㈣l得該可插拔之子ι统動作， 制成該第-準位；由該用以調節至該第—準位裳置控 該可插拔之子系統送出— -*-〇 -¾ Φά- -L- 昂控制訊被將該第二和去1丨 訊唬調整成-第二準位，弟-控制 動作； μ第一準位不止該主記憶體 „記憶體與該處理.器之間傳遞資訊； 其中該第二控制訊二系統， * —旱位使付該可插拔之子系 統停止動作並且停止送出該第四㈣訊號；収 、 在該主記憶體與該處理器之間傳遞資訊。 12.如申請專利範圍第u項之方法，其中上述之該第二準 位高於該第一準位。 13·如申請專利範圍第u .項之方法，其中上述之用以調節 至該第一準位裝置，包含一接地之第一電阻。 H.如申請專利範圍第u項之方法，其中上述之備援記憶 體與該處理器之間傳遞訊號的方法為： 在該備援記憶體與該處理器之間建立一第一匯流排與 一第二匯流排，其中該第一匯流排上面具有位址資料，而 該第二匯流排上面具有記憶資料；以及 該備援記憶體接收一讀取訊號後傳送對應到該位址資 22 1312965 98-6-2 料之該記憶資料到該處理器。 15. 如申請專利範圍第11項之方法，其中上述之主記憶體 與該處理器之間傳遞訊號的方法包含： 在該主記憶體與該處理器之間建立一第一匯流排與一 第二匯流排’其中該第一匯流排上面具有位址資料，而該 第二匯流排上面具有記憶資料；以及 該主記憶體接收一讀取訊號後將對應到該位址資料之 該記憶資料經由該第二匯流排傳送到該處理器。 16. 如申请專利範圍第15項之方法，其中上述之主記憶體 與該處理器之間傳遞訊號的方法更包含： 該主δ己憶體接收到—寫入訊號後將應到該位址資料之

   17.如申請專利範圍第 系統具有： Π項之方法，其中上述之可插拔子 連接器，係用以電氣地連接至該處理器以及該主記 以接收該第二 控制訊號；以及

   控制訊號之準位。 一備援記憶體係電氣地連接至該連接器 弟二準位裝置係電氣地連接至該連接 四控制訊號經由該連接器以調整該第 23 1312965 98-6-2 1 8.如申請專利範圍第1 1項之方法，其中上述之用以調節 至該第二準位裝置包--連接至一電源之第二電阻。 19. 如申請專利範圍第17項之方法，其中上述之連接器為 一插槽裝置。 20. 如申請專利範圍第11項之方法，其中上述之主記憶體 為一非揮發性記憶體。 24 1312965 98-6-2 四、指定代表圖· (一） 、本案代表圖為：第-圖 (二） 、本案代表圖之元件代表符號簡單說明： 100 微處理系統 101 處理器 102 主記憶體 103 調整至低準位裝置 110 可插拔子系統 五、本案若有化學式時，請揭示最能顯示發明特徵的化學 式：