TWI312201B - Metal gate structure for mos devices - Google Patents

Description

1312201 九、發明說明 積體電路（ic)設計’且特別是有關 覆蓋層之金氧半導（Metal Oxide 【發明所屬之技術領域】 本發明是有關於一種 於一種具有金屬閘極與

Semiconductor ; M0S)電晶體元件。 【先前技術】 傳統上，半導體元件’例如互補式金氧半導（cm〇s)電 晶體’之閘極導體’係由換雜N型摻質或p型穆質之多晶 石夕所組成。這類摻雜之摻質在降低多晶⑦閘極導體之電阻的 同時，也具有不受歡迎之電性特徵。摻雜之多晶石夕閉極導體 會在下方之基材中產生不想要之空乏區。隨著半導體元件之 尺寸的持續縮減’這類不想要之空乏區可能會明顯阻礙半導 體元件之性能的增進。因此’里需利用其他無須藉助摻雜摻 I之材料來取代傳統之多晶矽閘極導體，以避免此一空乏問 題。 夕曰曰矽閘極所面臨之另一個挑戰是多晶矽閘極與金屬 接觸層之間具有低品質之電性界面。為應付此一挑戰，而於 多曰曰矽閘極導體上形成矽化金屬層，來作為與金屬接觸層之 間的界面，藉以降低兩者之介面間的電阻。製作矽化金屬層 時A可利用一連串自我對準金屬矽化技術之製程步驟，以排 除微影步驟’並提供矽化金屬層與多晶矽閘極導體近乎完美 之對準。自我對準金屬矽化技術可提供相當之優勢，否則的 話’文限於圖案之解析度，微影製程會在半導體元件之設計 1312201 上増加尺寸限制《更不用說，微影步驟的進行會產生額外之 成本。 在自我對準製程的既有優勢下，亦可於源極/汲極區之 =成自我對準接觸層。然而，多晶㈣極導體之金屬石夕化 技術通*與形成自我對準接觸層之製程步驟不相容。製 我對準接觸層時，先沉積金屬層於源極/汲極區，在進行熱 著進行回蝕刻步驟。為避免閘極導體與源極：極 我對準接觸層而產生不想要之電性連接，通常 響二化製作覆蓋層來作為保護層。受到此覆蓋層的影 :。石夕化金屬層與自我對準接觸層無法在相同製程步驟中製 因此’需要一種金氧半導電晶體元件 材料所組成之間極結構，來排除對 由’一夕 —爽，订+狀， t π y化盒屬層之需求，如此 了在間化之製程中，進行自我對準接觸層之製作。 【發明内容】 本發明揭露一種金氧半導電晶體 實施例中，此間極結構包括閉極介電#位於^^構°在一 金屬間極導體位於閘極介電 θ、+導體基材上’ 上，·至少—門踏辟療—+ 上，覆盍層位於金屬閘極導體 藉以使覆蓋層盥問_體與覆盍層之側壁上， 至少-自我對進、垃總处f金屬閘極導體包圍在其中;以及 閘極導體。因此，霜f屉ώ 、+導體基材上’並緊鄰金屬 以避免自我對準接觸 土刀^自我對準接觸結構’ 觸'、“冓直接與金屬閘極導體接觸。 1312201 然而，、本發明之架構與操作方法，以及其他目的與優點 將可透過以下之特定實施例的描述並輔以所附圖示，而獲得 較佳暸解。 又 【實施方式】 第1A圖係繪示傳統金氧半導電晶體元件1〇〇之剖面 圖，其中此金氧半導電晶體元件1〇〇位於半導體之基材ι〇2 上。以下將詳細討論一種順利形成至少一導電插塞鄰近於至 少-金屬閘極導體的方法。f先，先利用淺溝渠隔離 (STDUMS義出主動區’其中此主動區位於淺溝渠隔離1〇4 之間。接下來，形成閉極介電層106於基材102上，再於閘 極介電層106上覆蓋金屬閘極導體1〇8。接著，形成低捧雜 汲極no。再於閘極結構之側壁覆蓋間隙壁112，其中此閘 極結構包括閘極介電層106與金屬閘極導體1〇8。隨後，形 成正型摻雜之源極/汲極區114β再形成源極/汲極之矽化金 屬接觸層116。接下來，沉積内層介電層118於金屬閘極導 體108與源極/汲極區114上。再於内層介電層118中蝕刻 出接觸介層窗開口，此接觸介層窗開口向下延伸直至矽化金 屬接觸層11 6，而後於接觸介層窗開口中填入導電材料，以 形成導電插塞120。接著，沉積金屬層，並對此金屬層進行 圖案化蝕刻’以形成金屬内連線122。從金屬内連線122， 透過導電插塞120，再至源極/汲極之矽化金屬接觸層116 形成電性連接。 第圖係繪示傳統金氧半導電晶體元件丨24之剖面 J312201 :元ΓΓ:第導 1AT126沒有 電插塞126;m氧半導電晶體元件1〇°相同。導 於左邊，而與石夕化金屬接觸層116、側壁之間 化金屬接二及二屬：？體108之上表面接觸 的…，將會::閘=:電性連接。由於這樣 a第2A圖係繪示另—個傳統金氧半導電晶體元件200之 1面圖欲用以解決第1B圖所示之不對準問題。以下將詳 細时淪一種順利形成至少一導電插塞鄰近於至少一多晶矽 Θ極導體的方法。首先，利用多個淺溝渠隔離2⑸^義出主 動區。再沉積閘極介電層2〇6於半導體之基材2〇2上，並於 閘極介電層206上覆蓋多晶矽閘極導體2〇8。接下來，形成 低摻雜汲極210於基材2〇2上。利用金屬將多晶矽閘極導體 208之上部合金化，以形成金屬矽化層212。再沉積覆蓋層 214，例如氧化層，於金屬矽化層212上。接著，利用側壁 之間隙壁216覆蓋在閘極結構之側壁上，其中閘極結構係由 多晶矽閘極導體208、金屬矽化層212以及覆蓋層214所組 成。再形成正型摻雜之源極/汲極區2丨8。隨後，形成源極/ 汲極之矽化金屬接觸層22〇。再於閘極結構以及源極/汲極 區218上沉積内層介電層222。接下來，於内層介電層222 中敍刻出介層窗開口 ’此介層窗開口向下延伸直至源極/汲 極之石夕化金屬接觸層220’而後於介層窗開口中填入導電材 料’以形成導電插塞224。接著，沉積金屬層，並對此金屬 層進行圖案化蝕刻，以形成金屬内連線226。從金屬内連線 1312201 226 ’透過導電插塞224,再至源極/汲極之矽化金屬接觸層 220形成電性連接。 第2B圖係繪示傳統金氧半導電晶體元件228之剖面 圖，其中除了兩導電插塞230沒有對準外，此金氧半導電晶 體兀件228與帛2A圖之金氧半導電晶體元件2〇〇相同。在 這樣的例子t，於形成導電插塞23〇 t介層窗開口的製程 中，可旎有部分之覆蓋層214與部分之間隙壁216遭到蝕刻 移除。覆蓋層2 14受到蝕刻的程度取決於蝕刻劑之性質與覆 蓋層214中特有之一材料或多種材料。若覆蓋層214夠厚， 可防護金屬矽化層212，使金屬矽化層212不會經由導電插 塞230而與源極/汲極之矽化金屬接觸層22〇連接。 —從製&的觀點來看，因為覆蓋層214的緣故，而難以在 同一組製程步驟中製作金屬矽化層212與源極/汲極之矽化 金屬接觸層220 ^假若同時製作金屬矽化層212與源極/汲 極之矽化金屬接觸層220,間隙壁216必須在覆蓋式之金屬 層沉積前先形成，以避免在金屬矽化層212與源極/汲極之 矽化金屬接觸層220之間形成不想要之連接。然而，在此例 子中，間隙壁21 6必須於覆蓋層2丨4形成後才製作。因此， 金屬矽化層212之製作必須早於覆蓋層214與間隙壁216: 這樣就排除了金屬矽化層212與源極/汲極之矽化金屬接觸 層220的同時製作。此金屬矽化技術需一連串之製裎步驟， 例如金屬沉積、熱處理以及蝕刻。第2Α圖與第2β圖所示 之傳統金氧半導電晶體元件必須重複這樣的金屬矽化製= 步驟兩次。如此一來，會大幅增加製程成本。在覆蓋層2^ 9 1312201 避免掉不對準之問題的同時，也使得製程複雜化，更導致成 本增加。 第3 A圖係繪示依照本發明第一較佳實施例的一種金氧 半導電晶體元件300之剖面圖，其中此金氧半導電晶體元: 3〇〇係建構在半導體之基材3〇2上，基材3〇2之材質例如為 矽、矽鍺（SiGe)、磊晶矽以及鍺。數個淺溝渠隔離3〇4定義 出主動區，而此金氧半導電晶體元件3〇〇形成於此主動區。 先於基材302上形成閘極介電層3〇6,並覆蓋金屬閘極導體 3〇8於閘極介電層3〇6上。金屬閘極導體3〇8之厚度介於 100A至3000A之間。金屬閘極導體308之材質可為=火金 屬、金屬氮化物、鎢（w)、鋁（A1)、鋁銅合金（AICU)、銅（Cu)、 含銅物質、金屬矽化物、鈦（Ti)、矽化鈦（TiSi2)、鈷（c〇)、 矽化鈷（C〇Si2)、鎳（Ni)、矽化鎳（NiSi)、氮化鈦（TiN)、鈦鎢 合金（TiW)、氮化组（TaN)、或上述材料之組合。閑極介電層 之材質可為氧化物、氧化石夕、氮氧化邦_)、氮化^ (ShN4)、氧化鈕（7^2〇5)、鋁、氧化铪（Hf〇)、電漿增益化學 氣相沉積（PECVD)氧化物、四乙氧基石夕烧 (⑽aethylorthosilicate ; TE〇s)、含說氧化物、氮化氧化物、 含铪氧化物、含鈕氧化物、含鋁氧化物、高介電常數⑽κ > 5)材料、或上述材料之組合。 接下來，擴散而形成低摻雜〉及極31G。再 於金屬閑極導體则上，其中覆蓋層312之厚度介;5ϋΑ ⑽之間覆蓋層312之適當材料包括氧化物、氮氧 夕乳化梦、乳化组、銘、氧化於、雷被描¥ 乳化姶電漿增益化學氣相沉 1312201 積氧化物、乙氧基矽烷、含氮氧化物、氮化氧化物、含铪 氧化物、含鈕氧化物、含紹氧化物、高介電常數(κ)(κ> ” 材料、或上述材料中兩種或兩種以上的組合。在此實施例 中’覆蓋層312可為單層結構或多層結構，例如一氧化層或 -層氧化層上覆蓋有-層氮切層，其中氧化層之厚产介於 ⑽至则Α之間，且氮切層之厚度介於5qA至^〇〇〇a 之間。 側壁之間隙壁3 14覆蓋在閘極堆疊的側壁上，其中閑極 堆疊由金展閘極導體308與覆蓋層312所組成。側壁之間隙 壁3U的適當材料包括氧化物、氮氧切、氣切、低壓四 乙氧基矽烷（LPTE0S)、高溫氧化物（High ^㈣ 〇X1de;HTO)、爐管氧化物、電装增益化學氣相沉積氧化物、 低屢（LP)氧化物、低介電常數（K<31)材料、含铪氧化物、 含叙氧化物、含紹氧化物、高介電常數（κ>5)材料、含氧介 電質、含氮介電質、或上述材料之組合。由介電質所組成之 側壁間隙壁314作為金屬間極導體3〇8與鄰近之自我對準的 石夕化金屬接觸層川以及導電插塞322之間的隔離介電層。 接下來，形成正型摻雜之源極/汲極區316於基材3〇2 上再於基材302上形成源極/汲極之矽化金屬接觸層 鄰近於金屬閉極導體308。接著，沉積内層介電層32〇於源 極/汲極區316、間隙壁314以及覆蓋層312上，其中沉積 曰々、電層320例如為一氧化矽層。再蝕刻穿過内層介電層 Μ0、並向下延伸直至源極/汲極之矽化金屬接觸層3 1 8，而 形成接觸之介層窗開口，而後於介層窗開口中填入導電材 1312201 料，以形成導電插塞322。導電插塞322之適當材料包括耐 火金屬、金屬氮化物、鎢、鋁、鋁銅合金、銅、含銅物質、 金屬石夕化物、鈦 '石夕化鈦、録、石夕化結、鎖、石夕化錄、氮化 鈦、氮化紐、或上述材料之組合。導電插s奶與源極/沒 極之矽化金屬接觸層318合稱為自我對準接觸結構。自我對 準接觸結構之佈局可為正方形、長方形、或長條形局部内連 線，亦可形成鏈狀接觸。熟習此項技藝者可了解的一點是， 導電插塞322可鄰近於閘極結構、鄰近於主動區之邊緣 '或 者可跨越主動區與場氧化區之邊界。 接著，沉積金屬層，並對此金屬層進行圖案化蝕刻，以 在内層介電層320上形成金屬内連線324。從金屬内連線 324,透過導電插塞322,再至源極/汲極之矽化金屬接觸層 318形成電性連接。 本發明可避免習知技術中，在多晶矽閘極導體上之矽化 金屬層與源極/汲極區上之自我對準接觸層之間選擇的兩 難。在此實施例中，I然金屬閘極導體则之組成為金屬， 因此也就不需要矽化金屬層來改善金屬閘極導體3〇8與金 屬内連線結構之間的界面品質。如此一來，藉由選擇形成自 我對準之矽化金屬接觸層3 1 8於源極/汲極區3丨6上，且無 須犧牲金屬閘極導體308之接觸品質，自然可解決習知技術 之困i見。此外，藉由將覆蓋層312保留在金屬閘極導體3〇8 上，金氧半導電晶體元件3〇〇可容許導電插塞322些微的失 準。以下將解釋此一特徵。 第3B圖係繪示金氧半導電晶體元件326之剖面圖，其 12 1312201 巾除了兩導1插塞328沒有對準外，此金氧半導電日體元株 3之6與第3A圖之金氧半導電曰和— 日日體tl件 - 礼千导電日日體兀件3〇〇相同。覆蓋層3 受到酿程度取決於姓刻劑之性質與覆蓋層312 之:材料或多種材料。舉例而言，導電插塞328位於 而與源極/汲極之矽化金屬接觸層 * 01 , 3 18、絕緣之側壁間隙壁 .314、以及位於閘極結構上端絕緣之覆蓋層312的上表面接 觸。如所預期般，既錢緣之覆蓋層312隔離金屬閘極導體 308，而不使金屬閘極導體3〇 • 说^ , 恭露出，因此導電插塞；328 2與源極/汲極之石夕化金屬接觸層318電性接觸。如此一 來，可容許導電插塞328輕微失準。 • :4A圖係繪示依照本發明第二較佳實施例的一種金氧 +導電aB體兀件400之剖面圖，其中此金氧半導電晶體元件 係建構在半導體之基材4〇2上。數個淺溝渠隔離4〇4定 義出主動區，而金氧半導電晶體元件4〇〇可形成於此主動區 上。橫向内縮之金屬閘極導體4〇8覆蓋在間極介電層4〇6 i 上，其中金屬閘極導體4〇8與側壁之間隙壁414間形成空 隙：。依設計選擇，可利用㈣材料填充空㉟，而形成邊概^ 410，其中邊襯層410實質上對齊覆蓋層412之側壁。此橫 向—内縮之金屬閘極結構更至少包括間隙壁形成步驟，以同時 填滿空隙以及形成間隙壁層。接下來，形成低摻雜汲極4 Η 延伸於鄰近金屬閘極導體408之邊緣下方的區域。再沉積覆 蓋層412於金屬閘極導體408上，其中覆蓋層412之材質一 般為氧化物。接著，利用側壁之間隙壁414覆蓋在閘極堆疊 的側壁上，其中閘極堆疊由金屬閘極導體408、邊襯層 13 1312201 410(或空隙）以及覆蓋層412所組成。再形成正型摻雜之源 極/汲極區416於基材4〇2上。隨後，形成源極/汲極之矽化 金屬接觸層418於源極/汲極區416上。再沉積内層介電層 420。接下來’蝕刻穿過内層介電層42〇，並向下延伸直至 源極/汲極之矽化金屬接觸層418，而形成接觸之介層窗開 口，而後於介層窗開口中填入導電材料，以形成導電插塞 422。再沉積金屬層，並對此金屬層進行圖案化蝕刻，以在 内層介電層420上形成金屬内連線424。從金屬内連線424, 透過導電插塞422,再至源極/汲極之矽化金屬接觸層418 形成電性連接。為避免重複，在此便不再詳述設計之選擇， 例如元件結構之材料與尺寸，既然這些設計選擇與第3 A圖 以及第3B圖所介紹之設計選擇相似。 藉由利用金屬閘極導體408，本實施例可避免習知技術 中，在多晶矽閘極導體上之矽化金屬層與源極/汲極區上之 自我對準接觸層之間選擇的兩難。此外，覆蓋層412使得金 氧半導電晶體元件400可容許導電插塞422些微的失準，此 一特徵將討論如下。 第4B圖係繪示金氧半導電晶體元件426之剖面圖，其 中除了兩導電插塞428沒有對準外，此金氧半導電晶體元件 C6與第4A圖之金氧半導電晶體元件4〇〇相同。覆蓋層々η 又到蝕刻的程度取決於蝕刻劑之性質與覆蓋層4丨2中特有 之材料或多種材料。在此例子中，導電插塞428位於左 邊，而與源極/汲極之矽化金屬接觸層418、絕緣之側壁間 隙壁414、以及位於閘極堆疊上端之覆蓋層412的上表面接 14 1312201 觸。導電插塞428與源極/汲極之矽化金屬接觸層418合稱 為自我對準接觸結構❶如所預期般，既然絕緣之覆蓋層4 i 2 與間隙壁4 14隔離金屬閘極導體408，而不使金屬閘極導體 4〇8暴露出’因此導電插塞428僅與源極/汲極之矽化金屬 接觸層41 8電性接觸。此外，由於所蝕刻出之導電插塞428 的介層窗開口相當接近金屬閘極導體4〇8，而邊襯層41〇(請 參看第4A圖）的加入則可增加内縮之金屬閘極導體4〇8與 導電插塞428之間的隔離程度。如此將使側壁之間隙壁414 所提供之安全限度獲得進一步提升。 園你襻不依照本發明第一权1主頁狍例的一種製 具有金屬閑極導體與自我對準接觸結構之組合的金氧半 電晶體元件之製程步驟的製 ^ .

幻聚程圖500。凊同時參照第3A 與第5圖，在步驟502中，於、λ 於淺溝渠隔離3〇4之間定義出 動£或複合區，以供製作Ν型 刑、s嗜人#P 型通道金軋丰導電晶體元件或 ^通道金巩半導電晶體元 302 Ί ^ r- „ 件在步驟504中，適當摻雜基 j W中之通道或區域，也 ^ ^ 二通道或區域直接位於閘極介電 3〇6下方。在步驟5〇6中， 1电 , ± L積閘極介電層306。在步驟s丨 中，沉積金屬閘極導體3〇8。 在乂驟5丨 於金屬閑極導體308上 ^ 巾儿積覆蓋層3: 中此閘極層由金屬閘榀，512中’圖案化閘極層’: 增田金屬閉極導體3〇8 驟514中，進行换雜品^ 、復盍層312所組成。在] 形成側壁之間隙壁31/:低摻雜汲極31〇。在步驟516中 極/沒極區316。在步驟^'中驟^中，計型摻雜而形成乂 示）。在步驟522中，、、《錯 ，儿積接觸蝕刻終止層（未、| 儿積内層介電層320。在步驟524中 15 1312201 蝕刻牙過内層介電層320與覆蓋層3 12，直抵金屬閘極導體 308而形成閘極接觸開口（未繪示）。在步驟526中，圖案 - 並姓^七、製作自我對準接觸結構之開口。在步驟5 2 8中〃， 進订金屬化步驟’以形成接觸。在步驟53G中，形成金屬内 連線324。 . 具有自我對準接觸結構之金屬閘極導體組合之應用包 括動悲隨機存取記憶體（DRAM)、靜態隨機存取記憶體 φ (SRAM)、非揮發性記憶晶胞以及揮發性記憶晶胞。在這些 積體電路十半導體基材上之閘極介電層上的金屬間極導體 產生一金氧半導電晶體。這樣的結構可架構成N型金氧半 導電晶體（NM0S)、p型金氧半導電晶體（pM〇s)、互補式金 氧半導電晶體（CMOS)、絕緣層上有矽之N型金氧半導電晶 體（NMOS)、絕緣層上有石夕之p型金氧半導電晶體（s⑴

s) 、、’E•緣層上有矽之互補式金氧半導電晶體（s〇I CMOS)、N型金氧半導鰭狀場效電晶體（nm〇s 、p •型金氧半導鰭狀場效電晶體(PMOS FinFET)、互補式金氧半 導鰭狀場效電晶體（CM0S FinFET)、或上述元件中二者或二 ' 者以上之組合。 ; 上述提供了許多不同之實施例或實施本發明之不同特 徵的實施例。組成與製程之特殊實施例之描述係有助於闡明 本毛月田然，廷些僅是實施例子，而非用以限制本發明， 本發明之之保護冑圍當視後附之申請專利範圍所界 準。 雖然本發明已以-或多個特殊例子說明且描述如上，然 16 1312201 时咬=發明限定在所述之細節上，因為在不脫離後 範圍之精神和等效範圍内，當可作各種之赚 :後附：ill此，應可利用與本發明之範圍相符之方式， 專利範圍/利_所界定者，而歧地推論㈣之申請 【圖式簡單說明】 第1A圖與第1B圖係給 氧半導電晶體元件的剖面圖？…、有金屬間極導體之金 圖與第2B圖係綠示傳統具有多晶石夕閉極導體之 金氧+導電晶體元件的剖面圖。 第3A圖與第3B圖係拎千斤肢士找 8 '、依‘，、、本發明一較佳實施例的 —種具有金屬閘極導體、覆筌 畜士 # _ 復盖層以及自我對準接觸結構之金 氧半導電晶體元件的剖面圖。 第4A圖與第4B圖係喻+你肪士 * 、會不依照本發明另一較佳實施例

的一種具有金屬閘極導體、覆M ..^ ^ 一 覆盘層以及自我對準接觸結構之 金氧半導電晶體元件的剖面圖。 第5圖係繪示依照本笋 卞人# ^ 知明一較佳實施例的一種製造上 述金氧半導電晶體元件之製程圖。 主要元件符號說明】 104 ： 108 ： 淺溝渠隔離 金屬閘極導體 100 :金氧半導電晶體元件 102 :基材 106 :閘極介電層 17 1312201

110 :低摻雜之汲極 11 2 :間隙壁 114 :源極/汲極區 11 6 :矽化金屬接觸層 118 :内層介電層 120 :導電插塞 122 :金屬内連線 124 :金氧半導電晶體元件 126 :導電插塞 200 :金氧半導電晶體元件 202 :基材 204 :淺溝渠隔離 206 :閘極介電層 208 :多晶矽閘極導體 2 1 0 :低摻雜汲極 2 1 2 :金屬矽化層 214 :覆蓋層 216 :間隙壁 218源極/汲極區 220 :矽化金屬接觸層 222 :内層介電層 224 :導電插塞 226 :金屬内連線 228 :金氧半導電晶體元件 230 :導電插塞 300 :金氧半導電晶體元件 302 :基材 304 :淺溝渠隔離 306 :閘極介電層 308 :金屬閘極導體 3 1 0 :低摻雜汲極 312 :覆蓋層 3 14 :間隙壁 316 :源極/汲極區 318:石夕化金屬接觸層 320 :内層介電層 322 :導電插塞 324 :金屬内連線 326 :金氧半導電晶體元件 328 :導電插塞 400 :金氧半導電晶體元件 402 :基材 404 :淺溝渠隔離 406 :閘極介電層 408 :金屬閘極導體 4 1 0 :邊襯層 4 11 :低摻雜汲極 18 1312201

412 覆蓋層 414 :間隙壁 416 源極/ >及極區 418:矽化金屬接觸層 420 内層介電層 422 :導電插塞 424 金屬内連線 426 :金氧半導電晶體元件 428 導電插塞 500 :製程圖 502 定義主動區 5 0 4 :捧雜通道 506 沉積閉極介電層 5〇8 :沉積閘極金屬層 510 沉積覆篕層 512:圖案化閘極層 514 摻雜低摻雜汲極 516 :形成間隙壁 518 摻雜源極/汲極 520 :沉積接觸蝕刻終止層 522 沉積内層介電層 524 :形成閘極開口 526 圖案化並蝕刻規則且自我對準之接觸纟士構 528 金屬化而形成接觸層 530 :形成金屬層

Claims (1)

1312201 十、申請專利範圍

金氧半導電晶體元件，至少包括 •τ里 一閘極介電層位於一半導體基材上； 一金屬閘極導體位於該閘極介電層上； 覆蓋層位於該金屬閘極導體上，纟中該閘極介電層、 該金屬間極導體與該覆蓋層堆疊成-覆蓋㈣導體，且該覆 蓋間極導體具有複數個側壁，該覆蓋層至少包括至少—第— 覆蓋子層以及-第二覆蓋子層位於該第-覆蓋子層上； )門隙i凡全遮蛊住該覆蓋閘極導體之該些側壁， 以使該閘極介電層、該覆蓋層與該間㈣完全包圍住該 閘極導體；以及 至）-自我對準接觸結構緊鄰該間隙壁，藉以與該 體基材接觸， 其中該覆蓋層與該間隙壁隔開該自我對準接觸結構與該 金屬閘極導體’以避免該自我對準接觸結構與該金屬間極導 體直接接觸。 2·如申請專利範圍第〗項所述之金氧半導電晶體元件， 其中該閘極介電層之材質係選自於由氮化矽（以3^)、氮化氧 化物、氧化铪、氧化鋁（Abo5)、氧化鈕（τ&2〇5)、金屬氧化物乳 以及高介電常數（Κ> 5)介電材料所組成之一族群。 電晶體元件， 3·如申#專利範圍第1項所述之金氧半導 1312201 其中該金屬閘極導體之一厚度介於iOOA與3 000A之間。 4.如申請專利範圍第1項所述之金氧半導電晶體元件， 其中該金屬閘極導體之材質係選自於由耐火金屬、金屬氡化 物以及金屬矽化物所組成之一族群。 5_如申請專利範圍第4項所述之金氧半導電晶體元件， 其中該金屬閘極導體之材質係選自於由鎢（w)、鋁（A1)、鋁鋼 合金（AlCu)、銅（Cu)、鈦（Ti)、矽化鈦（TiSi2)、鈷（Co)、矽化 鈷（C〇Si2)、鎳（Ni)、矽化鎳（NiSi)、氮化鈦（TiN)、鈦鎢合金 (TiW)、以及氮化鈕（TaN)所組成之一族群。 6·如申明專利範圍第1項所述之金氧半導電晶體元件， 其中該覆蓋層之一厚度介於50A與3000A之間。 7·如申請專利範圍第！項所述之金氧半導電晶體元件， 其中該第一覆蓋子層之一厚度介於5〇人與3〇〇〇人之間。 8·如申請專利範圍第7項所述之金氧半導電日日日體元件， 其中該第二覆蓋子層之-厚度介於50A與2000A之間。 盆上如申請專利範圍第1項所述之金氧半導電晶體元件， 二"f蓋子層係一氧化層’且該第1覆蓋子層係-氮 21 1312201 件，=中！利範圍第1項所述之金氧半導電晶體元 具中該自我對準接觸結構覆蓋該覆蓋層之至少—部分。 件，L1.中利範圍第1項所述之金氧半導電晶體元 金屬閑極導體呈横向内縮，以形成-空隙介於該 甲]枝導體與該間隙壁之間。 件，=、申4專？圍第11項所述之金氧半導電晶體元 之該空隙二層位於該金屬閑極導體與該間隙壁間 ，、中/、中該邊襯層與該間隙壁係一整體單元。 13· -種金氧半導電晶體元件之製造方法，至少. 沉積一閘極介電層於一基材上； 匕括. 沉積一閘極金屬層於該閘極介電層上； 覆蓋層於該閉極金屬層上，其中 ::更至少包括形成一第—覆蓋子層於該；：層： 及形成—第二覆蓋子層於該第一覆蓋子層上；屬層上以 圖案化忒覆蓋層、該閘極金屬層與該閘極介電層，以 成-覆蓋閘極導體，其中該覆蓋閘極導體包括圖案化之該覆 :層、該閑極金屬層與該閑極介電層的堆疊，且該 導體具有複數個側壁； 形成至少-間隙壁完全遮蓋住該覆蓋閘極導體之該些側 壁； — 22 1312201 形成-内層介電層於該覆蓋閑極導體、該間隙壁與該基 材上； 形成-接觸開口於該内層介電層中，並暴露出鄰近於該 間隙壁之該基材之一上表面的一部分；以及 形成-接觸結構㈣接觸開nt，其中該間隙壁與該覆 盍層隔開該接觸結構舆包覆於該間隙壁與該覆㈣〇圖案 化之該閘極金屬層。 a K如申請專利範圍第13項所述之金氧半導電晶體元件 之製造方法，其中該閘極金屬層之—厚度介於〗⑽幻綱a 之間。 " 如申請專利範圍第14項所述之金氧半導電晶體元件 之製造方法，其中該閘極金屬層之材質係選自於由耐火金 屬、金屬氮化物以及金屬矽化物所組成之一族群。 16. 如申請專利範圍第15項所述之金氧半導電晶體元件 之製造方法，其中該閘極金屬層之材質係選自於由鎢、鋁、 鋼合金、銅、鈦、矽化鈦、銘、砍化铦、鎳、秒化鎳、氮 化鍊、敛鎮合金、以及氮化組所組成之一族群。 17. 如申請專利範圍第13項所述之金氧半導電晶體元件 之製造方法，其中該覆蓋層之一厚度介於50A與3000A之間。 23 1312201 晶體元件 與 3〇o〇A 晶體元件 與 2000A 18.如申請專利範圍第13項所述之金氧半導 之製造方法，其中該第一覆蓋子層之一厚度介於％入 之間。 、 19.如申請專利範圍第1 8項所述之金氧半導電 之製造方法’其中該第二覆蓋子層之一厚度介於5〇入 之間。 ::::申請專利範圍第19項所述之金氧半導電晶體元件 之“方法，其中該第—覆蓋子層係— 蓋子層係一氮化層。 且4弟一復 二如申請專利範圍第13項所述之金氧半導電晶體元件 之、法’更至少包括在形成該内層介電層之步驟前，形 成-閘極開口穿過該覆蓋層’並暴露出圖案化之該閘極金屬 層的一部分。 22. —種金氧半導電晶體元件之閘極結構，至少包括 一閘極介電層位於一半導體基材上； 、*屬間極導體位於該閛極介電層上； 一覆蓋層位 3亥金屬閉極導體 蓋閘極導體具有 覆蓋子層以及— 於該金屬閘極導體上，其中該閘極介電層、 與该覆蓋層堆疊成一覆蓋閘極導體，且該覆 複數個側壁，該覆蓋層至少包括至少一第一 第二覆蓋子層位於該第—覆蓋子層上；以及 24 1312201 '至V Μ隙壁完全冑蓋住該覆蓋問極導體之該些側壁， 二=閘極介電層、該覆蓋層與該間隙壁完全包圍住該金屬 閘極導體； =中該金屬閘極導體呈橫向内縮，以形成—空隙介於該 金屬閘極導體與該間隙壁之間。 晶體元件 100Α 與 23.如申請專利範圍第22項所述之金氧半導電 之閘極結構，其中該金屬閘極導體之一 3〇〇〇Α之間。 ；丨於 之閉請專利範圍第22項所述之金氧半導電晶體元件 屬、全i構’其中該金屬閘極導體之材質係選自於由耐火金 笼屬虱化物以及金屬矽化物所組成之一族群。 之間請專難圍第22項所述之金氧半導電晶體元件 錯鋼人：構，#令該金屬間極導體之材質係選自於由鶴、銘、 化鈦：敛隹：、鈦、石夕化鈦、姑、…、鎳、石夕化鎳、氮 、八螞合金、以及氮化鈕所組成之一族群。 26. 之閘極έ士 =申請專利範圍第22項所述之金氧半導電晶體元件 冓’其中該覆蓋層之一厚度介於50人與3〇〇〇A之間。 之

如申請專利範圍第22項所述之金氧半導電 構，其中該第一覆蓋子層之一厚度介於5〇a 晶體元件 與 3000A 25 1312201 之間。 所述之金氧半導電晶體元件 之一厚度介於50A與2000A 28·如申請專利範圍第27項 之閘極結構，其中該第二覆蓋子層 之間。

29·如申請專利範圍第28 之閘極結構’其中該第—覆蓋 蓋子層係一氮化層。 項所述之金氧半導電晶體元件 子層係一氧化層，且該第二覆 30.如中請專利範圍第22項所述之金氧半導電晶體元件 之閘極結構’更至少包括至少—邊襯層填充於橫向内縮之該 金屬閘極導體與該間隙„之該㈣中，其中該邊襯層與該 間隙壁係一整體單元。

8 26