TWI310239B - Image sensor devices and optical electronic devices - Google Patents

Description

Π10239 ψ ’九、發明說明： 【發明所屬之技術領域】 本發明係關於一種影像感測器裝置，特別是有關於 一種互補型金氧半（CMOS)場效電晶體影像感測器及一 光電子裝置。 【先前技術】 互補型金氧半場效電晶體影像感測器（CMOS image sensor)已廣泛使用於許多應用領域，例如包括靜態數位 相機（digital still camera ’ DSC)及照相手機。上述應用領 域主要利用包括光二極體元件的主動晝素陣列或影像感 測胞（image sensor cell)陣列，將入射之影像光能轉換成數 位資料。 就靜態數位相機（DSC)領域而言，對影像感測的性能 要件主要包括高影像晝質且低串音及雜訊，並且能在低 環境光源情況下提供高晝質影像。 傳統的影像感測胞（image sensor cell)包括主動式感 測元件’例如光二極體（photodiode)，以及鄰近的電晶體 結構’例如轉換電晶體（transfer transistor)與重置電晶體 (reset transistor)。上述電晶體結構連帶周邊區域的其他額 外的元件包括控制與信號處理電路以及周邊的邏輯電路 構成互補型金氧半（CMOS)場效電晶體影像感測器裝 置。因此，為降低製造成本與製程的複雜度，互補型金 氧半（CMOS)場效電晶體影像感測器裝置周邊的電路係 0503-A31665TWF/Jamn Gwo 5 1310239 ，、主要區域内影像感測胞的電晶體於 形成。然而，上述方、A 私步驟中 的電晶體mi 域内影像感測胞 石影響。更明確地說，當形成自對準 ^2alleide)於周邊電路(例如CM〇S邏輯電路)的閘 才〜構”>及極/源極區域時，同時亦形成於光二極體元件 的表面，如此將導致該影像感測胞生成不必要的暗電流 (dark current)，進而降低訊號_雜訊（3/>〇的比值， 測器裝置的品質。 曰咸

美國專利第5,863，820號揭露-種形成㈣準石夕化物 (salicide)於邏輯電路區域上的記憶體元件製造方法，其 主要週邊電路區域形成自對準矽化物改善電性，並於此 同時於記憶胞陣列的區域上形成保護的遮蔽區域。、然 而，習知技術係採用較厚且複雜的光阻做為於整個記憶 體元件的遮罩。因此，將較厚且複雜的光阻用於影響感 測袭置有實際製造的困難。 美國專利第6，194,258號揭露一種形成自對準石夕化物 (salicide)於CMOS邏輯電路區域的方法，同時形成自對 準矽化物於感測晝素中閘極結構上。第丨圖係顯示傳統 CMOS影像感測益裝置的剖面不意圖。於第1圖中，習 知技術係將自對準砍化物形成於CMOS影像减測器裝置 的電晶體的閘極結構上，並且於光二極體的表面上完全 不形成矽化物。就結構而言，傳統的CM〇s影像感測器 震置包括一影像感測胞70以及一 CMOS邏輯電路區域 80位於一半導體基板1的p-型阱區2。藉由形成一額外 〇503-A31665TWF/Jamn Gwo 6 1310239 '的薄氧化矽層11於光二極體的表面9上，因此在形成金 屬石夕化物14的步驟時，可選擇性地於CMOS邏輯電路區 域80上形成，而防止金屬矽化物形成於光二極體的表 面。由此，有效地降低暗電流（dark current)，進而獲得高 訊號-雜訊（S/N)比的影像感測器裝置。 上述傳統的影像感測器的製造方法，分別於閘極結 構上形成自對準矽化物，且於源極/汲極區域上完全不形 成金屬石夕化物。然而，位於閘極結構上的金屬石夕化物係 _ 屬於介穩態（metastable)的物質，所含的金屬成分於後續 的製程中，仍會擴散至光二極體區域，造成光二極體的 漏電流點（leakage spot)及獲致低訊號-雜訊（S/N)比，進而 影響該影像感測裝置的電性及感測結果。更有甚者，分 別於閘極結構上形成自對準矽化物，且於源極/汲極區域 上完全不形成金屬矽化物需較繁複的製程步驟與時間， 進而導致高製造成本與低製程的裕度。 • 【發明内容】 有鑑於此，本發明之目的在於提供一種CMOS影像 顯示裝置，在CMOS邏輯電路區域上形成自對準矽化 物，並且於轉換電晶體與鉸接光二極體（pinned photodiode)的表面上完全不形成金屬石夕化物。 為達上述目的，本發明提供一種影像感測器裝置， 包括一影像感測晝素陣列設置於一基板的一第一區域， 各個影像感測晝素包括一完全不具有自對準破化物 0503-A31665TWF/Jamn Gwo 7 1310239 (salicide)的電晶體及一鉸接光二極體Γ photodiode)，以及一邏輯電路包括一互補型金氣“ (CMOS)電晶體設置於該基板的一第二區域，其中讀第半 區域的該CMOS電晶體上具有一自對準矽化物，且兮# 一區域的該電晶體完全不具有自對準矽化物。 為達上述目的，本發明另提供一種影像感剛器壯 置，包括影像感測晝素陣列和邏輯電路，影像感項彳t f 陣列係設置於一基板的一主要區域，各個影像感琪彳書素 包括一完全不具有自對準矽化物（salicide)的電晶體及二 较接光二極體(pinned photodiode)，其中該完全不具有自 對準石夕化物（salicide)的電晶體包括一第一閘極結構，其 寬度大於0.7微米（μηι)。邏輯電路包括一互補型金氧半 (CMOS)電晶體，且設置於基板的周邊區域，其中該CMQs 電晶體上具有一自對準矽化物，且其中該CMOS電晶^ 包括一第二閘極結構’其寬度小於0.5微米（μιη)。 根據本發明另一樣態，提供一種光電元件包括〜影 像感測器裝置，並將一外部影像產生對應的一類比訊 號，以表示該外部影像；一列（row)解碼器與一行（c〇iUmn) 解碼器耦接至該影像感測器裝置，該列解碼器與該行解 碼益分別依據選定的一或多個晝素定址（adress)，並對# 擷取資料；一類比至數位（ADC)轉換器耦接至該行解石馬 器，以將該類比訊號轉換成一數位影像；以及一輪出緩 衝區，以儲存由該類比至數位（ADC)轉換器所轉換的誃金 位影像。 / 0503-A31665TWF/Jamn Gwo 8 1310239 為使本發明之上述目的、特徵和優點能更明顯易 懂，下文特舉較佳實施例，並配合所附圖式，作詳細說 明如下： 【實施方式】 本發明提供一種CMOS影像顯示裝置，包括在CMOS ' 邏輯電路區域上形成自對準矽化物，並且於轉換電晶體 ' 與鉸接光二極體（pinned photodiode)的表面上完全不形成 • 金屬矽化物。以下針對本發明實施例樣態，詳細描述如 下· 第2A-2F圖係顯示根據本發明實施例CMOS影像顯 示裝置各製程步驟的剖面示意圖。於第2A-2F圖中，詳 細揭露於一 CMOS影像顯示裝置中，同時在CMOS邏輯 電路區域上形成自對準矽化物，並且於轉換電晶體與鉸 接光二極體（pinned photodiode)的表面上完全不形成金屬 石夕化物。 • 請參閱第2A圖，提供一半導體基板100，例如P-型具<100>位向的單晶矽基板。該半導體基板100包括一 第一區域170,用以形成影像感測晝素或影像感測胞，以 及一第二區域180，用以形成CMOS邏輯電路。一 P-型 阱區域110，形成於P-型半導體基板100上半部，例如 以硼（B)離子植入摻雜，其植入能量介於140-250KeV，且 植入劑量介於2.5><1012-3.〇xl013atoms/cm2。應注意的是， 於P-型阱區域110的離子摻雜濃度大於P-型半導體基板 0503-A31665TWF/Jamn Gwo 9 1310239 r *> 1=的摻雜濃度。接著，於p•型半導體基板剛中形成 βτη區域m，例如氧化石夕、二氧化矽、淺溝槽隔離物 )、或場氧化d(FC)X)，以電性隔離各 二極體元件，且用以區隔主動式影^ 測兀件區域no與CM0S邏輯電路區域18〇。 請參閱第2B圖，於p-型拼區域no上，形成多晶石夕 甲1極、·、σ構120 ’包括於各影像感測晝素區域及⑽〇s邏 輯電路區域。多晶石夕間極結構120包括間極介電層122 與閘極電極124。間極介電層122,例如二氧化石夕，係由 熱氧化法成長至4〇〇-5埃（Α)之間。接著，以低壓化學氣 相况積法（LPCVD)形成一多晶矽層於閘極介電層 上，其厚度範圍介於15。()_3_埃（Α)之間。上述多晶石夕 層可為摻雜多晶石夕層，藉由添加石申（As)或磷(ρ)氣體於含 石夕燒氣氛^ ’臨場(in situ)摻雜。或者，先形成本質多晶 :層，再藉由離子佈植法，將砷（As)或磷（p)離子植入本 質多晶矽層中。接著，施以微影及蝕刻步驟，形成多晶 矽閘極結構120。例如，以反應性離子蝕刻法(rie)，以 CL或SF6為蝕刻氣體，分別於影像感測晝素區域17〇與 CMOS途輯電路區域i 8〇定義出複數個多晶石夕閘極結構 120於微衫製私中，光阻結構（未圖示）的形狀與多晶矽 閘極結構120相同，之後可藉由氧電衆灰化㈣㈣或適 當的濕蚀刻溶液移除。 請參閱第2C圖，施以輕摻雜N_型汲極/源極126，與 128’於未被多晶矽閘極結構12〇遮蔽的型阱區域 0503-A31665T\VF/Jamn Gwo 10 1310239 9 中，例如以坤（As)或磷（p)離子植入摻雜，其植入能量介 於 3+5-50KeV’ 且植入劑量介於 lxl〇14_6xl〇15at〇ms/cm2。 接著，順應性地形成一氮氧化矽（Si〇N)層於P—型半導體 基板100上，例如以低壓化學氣相沉積法（LPCVD)或電 漿輔助化學氣相沉積法（PECVD)成長至8〇〇_2〇〇〇埃（人) 之間。接著，施以等向性蝕刻包括反應性離子蝕刻法 (RIE)’以CL或SF0為蝕刻氣體，蝕刻該氮氧化矽（si〇N) 層以形成間隙壁Π7於多晶矽閘極結構12〇的側壁上。 . 接著’施以濃摻雜N-型汲極/源極126與128於未被 多晶石夕閘極結構120與間隙壁127遮蔽的p —型阱區域110 中’例如以砷（八〇或磷離子植入摻雜，其植入能量介 於 35-50KeV，且植入劑量介於 lxl〇i4_6xl〇i5at〇ms/cm2。 應注思的是，可於汲極/源極126與128摻雜步驟，同時 形成光二極體元件140於影像感測晝素區域170中。構 成光二極體元件140的結構包括於P-型阱區域11〇中的 N_型濃摻雜區域142。影像感測晝素區域170内多晶矽閘 . 極結構12〇可做為影像感測元件的轉換電晶體（transfer transistor)或重置電晶體（reset transistor)，端視實際功能 需求而定。 請參閱第2D圖，藉由形成一遮蔽層，可完全避免矽 化物於光二極體元件140的表面形成。例如，形成一薄 氧化矽層150於P-型半導體基板1〇〇上。以快速氧化法 (RP0)或以低壓化學氣相沉積法（LPCVD)或電黎輔助化 學氣相沉積法（PECVD)成長至3〇〇_4〇〇埃（人)之間。接 0503-A31665TWF/Jamn Gwo 11 1310239 η β著，形成並定義一光阻層155於影像感測晝素區域170， 做為遮罩並移除位於CMOS邏輯電路區域180處裸露的 薄氧化矽層150。氧化矽層150可藉由稀釋的氫氟酸(DHF) 或緩衝氧化钱刻液（BOE)移除。 接著，藉由氧電漿灰化（ashing)或適當的濕钱刻溶液 移除光阻層155,露出氧化矽層150位於影像感測晝素區 域170上的部分。 請參閱第2E圖，接著形成自對準矽化物於CMOS 邏輯電路區域180。一金屬層包括鈦（Ti)、鈷（Co)、與鎳 (Ni)形成於P-型半導體基板100上，其中金屬層位於影 像感測晝素區域170的部分與半導體基板100間隔以氧 化矽層150，而金屬層位於CMOS邏輯電路區域180的 部分與半導體基板100直接接觸。例如，以射頻濺鍍法（RF sputtering)或以物理氣相沉積法（PVD)成長至200-500埃 (A)之間。接著，施以一退火步驟，例如以爐管退火或快 速熱退火步驟於溫度範圍介於650-800°C，使得金屬層與 半導體基板直接接觸的部分形成金屬矽化物160,例如矽 化鈦、石夕化姑或砍化鎳。此外，金屬層位於影像感測晝 素區域170的部分並未形成金屬矽化物。接著，將為反 應的金屬層移除，例如使用H2S04-H202-NH40H溶液移 除，使得金屬矽化物160僅形成於CMOS邏輯電路區域 180的閘極結構頂部與汲極/源極區域表面。接著，根據 本發明，由金屬矽化物160僅形成於CMOS邏輯電路區 域180的閘極結構頂部與汲極/源極區域表面，因而可增 0503-A31665TWF/Jamn Gwo 12 1310239 '加CMOS邏輯電路的運算速率。另一方面，於影像感測 晝素區域170的表面上完全不形成金屬矽化物，由此可 有效地降低暗電流（dark current) ’進而獲得高訊號_雜訊 (S/N)比的影像感測器裝置。 請參閱第2F圖，接著’沉積一層間介電層（ILD) 19〇 例如氧化矽或硼磷矽酸鹽玻璃（BPSG)於P-型半導體基板 100上。例如，以低壓化學氣相沉積法（LPCVD)或電装輔 助化學氣相沉積法（PECVD)成長至8000-13000埃（人）之 間。接著’施以一平坦化製程’例如以化學機械研磨（CMP) 法，使層間介電層190的表面平坦化。 接著，形成接觸窗開口 195a於層間介電層19〇中， 顯露出位於影像感測晝素區域170的N-型没;{:¾ /源極p6 與128的表面。例如，以反應性離子蝕刻法（Rm)含CHF3 為蝕刻氣體蝕刻層間介電層190。於相同步驟中，於 CMOS邏輯電路區域180，形成接觸窗開〇 195b與195c 於層間介電層190中，顯露出多晶石夕閘極結構頂部與 型没極/源極126與128表面的金屬發化物。接著，形成 一金屬層，例如鎢（W)、鋁（A1)、或銅（Cu)於層間介電層 190上並填入接觸窗開口 195a、195b與195c。例如，以 射頻濺鍍法（RF sputtering)或以物理氣相沉積法（pvD)成 長至3500-5000埃(人)之間。接著，移除層間介電層19〇 上的金屬層，例如以化學機械研磨（CMP)法，或非等向性 蝕刻’留下接觸插塞（contact plug) 195a、195b 與 195c。 根據本發明，由於影像感測晝素區域17(3的表面上 0503-A31665TWF/Jamn Gwo 13 1310239 完全不形成金屬碎化物，由此可有效地降低暗電流（dark current)，進而獲得高訊號-雜訊（S/N)比的影像感測器裝 置。另一方面，更由於金屬矽化物160僅形成於CMOS 邏輯電路區域18 0的閘極結構頂部與〉及極/源極區域表 面，因而可增加CMOS邏輯電路的運算速率。 為精簡製程複雜度與降低製造成本，位於影像感測 晝素區域170與CMOS邏輯電路區域180的閘極結構具 相同的維度尺寸，且於相同的製程步驟中形成。另一方 > 面，根據本發明另一實施例樣態，位於影像感測晝素區 域170與CMOS邏輯電路區域180的閘極結構可具有不 同的維度尺寸，或可利用不同世代的的製程步驟中形 成。更明確地說，位於影像感測晝素區域170的轉換電 晶體與重置電晶體可由大於0.7微米（μπι)世代的半導體 製程形成，而位於CMOS邏輯電路區域180的電晶體可 由小於0.18微米（μιη)世代的半導體製程形成。由於影像 感測畫素區域170的電晶體完全不形成金屬矽化物，因 > 此可減少一道光罩製程的成本。 本發明另提供一 CMOS影像感測裝置包括一光二極 體與鄰近的轉換電晶體構成一影像感測胞。上述光二極 體較佳者為鉸接光二極體(pinned photodiode)140包括一 淺p-n光二極體，如第2F圖所示。淺p-n光二極體係由 一 P(或P+)摻雜區域144，深度約0.2微米（μιη)，覆蓋一 Ν型陰極擴散區142，其深度約0.6微米（μπι)。Ν型陰極 擴散區142可與鄰近的汲極/源極擴散區域128重疊，於 0503-A31665TWF/Jamn Gwo 14 1310239 w 相同的離子植入步驟中形成。N型陰極擴散區142 —端 可延伸至P-型摻雜區，另一端可延伸至轉換電晶體的汲 極區域。 第3圖係顯示根據本發明實施例之具有四電晶體（4T) 的CMOS影像感測裝置的示意圖。第一電晶體T:的源極 電性連接至第三電晶體T3，然經由第二電晶體T2連接 Vdd。第三電晶體Τ3的閘極連接第一電晶體1與第二電 ' 晶體τ2之間的金屬連線。上述的結構可有效地降低光二 馨 極體140中的漏電流。第二電晶體Τ3經過弟四電晶體Τ4 連接輸出訊號端。 根據本發明實施例，CMOS影像感測器裝置可使用 於許多應用領域，例如靜態數位相機（digital still camera，DSC)。請參閱第4圖，其顯示一影像感測裝置 200的方塊圖。影像感測裝置200包括一感測晝素220所 構成的陣列。各個感測晝素220包括一光二極體226及 一 CMOS電路228，如第4圖所示。 * 請參閱第5圖，其顯示根據本發明實施例之微電子 裝置600的方塊圖。於第5圖中，影像感測裝置200亦 可與其他電子元件整合成一微電子裝置600。例如，微電 子裝置600包括影像感測裝置200與其他控制單元整 合，例如列解碼器620、一行解碼器640、一類比數位轉 換器660、以及一輸出緩衝區680，形成一系統整合於矽 晶片上。微電子裝置600包括影像感測裝置200配置以 接受一影像源並將其轉換成一類比訊號。列解碼器620 0503-A31665TWF/Jamn Gwo 15 1310239 及行解碼器640連接至影像感測器裝置2〇〇,個別地定址 一或多重個畫素或自一選定之感測晝素220擷取類比訊 號。類比數位轉換器（A/d converter)660係連接至行解碼 器640,以轉換該類比訊號成為對應的一數位影像。輸出 緩衝區680連接至類比數位轉換器（A/D converter)660, 配置以儲存由該類比數位轉換器轉換的該數位影像資 本發明之特徵與優點 本發明之特徵與優點在於藉由在CM〇s影像感測器

金屬石夕化物形成於CM〇s

算速率。 電流（dark current)，進而獲得高 $測器裝置。另一方面，僅僅將 1邏輯電路區域的閘極結構頂部 &顯著增加CMOS邏輯電路的運

發明之保遵範圍當視後ρ付 準。 、也例揭露如上，然其並非用以限 Μ _習此項技藝者，在不脫離本發 當可做些許的更動與潤飾，因此本 之申請專利範圍所界定者為 0503-A31665TWF/Janm Gwo 16 1310239 【圖式簡單說明】 意圖弟1圖係顯示傳統CM0S影像感測器裳置的剖面示 示梦ί 2t:2F圖係顯錄據本發明實施例cm〇s影像顯 展置各衣程步驟的剖面示意圖； 第3圖係顯示根據本發明實施例之具 的㈣⑽影像感測裝置的示意圖； 體(4T) 第4圖係顯示根據本發明實施例本發明 像感繼之感測畫素的方塊圖；以1 、心 第5圖係顯示根據本發明實施例之微電子裝置 塊圖。 【主要元件符號說明】 習知部分（第1圖） 1〜半導體基板； 3〜隔離區域； 5〜閘極電極； 9〜光二極體的表面； 14〜金屬矽化物； 2〜ρ-型阱區； 4〜閘極介電層； 7〜間隙壁； 11〜薄氧化矽層； 15〜層間介電層； 丄b i /興18〜接觸插塞（contact plug); 19〜金屬接觸； 70〜影像感測胞區域； 80〜CMOS邏輯電路區域。 本案部分（第2A〜2F及3〜5圖） 0503-A31665TWF/Jamn Gwo 17 1310239 100〜半導體基板； 110〜P-型阱區域； 115〜隔離區域； 120〜多晶矽閘極結構； 122〜閘極介電層； 124〜閘極電極； 126’與128’〜輕摻雜N-型汲極/源極； 126與128〜濃摻雜N-型汲極/源極； 127〜間隙壁； 140〜光二極體元件； 142〜N-型濃摻雜區域； 144〜P(或P+)摻雜區域； 150〜薄氧化矽層；

155〜光阻層； 160〜金屬矽化物； 170〜影像感測元件區域； 180-CMOS邏輯電路區域； 190〜層間介電層； 195a、195b 與 195c〜接觸插塞（contact plug);

200〜影像感測裝置 226〜光二極體； 600〜微電子裝置； 640〜行解碼器； 6 80〜輸出緩衝區。 220〜感測晝素； 228-CMOS 電路； 620〜列解碼器； 660〜類比數位轉換器 0503-A31665TWF/Jamn Gwo 18

Claims (1)

1310239 第95128288號申請專利範圍修正本 ^^/>月3 口修(更)正替換頁 修正日期：97.12.31 十、申請專利範圍： 1. 一種影像感測器裝置，包括： 一影像感測晝素陣列設置於一基板的一第一區域， 各個影像感測晝素包括一完全不具有自對準矽化物 (salicide)的電晶體及一鉸接光二極體（pinned photodiode);以及 一邏輯電路包括一互補型金氧半（CMOS)電晶體設 置於該基板的一第二區域，其中該第二區域的該CMOS 電晶體上具有一自對準矽化物，且該第一區域的該電晶 體完全不具有自對準矽化物； 其中該鉸接光二極體包括一濃摻雜區域於一 p-n型 光二極體元件上。 2. 如申請專利範圍第1項所述之影像感測器裝置， 其中各個影像感測晝素包括四個電晶體，與該鉸接光二 極體電性連接且對應運作。 3. 如申請專利範圍第1項所述之影像感測器裝置， 更包括一 P-型胖區，位於該基板的上部區域。 4. 如申請專利範圍第1項所述之影像感測器裝置， 其中位於該第一區域的該完全不具有自對準矽化物 (salicide)的電晶體包括一第一閘極結構，以及位於該第 二區域的該CMOS電晶體包括一第二閘極結構。 5. 如申請專利範圍第4項所述之影像感測器裝置， 其中該第一閘極結構的寬度大於該第二閘極結構的寬 度。 0503-A31665TWFl/Jamn Gwo 19 1310239 P年/>月少|峰(更)正替換頁 修正日期：97.12.31 第95128288號申請專利範圍修^本---— 6. 如申請專利範圍第4項所述之影像感測器裝置， 其中έ亥第一閘極結構的寬度大於〇·7微米（^m)，以及該第 二閘極結構的寬度小於〇·5微米（μιη)。 7. 如申請專利範圍第i項所述之影像感測器裝置， 其中該自對準矽化物係形成於該第二區域的該第二閘極 結構上，以及該CMOS電晶體的一源極/汲極區域上。 8. —種影像感測器裝置，包括： 鲁 一影像感測晝素陣列設置於一基板的一主要區域， 各個影像感測晝素包括—完全不具有自對準破化物 (sahC1de)的電晶體及一鉸接光二極體⑼屢d photodiode)其中§亥完全不具有自對準石夕化物㈣^此) 的電晶體包括一第一閘極結構，其寬度大於〇.7微米 (μηι);以及 一邏輯電路包括-互補型金氧半(CMOS)電晶體設 置t該基板的—周邊區域，I中該C聰電晶體上具有

自對準矽化物，且其中該CM〇s電晶體包括一第二閘 極兌構，其寬度小於〇·5微米（μηι)。 9‘如申請專利範圍第8 其中各個影像感測晝素包括 極體電性連接且對應運作。 項所述之影像感測器裝置， 四個電晶體，與該鉸接光二 10, f . 圍弟8項所述之影像感測器裝 罝，其中該自對準矽化物係形 鬥托έ 糸形成於该周邊區域的該第二 閘極結構上，以及該CM〇 电日日體的一源極/汲極區域上。 11.如申請專利範圍第 乐8項所述之影像感測器裝 0503-A31665TWFl/Jamn Gwo 20 1310239 %夺丨刃;修(D正等接f丨 修正日期：97.12.31 第95128288號申請專利範圍修正本 置，其中該鉸接光二極體包括一濃摻雜區域於一 p-n型光 二極體元件上。 12. 如申請專利範圍第8項所述之影像感測器裝 置’其中該第一閘極結構與該第二閘極結構係分別由不 同世代的微影製程形成。 13. —種光電元件，包括： 該影像感測器裝置，如申請專利範圍第1項所述， 將一外部影像產生對應的一類比訊號，以表示該外部影 像； 一列（row)解碼器與一行（column)解碼器|禺接至該影 像感測器裝置，該列解碼器與該行解碼器分別依據選定 的一或多個晝素定址（adress)，並對其擷取資料； 一類比至數位（ADC)轉換器耦接至該行解碼器，以將 該類比訊號轉換成一數位影像；以及 一輸出缓衝區，以儲存由該類比至數位（ADC)轉換器 所轉換的該數位影像。 0503-A31665TWFl/Jamn Gwo 21