[go: up one dir, main page]

TWI309862B - Method of measuring crystal defects in thin si/sige bilayers - Google Patents

Method of measuring crystal defects in thin si/sige bilayers Download PDF

Info

Publication number
TWI309862B
TWI309862B TW093126402A TW93126402A TWI309862B TW I309862 B TWI309862 B TW I309862B TW 093126402 A TW093126402 A TW 093126402A TW 93126402 A TW93126402 A TW 93126402A TW I309862 B TWI309862 B TW I309862B
Authority
TW
Taiwan
Prior art keywords
layer
defect
etchant
etching
pit
Prior art date
Application number
TW093126402A
Other languages
English (en)
Other versions
TW200529310A (en
Inventor
Stephen W Bedell
Keith E Fogel
Devendra K Sadana
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Publication of TW200529310A publication Critical patent/TW200529310A/zh
Application granted granted Critical
Publication of TWI309862B publication Critical patent/TWI309862B/zh

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501Semiconductor wafers
    • H10P74/00
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N2021/8461Investigating impurities in semiconductor, e.g. Silicon
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501Semiconductor wafers
    • G01N21/9505Wafer internal defects, e.g. microcracks

Landscapes

  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Sampling And Sample Adjustment (AREA)
  • Weting (AREA)

Description

1309862 九、發明說明: 【發明所屬之技術領域】 本發明係關於半導體裝置製造,且更特定言之,本發明 係關於-種在形成於石夕鍺合金層上之石夕層中判定晶體缺陷 之方法。本文中所描述之方法適用於形成於塊狀石夕基板以 及基於絕緣體上石夕(S0I)的基板頂上之石夕/石夕錯雙層。本發 明之方法可用於在生長於鬆他石夕鍺層以及任何其他石夕⑼ 錯膜系統之上的應變矽層中測量缺陷密度。 【先前技術】 用於顯影及評價高品質矽/矽鍺雙層之重要工具為一種 判定層内的缺陷密度之可靠方法。在本中請案中通篇使用 術^矽/矽鍺雙層"來描述具有具有位於矽鍺層頂上之矽層 的結構。詳言之,精確判定在鬆弛矽鍺層上之薄應變矽層 内的晶體缺陷密度從應變矽材料顯影以及現有應變矽材料 之》平饧兩個角度而言很重要。用以量化晶體缺陷密度之當 前方法包括(例如)電子顯微法及化學蝕刻法。 電子顯微法可用以可靠地測量缺陷密度(及特徵)。俯視 圖透射電子顯微法(PV-TEM)可用以測量低至每平方公分大 約Ι0δ個至ίο5個缺陷之缺陷密度。然而,因為成像面積較 J 所以使用此技術不能可靠地測量更低的缺陷密度。 PV-TEM分析之其他抑制元素為樣品準備長且麻煩、需要 貝的電子微觀設備及有資格的人員來操作工具。 在化學缺陷餘刻中,由蝕刻劑不斷地移除晶體的表面, 該姓刻劑在(或接近)晶體缺陷處與無缺陷區域相比具有更 95505.doc 1309862 高的蝕刻速率。結果為表面臺階或蝕刻坑之顯影,可在顯 微鏡下對其進行檢查以判定缺陷密度。此先前技術方法依 賴於1)有缺陷區域對無缺陷區域之蝕刻速率之差、及2)移 除足夠的材料以產生具有足以在顯微鏡下觀察到的對比度 之表面臺階。上文所提及之項目1}及2)係相關的,因為若 蝕刻速率差異大;則可移除較少的材料來獲得相同之表面 對比度。 用以評價絕緣體上矽(S0I)基板之先前技術之化學缺陷 蝕刻方法為一種使用經稀釋的Secco (F· Secc〇 d,Arag〇na, J. Electrochem. Soc,v〇l. 119 no. 7 1972 p 948)缺陷蝕刻劑 之方法--Secco蝕刻劑係重鉻酸鉀 '氫氟(HF)酸及蒸餾水之 混合物。該缺陷蝕刻劑用以使s〇I層(由5〇〇 A或更厚)變薄 至幾百A厚並產生到達埋藏的氧化物層之表面坑。隨後吸 收氫氟酸保持S0I層完整無缺,但通過蝕刻坑並強烈地侵 蝕彼區域中埋藏的氧化物。結果為一種藉由對埋藏的氧化 物進行足以用顯微鏡觀察到的潛蝕(undercuUing)來,裝飾, 蝕刻坑之方法。 基於矽鍺材料之化學缺陷蝕刻的問題在於,大多數可用 触刻劑(諸如 Secc。、Shimmel (D· G. SMmmei,l
Soc·’ vol· i26 no· 3 1979 p· 479)等等)之缺陷蝕刻選擇性 (缺陷蝕刻速率對材料蝕刻速率)非常差。大多數基於氧化 的蚀刻_财鍺比_㈣得多,且㈣速率隨錯含量 增加而增加。由於石夕鍺中之此降低的缺陷選擇性,先前技 術之缺陷姑刻技術是不可靠的,對於超薄石夕錯層(大約⑽讓 95505.doc !3〇9862 左右或更少)之情形而言尤其如此。 由於與使用電子顯微法之先前括 引技術的技術相關聯之問題 或在矽/矽鍺雙層中判定缺陷密度 厌疋可罪的化學钱刻技術 的缺乏,需要提供一種描繪在石夕/ / 7錆雙層中之晶體缺陷 之新穎且改良的方法。 【發明内容】 本發明係關於-種用以讀在形成;^鍺合金層上之石夕 層中之晶體缺陷之方法。本發明性方法首先使用一在石夕令 具有高缺陷選擇性之缺陷银刻劑。钱刻石夕直至允許與下層 _鍺層接觸之缺陷坑形成的厚度。_ ’使用可盘缺^ 敍刻劑相同或不同之第二_劑來料在缺陷坑下之石夕、錯 層而保持上面的矽完整無缺。在一些實施例中,第一缺产 敍_自身亦可同時充切錯裝飾。本發明之方法可^ 在數里上且精確地測量任意量值之結晶缺陷密度。 本發明之方法可用以在生長於鬆他石夕鍺層以及任何其他 :/石夕鍺膜系統之上的應變石夕層中測量晶體缺陷。…石夕錯 雙層可位於石夕基板(或晶圓)或m緣體切(s叫之基板 的頂上。該方法可用以在⑪々鍺雙層中測量結晶缺^, 其令砂層為具有大約_細左右或更小厚度的應變層,且 石夕錯層為具有大約1()_腿或更小厚度之鬆弛層。本發明 之方法對除上述範圍之外的其他厚度範圍起作用。Λ 廣義上,本發明提供一種用以描繪(意即判定)在位於矽 鍺層頂上之矽層中之晶體缺陷之方法,其包含以下步驟: 第一次用一在矽中具有缺陷選擇性的缺陷蝕刻劑來蝕刻 95505.doc 1309862 包括位於矽鍺合金層上之 ^ ^ ^ ^ ^ 7 s 切層t形成至少 與矽鍺合金層接觸之坑缺陷;及 第=用與第-触刻相同或不同之触刻劑 :=:使—_少-一 根據本發明,第一银 如妒㈣·】·餘亥】步驟使用在矽中非常快地蝕刻諸 曰1S 〇Catl〇n)及疊差(stacking fault)之缺陷而較押士 钱刻無缺陷秒的缺陷钱刻劑。 缺一慢地 ^第二㈣步驟中使用相隨_之實施例中,石夕❹ 很快被侵蝕並發生潛蝕。本發明之 曰 我裝飾”,因為用於在石夕層中…㈣ 稱為"自 對彻進行潛敍。 7 “缺…刻劑亦用以 在本發明之另-實施例中’利用與用於在㈣中形 之缺陷钮刻劑不同的钱刻劑來執行第二㈣步驟。: 發明之此實施例t,使職刻料比_衫快的敍刻 ^意即’在本發明之此實施例中使用切中具有高選擇 性的蝕刻劑。 俘 在執行第-及第二姓刻步驟之後,在光學顯微鏡下掃描 ^虫刻之結構以識別缺陷坑已被㈣之區域(或多個區 域)。然後,在給定區域内判定已被潛姓之兹刻坑的數目 並將缺陷密度報告為該等被潛钮之缺陷的數目除以被分析 之區域的面積(單位為cm2)。 【實施方式】 現在將參看隨附太φ ^j 町丰甲1案之圖式更加詳細地描述本發 95505.doc I3〇9862 明,其提供一種用於描繪在矽/矽鍺雙層中之晶體缺陷之 方法。在圖式中,用相同的參考數字提及相同及相應的元 件。 首先參考本申請案之圖1中所示之初始結構。初始結構 ίο包括至少一位於一矽鍺層14頂上之矽層16。初始結構1〇 亦包括一位於矽鍺層14之下的基板12。基板12可包括一塊 狀矽基板或任何其他半導體基板,以及絕緣體上矽(s〇I) 基板之埋藏的絕緣區域及底部半導體層;s〇I基板之頂部 SOI層已被用於形成矽鍺層。 利用熟習此項技術者所熟知之方法來形成圖i中所示之 初始結構10。舉例而言,藉由首先在基板12頂上生長矽鍺 層14,然後在矽鍺層14頂上生長矽層16可形成初始結構 10在此貝把例中,利用蟲晶生長方法可生長石夕錯層14 ’ 该方法包括(例如)低壓化學汽相沈積(LCVD)、超高真空化 學汽相沈積(UHVCVD)、大氣壓化學汽相沈積(ApcVD)、 分子束磊晶法(MBE)或電漿增強化學汽相沈積(pECVD)。 矽鍺層14之厚度可視用於形成相同層之磊晶生長方法而 改變。然而,矽鍺層14通常具有約1〇 nm至約1〇〇〇〇 nm之 厚度,約10 nm至約5000 nm之厚度為更佳。矽鍺層14可為 非氣、弛層,或者若矽鍺層14較厚(約丨微米至約微米左 右)’則該矽鍺層可為鬆弛層。 矽鍺合金層14包括包含高達99.99原子%的鍺之矽鍺材 料。較佳地,本發明之矽鍺合金層具有約5原子%至約Μ; 原子。/。的鍺含量,約i〇原子%至約5〇原子%的鍺含量為更 95505.doc 1309862 佳。 利用習知磊晶生長方法可在矽鍺層14頂上形成矽層16, 其中諸如矽烷或二氣矽烷之含矽氣體用作生長矽的來源。 磊晶矽層(即層16)之厚度可改變,但是矽層16通常具有約1 nm至約100 nm之厚度,約1 nm至約50 nm為更佳。在石夕錄 合金層為鬆弛層的情況下,矽層16為拉伸應變層。 利用(例如)在2002年1月23日申請的題為"Method of Creating High-Quality Relaxed SiGe-on-lnsulator for Strained Si CMOS Applications”之共同申請且共同讓渡之美國專利申請 案第10/055,138號、2002年7月16曰申請的題為"Use of Hydrogen Implantation to Improve Material Properties of Silicon-G.ermanium-On-Insulator Material Made by Thermal Diffusion"^. 共同申請且共同讓渡之美國專利申請案第10/196,611號以 及 2003 年 5 月 30 曰申請的題為,,H、igh-Quality SGOI By Oxidation Near The Alloy Melting Temperature"之共同申請且 共同讓渡之美國專利申請案第10/448,948號中所揭示之方 法亦可形成圖1中所示之結構。上述美國專利申請案中每 一個之全部内容以引用的方式併入本文中。注意,在該等 申請案中,在SOI基板之埋藏的絕緣體層之上形成鬆弛矽 鍺層時使用熱混合步驟。 除上文所提及之特定方法之外,利用能夠形成矽/矽鍺 雙層結構之任何其他方法均可形成圖1中所示之初始結 構。如上所述,矽層可為應變層或非應變層,且矽鍺層可 為鬆弛層或非鬆弛層。應變矽/鬆弛矽鍺雙層為能夠達成 95505.doc •10· 1309862 高通道電子遷移率之異質結構。 包括石夕/矽鍺雙層之結構隨後經受第一蝕刻步驟β本發 明中使用的第一蝕刻步驟包括使用在矽中具有非常高的缺 選擇性之缺陷蝕刻劑。本發明中使用的缺陷蝕刻劑通常 包括氧化劑及氧化物蝕刻劑,諸如fjF酸。可於本發明中使 用之缺陷蝕刻劑之說明性實例包括,但不限於:可視情況 用水稀釋以控制蝕刻速率之2份HF與1份重鉻酸鉀溶液 (<)·15 M)(Secco)、或視情況用水稀釋之2份HF與1份三氧化 鉻(1 M)(Shimmel)之混合物,或以比蝕刻無缺陷矽更高之 速率蝕刻缺陷結晶矽區域之任何其他化學混合物。 在上文所提及之各種缺陷蝕刻劑中,用相等體積的水稀 釋後的2:1 HF:重鉻酸鉀(0.15 M)溶液為極佳。通常,使用 六份去離子水。本發明之此步驟中使用的缺陷蝕刻劑以比 蝕刻無缺陷矽快得多的速率蝕刻錯位及疊差缺陷。 根據本發明,在室溫或由室溫(3〇〇C或更低)些微提高的 溫度下進行第一蝕刻步驟約1〇秒至約1〇〇〇秒之時間週期。 4時間週期為⑦厚度以及缺陷#刻劑之㈣速率的函數, 且因此其可自上文所提供之範圍稍微改變。 ,(例如)在圖2中展示了已執行本發明之第一蝕刻步驟之 後形成的生成結構。注意,圖2中在線性,,楔狀物”輪廓中 使用稀釋的鉻輯溶液來㈣樣品。 如圖2中所示,本發明之第一蝕刻步驟在矽層μ中形成 複數個缺陷坑18。視珍層16之厚度而^,—些缺陷坑^向 下延伸至石夕鍺層14。因而,—些坑缺陷18與下層的石夕錯層 95505.doc 1309862 14接觸。 現在執行第二蝕刻步驟,其在與矽鍺層14接觸之缺陷坑 1 8之下的矽鍺層14中提供潛蝕。例如,在圖3中展示了執 打第二蝕刻步驟之後的生成結構。在此圖中,參考數字22 表示潛蚀區域。 第二蝕刻步驟可包括,,自身裝飾"步驟,其中使用與第一 蝕刻步驟中所用蝕刻劑相同的蝕刻劑。當坑缺陷處之缺陷 蝕刻劑到達下層的矽鍺時,矽鍺很快地被侵蝕並發生潛 蝕。當矽層較厚(大於150 A)時,本發明之此實施例尤其有 用。 對於更薄的矽層(約150 Λ左右或更小),使用一種替代方 法在與石夕錯層接觸的坑缺陷之下的矽鍺層中提供潛蝕。在 本發明之此第二實施例中’使用與以上使用的缺陷蝕刻劑 相比不同的化學蝕刻劑來提供潛蝕。詳言之,本發明之第 二實施例中使用之蝕刻劑為以比蝕刻矽更快的速率蝕刻矽 鍺之任何蝕刻劑。 可於本發明之第二實施例中使用之蝕刻劑的說明性實例 包括,但不限於:HF/H2〇2/乙酸(ΗΗΑ)混合物(比率分別為 1:2:3)、或100:1硝酸:HF混合物。在上文所提及之各種蝕 刻劑種,使用HHA混合物為極佳,因為此蝕刻劑中石夕錯之 触刻速率比石夕高幾個數量級而對石夕的絕對钮刻速率非常低 (<1 A/min)。此允許HAA混合物用作裝飾蝕刻;其保持石夕 完整無缺而對曝露的矽鍺進行強烈的潛蝕。
V 根據本發明,在室溫或由室溫(30°C或更低)些微提高的 95505.doc •12· 1309862 溫度下進行第,步驟w秒至約1〇〇〇秒之時間週期。 該時間週期為用於本發明之此步驟中之㈣劑的钱刻速率 的函數。 在二ί月况下,可在第一與第二敍刻步驟之間執行漂洗 步驟及可選的乾燥㈣。當使用漂洗步料,漂洗溶液通 常為蒸餾水或去離子水。可在本發明中使用之漂洗溶液的 其他類型包括’但不限於:錢(諸如己燒或庚烧)、嗣類 或醇類。乾燥可在空氣中、在惰性環境中、在烘箱中、或 在真空中執行。 在上文所提及之兩個實施例之任—個中,實務上難以正 好在最適宜的料度處停止㈣過程。—種本文可使用的 蝕刻方法為執行”分級蝕刻”’其保證一區域具有最適宜的 蝕刻矽厚度。具體言之,首先將待蝕刻之結構以一速率慢 k地浸入包括缺陷蝕刻劑之蝕刻劑浸泡劑内,該速率導致 樣品底部處的石夕被完全姓刻(直至石夕錯)而頂部處的全部石夕 厚度得以保留。 圖2及3中所示之結構係使用分級方法來蝕刻。因此,首 先被浸沒的結構之部分可稱為該結構之”底部”,而最後被 浸沒之其他部分可稱為該結構之”頂部"。術語"頂部"及"底 部”係與該結構之哪一端首先被浸入蝕刻劑浸泡劑内有 關。藉由使用此分級蝕刻方法,頂部矽厚度將自結構之頂 部至底部近似線性地減少。可手動地(用手)或使用自動化 设備來執行將樣品浸入蝕刻溶液内的步驟,以改良對分級 輪廓之控制。 95505.doc 1309862 然後,在光學顯微鏡(或者甚至原子力顯微鏡)下掃描圖 3,所不之蝕刻結構以識別缺陷坑已被潛蝕之區域(或多個 區域)。然後,在給定區域内判定已被潛蝕之蝕刻坑之數 目並將缺陷密度報告為該等被潛狀缺陷的數目除以被分 析之區域的面積(單位為cm2)。 圖4係使用本發明之方法進行缺陷触刻後的150 A石夕/350 A 矽鍺/1400 A二氧化矽/矽基板結構之實際光學顯微圖 (Nomarski對比度)。影像寬度為%叫。該影像清楚地展示 了姓刻坑以及平面缺陷(諸如疊差)的描繪。該影像係在接 近为級蝕刻輪廓中的矽/矽鍺介面的區域處取得。 雖然已關於本發明之較佳實施例明確地展示並描述了本 發明’熟習此項技術者將瞭解,可在形式及細節上作出前 述及其他改變而不背離本發明之範•及精神。因此,希望 本發月不限於所描述及所說明之精確的形式及細節,但是 在所附申請專利範圍之範疇之内。 【圖式簡單說明】 圖1是展示可於本發明中使用的初始結構之圖示表示。 圖2展示用以判定圖^所示之初始結構中的晶體缺陷密 度之本發明的第一步驟之圖示表示。 圖3展示用以判定來自圖2中所示之初始結構的晶體缺陷 密度之本發明的第二步驟之圖示表示。 圖4疋在使用本發明之方法進行缺陷餘刻後的⑽人石夕/ A石夕鍺/1400 A一氧化石夕/石夕基板結構之缺陷姓刻光學顯 微圖(N_rski對比度)。影像寬度為86㈣。 95505.doc -14- 1309862 【主要元件符號說明】 10 初始結構 12 基板 14 矽鍺層 16 矽層 18 缺陷坑 22 潛钱區域 95505.doc

Claims (1)

1309862 十、申請專利範圍: 1 · 種用以描緣在一矽/矽鍺雙層結構中的晶體缺陷之方 法’其包含以下步驟: 二人用一在石夕中具有缺陷選擇性的缺陷蝕刻劑來蝕 刻一包括—位於一矽鍺合金層上之矽層的結構以在該矽 層中形成與該矽鍺合金層接觸之至少一坑缺陷;及 第一次用與該初次蝕刻相同或不同之蝕刻劑來蝕刻包 吝〃亥至jz 一坑缺陷之該結構,使得該第二次触刻對該至 少一坑缺陷下的該矽鍺層進行潛蝕。 2. 如凊求項1之方法,其中由磊晶形成該矽層,且由磊晶 形成該矽鍺合金層。 3. 如响求項1之方法,其中該矽層為一應變層,且該矽鍺 合金層為一鬆弛層。 4. 如請求項3之方法,其中該應變層具有約1〇〇 nm或更小 之厚度,且該鬆弛層具有自約10000 nm*更小之厚度。 5·如請求項丨之方法’其中在一絕緣體上矽基板之一埋藏 的絕緣體層之頂上形成該矽鍺合金層時係使用—熱混合 過程。 6_如請求項1之方法,其中該矽鍺合金層包含高達99.99原 子%的鍺。 7. 如請求項1之方法,其中係在一基板頂上形成該矽鍺合 金層。 8, 如請求項7之方法,其中該基板為整體矽或一基於絕緣 體上矽之基板。 95505.doc 1309862 •如請求項1之方法,其中該缺陷蝕刻劑包含一 HF與重鉻 酉文鉀之混合物;一HF、重鉻酸鉀與蒸餾水之混合物;一 1^?與三氧化鉻之混合物;或一 HF、三氧化鉻與蒸餾水 之混合物。 10. 如請求項i之方法,其中該缺陷蝕刻劑包含2份1^1?及1份 〇· 15 μ重鉻酸鉀溶液及6份去離子水。 11. 如凊求項1之方法,其中該缺陷蝕刻劑以比蝕刻無缺陷 石夕快得多之一速率蝕刻錯位及疊差缺陷。 12. 如請求項1之方法,其中係使用一分級蝕刻方法來執行 該初次|虫刻。 13. 如請求項丨之方法,其中該第二次蝕刻使用與該第一次 姑刻相同之蝕刻劑。 如請求項丨之方法,其令該缺陷蝕刻劑及該第二次蝕刻 中之該蝕刻劑二者均由2份H F及1份重鉻酸鉀溶液及6份 去離子水組成。 1 5 _如明求項1之方法,其中係使用一與該缺陷蝕刻劑不同 之蝕刻劑來執行該第二次蝕刻,該不同蝕刻劑以比蝕刻 石夕更快之一速率触刻石夕鍺。 16. 如明求項15之方法,其中該不同蝕刻劑包含HF/H2〇2/乙 酸或硝醆/HF。 17. 如β求項15之方法,其中該不同蝕刻劑包含丨份Ηρ/2份 H2〇2/及3份乙酸。 18. 如研求項1之方法,其進一步包含一在該第一次蝕刻步 驟及該第二次蝕刻步驟之間的漂洗步驟。 95505.doc -2- 1309862 19. :唄求項1之方法’其進一步包含在一顯微鏡下掃描該 第一次蝕刻結構及該第二次蝕刻結構,以識別該坑缺陷 已被,敍之區域,並基於被_之坑缺陷總數除以面積 來計算缺陷密度。 20. -種在-石夕/石夕鍺雙層結構中測量晶體缺陷之方法,其包 含: 第-次用-在石夕中具有缺陷選擇性的缺陷银刻劑來姓 刻一包括-位於-料合金層上之㈣的結構以在該石夕 層中形成與該矽鍺合金層接觸之至少一坑缺陷; 第二次用與該初次敍刻相同或不同之钱刻劑來餘刻包 含該至少-坑缺陷之該結構,使得該第二次㈣對該至 少一坑缺陷下的該矽鍺層進行潛蝕;及 在一顯微鏡下掃描該㈣刻結構以識㈣至少一坑缺, 陷被㈣之-區域並從缺㈣度的角度計算缺陷數目。 95505.doc
TW093126402A 2003-09-03 2004-09-01 Method of measuring crystal defects in thin si/sige bilayers TWI309862B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/654,231 US6803240B1 (en) 2003-09-03 2003-09-03 Method of measuring crystal defects in thin Si/SiGe bilayers

Publications (2)

Publication Number Publication Date
TW200529310A TW200529310A (en) 2005-09-01
TWI309862B true TWI309862B (en) 2009-05-11

Family

ID=33098460

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093126402A TWI309862B (en) 2003-09-03 2004-09-01 Method of measuring crystal defects in thin si/sige bilayers

Country Status (5)

Country Link
US (1) US6803240B1 (zh)
JP (1) JP3753382B2 (zh)
KR (1) KR100588033B1 (zh)
CN (1) CN1258214C (zh)
TW (1) TWI309862B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4784391B2 (ja) * 2006-05-16 2011-10-05 株式会社Sumco ウェーハの欠陥検出方法
EP1926130A1 (en) * 2006-11-27 2008-05-28 S.O.I.TEC. Silicon on Insulator Technologies S.A. Method of improving the surface of a semiconductor substrate
WO2008141324A2 (en) * 2007-05-14 2008-11-20 S.O.I.Tec Silicon On Insulator Technologies Methods for improving the quality of epitaxially-grown semiconductor materials
CN100541726C (zh) * 2008-01-30 2009-09-16 中国科学院上海技术物理研究所 用于ⅱ-ⅵ族半导体材料位错显示的腐蚀剂及腐蚀方法
EP2226374B1 (en) * 2009-03-06 2012-05-16 S.O.I. TEC Silicon Etching composition, in particular for silicon materials, method for characterizing defects of such materials and process of treating such surfaces with etching composition
JP4758492B2 (ja) * 2009-03-24 2011-08-31 トヨタ自動車株式会社 単結晶の欠陥密度測定方法
US9123634B2 (en) * 2013-01-15 2015-09-01 Epistar Corporation Method for making semiconductor device and semiconductor device made thereby
US9136186B2 (en) * 2013-01-15 2015-09-15 Epistar Corporation Method and apparatus for making a semiconductor device
CN104599993B (zh) * 2014-12-31 2018-08-24 杭州士兰集成电路有限公司 一种检测硅衬底质量的方法
CN105047579B (zh) * 2015-07-29 2018-05-11 上海华力集成电路制造有限公司 检测嵌入式锗硅外延缺失缺陷的方法
CN111599707A (zh) * 2020-05-27 2020-08-28 广州粤芯半导体技术有限公司 钝化层微裂纹的检测方法
KR102255421B1 (ko) * 2020-08-11 2021-05-24 충남대학교산학협력단 단결정 산화갈륨의 결함 평가방법
WO2025258341A1 (ja) * 2024-06-10 2025-12-18 信越半導体株式会社 選択エッチング液及びSiGe基板の評価方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19749962C2 (de) * 1997-11-04 2002-05-16 Inst Halbleiterphysik Gmbh Verfahren zur quantitativen Bestimmung der Misfitversetzungsdichte in Silizium-Germanium-Heterobipolartransistor- Schichtstapeln und Ätzlösung dafür
US7227176B2 (en) * 1998-04-10 2007-06-05 Massachusetts Institute Of Technology Etch stop layer system
US6391662B1 (en) * 1999-09-23 2002-05-21 Memc Electronic Materials, Inc. Process for detecting agglomerated intrinsic point defects by metal decoration
JP2004519090A (ja) * 2000-08-07 2004-06-24 アンバーウェーブ システムズ コーポレイション 歪み表面チャネル及び歪み埋め込みチャネルmosfet素子のゲート技術
US6541356B2 (en) * 2001-05-21 2003-04-01 International Business Machines Corporation Ultimate SIMOX
US20030227057A1 (en) * 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures

Also Published As

Publication number Publication date
CN1258214C (zh) 2006-05-31
KR20050025260A (ko) 2005-03-14
CN1601274A (zh) 2005-03-30
JP2005079602A (ja) 2005-03-24
JP3753382B2 (ja) 2006-03-08
US6803240B1 (en) 2004-10-12
KR100588033B1 (ko) 2006-06-09
TW200529310A (en) 2005-09-01

Similar Documents

Publication Publication Date Title
Howe et al. Polycrystalline silicon micromechanical beams
TWI309862B (en) Method of measuring crystal defects in thin si/sige bilayers
You et al. Experiments on anisotropic etching of Si in TMAH
Vitale et al. Reduction of silicon recess caused by plasma oxidation during high-density plasma polysilicon gate etching
US20120107562A1 (en) Methods for graphene-assisted fabrication of micro-and nanoscale structures and devices featuring the same
Sarro et al. Silicon cantilever beams fabricated by electrochemically controlled etching for sensor applications
JPH0311092B2 (zh)
TW201142969A (en) Methods for monitoring the amount of contamination imparted into semiconductor wafers during wafer processing
US7294564B2 (en) Method for forming a layered semiconductor technology structure and corresponding layered semiconductor technology structure
EP2409325B1 (en) Finishing method for a substrate of "silicon-on-insulator" soi type
TW201011833A (en) Method for fabricating a semiconductor on insulator substrate with reduced SECCO defect density
Gherman et al. Abrasive-free chemical-mechanical planarization (CMP) of gold for thin film nano-patterning
JP7159518B2 (ja) セミコンダクタオンインシュレータ基板の表面を平滑化するためのプロセス
Abbadie et al. Study of HCl and secco defect etching for characterization of thick sSOI
Silva et al. Processing of nano-holes and pores on SiO2 thin films by MeV heavy ions
Lee et al. Silicon profile transformation and sidewall roughness reduction using hydrogen annealing
TWI390593B (zh) 評估黏合式晶圓的方法
Kuhl et al. Formation of porous silicon using an ammonium fluoride based electrolyte for application as a sacrificial layer
Homma et al. Area-selective formation of macropore array by anisotropic electrochemical etching on an n-Si (100) surface in aqueous HF solution
Dantas et al. Silicon micromechanical structures fabricated by electrochemical process
Zaborowski et al. Manufacturing of Pt-electrode by wet etching
KR100567346B1 (ko) AlGaAs 에피층 식각액 및 이를 이용한 반도체소자의 제조 방법
Cole et al. Rapid plan view fabrication of semiconductor TEM samples for interface strain and grain size analysis
Maehliss et al. A Chromium-free Defect Etching Solution for Application on SOI
Suni et al. Bonded thick film SOI with pre-etched cavities

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees