TWI309495B - Regulator circuit - Google Patents

Description

1309氣一 九、發明說明： - 【發明所屬之技術領域】 本發明是有關於—種整流電路，且特別是有關於-種 用於非揮發性記憶體的整流電路。 【先前技術】 電子抹除式唯讀記憶體（Electrically Erasable

Programmable Read-Only Memory，EEPROM)在電源消失時， • 所齡的㈣健存在。當·者想要S人或抹除儲存在電子 抹除式唯讀記憶體裡面的内容時，只f以電子訊號直接寫入或 抹除即可。例如使_部產生裝置之調整器，依據調签器 ^升降壓電路的輸出電壓而提供多個穩定且固定的參考電 壓，並將此些參考電屡輸入至電子抹除式唯讀記憶體，以寫入 與抹除資料。 · 一 圖l為發表於美國專利號US 6,600,692 B2中，發明名 稱為”具有電壓調整器之半導體設備，，（semic〇nduct〇r jevice with a voltage regUlator)的說明書中所描述之正電壓 調整器的電路圖。請參考圖丨，此正電壓調整器23包含ς 動器1與分壓電路2。其中驅動器！包含輕接於内部電壓 產生電路之輸出節點NO之串接的電晶體Qp2、QN2 , I 驅動器1於輪出節點NO輪出調整電壓Vreg，又電晶體Qp2 上流經有推高電流Iup，且電晶體QN2上流經有推2電产 施。另外，電晶體QP2、QP1的間極相互編妾而形成電: 鏡，且電晶體QP2、QP1的源極皆減至升高電壓輸= 點80，以接收升高電壓(b〇〇st v〇itage)v即。又電晶體qw 6 I3094^t wf.doc/g 之;及極叙接至電晶體qN1之沒極。並且電晶體qN丨、 的源極皆輕接至地電壓Vss。 »正電壓調整器23另具有運算放大器〇pl、〇p2，其中 運算放大态OP1之反相輸入端與運算放大器OP2之正相 輸入端係耦接至參考電壓產生裝置22,參考電壓產生裝置 22提供參考電壓Vrefl至運算放大器〇ρι之反相輸入端與 參考電壓Vref2至運算放大器0P2之正相輸入端，其中， 參考電壓Vrefl係大於參考電壓Vref2。另外，運算放大器 ορι、〇P2尚接收調整器致能訊號REGE，且運算放大器 OP1的輸出端耦接至電晶體QN2的閘極，同時運算放大器 OP2的輸出端耦接至電晶體qN1的閘極。 另一方面，分壓電路2具有電阻器ri、r2、R3與電 晶體QK3、QN4，其中R1與R2串接於節點n卜且電晶 體QN3的閘極耦接至對照_讀取控制信號（veri办_read control signai)VRFY，又電晶體QN3的源極耦接至地電壓 Vss，汲極耦接至節點]^3。同時電晶體QN4的閘極耦接至 寫入控制信號(write contr〇1 signal)PR〇G，且電晶體QN4 的汲極耦接至節點N2。分壓電路2係用以分壓調整電壓 Vreg，並將節點N1上之電壓輸入至運算放大器〇ρι之正 相輸入端與運算放大器0P2之反相輸入端，藉以將調整電 壓Vreg回授至驅動器i以維持調整電壓Vreg的大小。 圖2為發表於美國專利號1^ 6,888,340；81中，發明名 稱為”具有負電壓調整器之半導體設備，，（semic〇nduct〇r device with a negative voltage regulator)的說明書中所描述 7 13〇94錄爾 之負電壓調整器的電路圖。請參考圖2,半導體設備200 具有負電壓調整器2〇,其中負電壓調整器2Q具有電壓調 整器210、電流源電路22〇、參考電壓產生器23。、分壓器 2j0、驅動器25〇與運算放大器261、262。其中電壓調整

Ή0係用以5周整電麗源Vdd且具有電晶體P3與運算放 大器2幻又包曰曰體p3之汲極與運算放大器⑹之正相 輪入端皆祕至節點Ns。另外，參考電壓產生器23〇係用 以產生亚輸出參考電壓Vref21至運算放大器263的反相輸 入端，亚且產生並輪出參考電壓至運算放大器261 的反相輸人端以及運算放大^ 262的正相輸入端。 —電流源電路220具有電晶體n卜n 2，其源極皆輕接至 =νιν ’負輪入電壓Vin2於節點Νιν處輪入至負電壓調 i器20此外，为壓态240具有電阻R21、R22，其中電 3肪、紐之—端共_接於節點N隊3，並^節點 ^Γ3電_接於運算放大器26!之正相輸入端與運算放 262之反相輪入端。且電阻R21之另端轉接至運算放 ^器263之正相輪入端，又電阻R22之另端麵接至節點 OUT，並且於節點Νουτ上載有負輸出電壓ν〇υτ2。 另外’驅動裔250具有電晶體Ρ1、Ρ2，其中電晶體ρι、 ^的閘極分職接至運算放大器261之輸出端與運算放大 态262之輸出端。 由圖1可看出，調整電壓乂吨大小易受到運算放大器 、0P2的輸出影響。也就是說，調整電壓Vrcg大小會 雙限於運算放大器0P1和〇P2的調整器致能訊號rege 8 13094¾ 7twf.doc/g 的準位。同樣地，右岡？ 會受限於負輸出電壓Vgut2的大小也 電路之輸出：题的：二丄和262的輸出準位。因此，習知 电壓的簡會受到。 【發明内容】 技術本種整流電路’相較於習知 供範圍較大之穩定的輪出電;·己fe體寫入與抹除資料時’提 流電it 整流電路’其具有電塵輸出端’且敕 ^〇：：：：TZs 其中，電屢源模曰體與第三PM0S電晶體。 可接收此驅動電屡，且電笛並且電流鏡模組 電流端和第三電流端。具有第—電流端、第二 J動電流會被複製到第二電流c 出模組耦接電壓輪出端， t弟一電抓為。另外，輪 產生第-控制電壓和第二二ξ:藍輸出端的·位準而 晶體之源極端輕接第二電二外，第，S電 收第-控制電塵。並且，第Μ ° =接地，而間極端接 第三電流端，汲極端接極端輕接 之源極端。另外，第： 、耦接弟—pMOS電晶體 壓，其閑極端刪:電：二端接收驅動電 和電壓輸出端。 及極鈿則耦接輸出模組 大*在第本實施例中’輸出模紐包括有第-運*放 一運异放大器與擊電晶體。其44;: 9 13094监 twf.doc/g 大卯用以產生第_控制電壓’而第—運算放大器之負輸入 端接收參考電壓，其輪出軸接第-PMQS電晶體之閘極 =it輸人端則透過第—電阻接地，並透過第二電_ 者雷厂出端。並且第二運算放大器之負輸入端接收參 考，i，/、正輸入端耦接至第一運算放大器之正輸入端， 放大器之輸出端則輸出第二控制電壓。以及 地，而之祕端接收第二控制電壓，其源極端接 輸出接第三PMQS f晶體之汲極端和電壓 四:带在曰t發明—之一實施例中，電流鏡模組包括有第 r。1中Λ 弟五？_電晶體與第六刚〇8電晶 — PMQS電晶體之源極端接收驅動電磨，而 二\:=】麵接，並轉接至第-電流端。又第 第三電流^源極端和間極端’而其沒極端·接至 哭0^'夕广卜太在本發明之—實施例中’電壓源模也包括振# 其中_係用以_ 據:脈訊號而產生正電厂堅之驅峨。 且此整流電3二整流€路’其具有—轉輸出端， 抓電路包括有電璧源模組、電流鏡模組、輸出模叙、 20 13094胳 twf.doc/g 第一 NMOS雷曰舰 ^ 包日日體、弟二NM0S電晶體盥笙_ χτ 晶體。其中電壓源模組係用以提供驅動電壓第^ 杈組可接收驅動電壓，並具有第一電 ”電机鏡 第三電流端，其中第-電流端係接收驅動2二電流端和 流會被複製到第二電流端和第三；出=電 接共同電壓，其閣極端接收第__ =曰，之沒極端輕 電流端。且第二_電晶體:;極端 壓，其源極端•接第三電流端，：接：同電 二謂電晶體之源極端和第二電流端。又第】 祕端接收，驅動電壓，其閘極端_第三電心山晶 “極ir而則轉接輸出模組和電壓輸出端。 爪而且 在本發明之另—實施例中，整 請放大器、第二運算放大器與_s之: 大器係用以產生第-控制電壓，而;運:放 曰體之閑極端，其正輸入端則透過第—電4:= ，壓’並透過第二電_接至觸出端。並且:至；同 =負輸入端接收參彻，其 鼻 運异放大器之正輪入媳，势一 柄按主弟一 出第二控制電壓。又PM〇s電曰俨：之輸出端則輪 雪愿，m山h 電體1極端接收第二控制 -源極共同，而其沒 NM0S電晶體之汲極 、】耦接第三 1309m ：wf.doc/g

另外，電流鏡模組包括有第四N ==fNMOS電晶體。其中第心ΐ 閘極端和汲極端彼此耦 山·C 電仙知0並且弟五NMOS電晶體之调κ 和閘？端分彻第四咖S電晶體之源極端和閘極 五_〇S電晶體之沒極端_接至第二電济立山。 又弟六NMOS雷罗辦夕、、β 士冗丄山 < ’丨1而 NMOS電晶體之秘二門、° °閘極端分別耦接第四 汲極端端’而第六·巧晶體之 模組路之電壓源 生時叫二 壓之驅動電壓。 象T脈汛唬而產生負電 為讓本發明之上述和其他目的、 ::下:文特舉較佳實施例’並配合二:= 【實施方式】 圖3為依縣發明之―實施 ，參考圖3,本制提供—種整流：電圖。 出端N30,且整流電路3⑽包:JUU，、具有電壓輪 鏡模組320、輸出模組33〇、p^^__〇、電流 與QP33。其中，電屢源模、组31〇 f晶體咖、qP32

至電流鏡模組320，且電流鏡模組3„動電璧VPH 20具有電流端N31、 12 13094胳 twf.doc/g N32與N33。其中電流端N31輕接驅動電流Ipp3，且驅動 電流IPP3會被複製到電流端N32和電流端N33。另外， 輸出模組33〇轉接電壓輸出端N30，且依據電壓輸出端N3〇 的輸出電壓VPPO而產生控制電壓VR3和控制電摩VL3。 此夕^ ’ PMOS電晶體QP31之源極端編妾電流端N32，汲 極端接地，而閘極端接收控制電壓VR3。電晶體 QP32之源極端減電流端N33，汲極端接地，閘極端躺接 PMOS电晶體QP31之源極端。另外，pM〇s電晶體〇四 =源極端接收驅動電壓VPPI，其閘極端祕電流端迎， ，、沒極端則雛輸出模組330和電壓輸出端N3〇。 ^本發明之-實施例中，輸出模組包括有運算放大器 、333與NMOS電晶體qN3卜其中運算放大器331用 =電麼VR3,而運算放大器切之負輸入端接收 二山电:REF3 ’其輪出端輕接PM0S電晶體Qp31之閘 =’正輸入端則透過電阻R31接地，並透過電阻㈣ =^電壓輸出端N3〇。其中觸s電晶體Qp3 i與卿 /為源極_器，亦即為共汲極放大器，其電壓增益近 似1 〇 放大器333之負輸入端接收參考電壓 而^入端轉接至運算放大器初之正輸入端， m/iot十為333之輪出端則輸出控制電壓VL3。益且’ =ΓΝ31之問極端接收控制電壓VL3，其源極 :輸:=端則一電晶體—極端 13 ’twf.doc/g • 另外，在本發明之一實施例中，電流鏡模組包括有 PM0S電晶體Qp34、QP35與QP36。其中，PMOS電晶體 QP34之源極端接收驅動電壓νρρι，而其閘極端和汲極端 相互耦接於電流端N31。又PMOS電晶體QP35之源極端 和閘極端分別耦接PM0S電晶體Qp34之源極端和閘極 端，而其汲極端則耦接至電流端N32。並且pM〇s電晶體 QP36之源極端和閘極端分別耦接pM〇s電晶體Qp34之源 φ 極鳊和閘極端，而其汲極端則耦接至電流端N33。 此外’在本發明之一實施例中，電壓源模組31〇包括 振盪器311、時脈產生器313與正電壓幫浦315。其中振盪 态311係用以產生振盪訊號〇sc，時脈產生器313則依據 振盪讯號osc而產生時脈訊號CLK，並且正電壓幫浦315 可依據時脈訊號CLK而產生正電壓之驅動電壓vppj。 承上所述，電流鏡模組32〇會將流經電流端N31之驅 動電流IPP3複製到電流端N32和N33。此時，當電壓源 模組310產生驅動電壓νρι>1時，整流電路3⑻會從輸出 • 端腦產生輸出電壓vppo。接著，輪出電壓vppo經過 電組R31和R32的分壓後，會被送至運算放大器331的正 輸入端。 此時，運算放大器331會將參考電壓VREF3與正輪 入端的電壓準位相比，並輸出控制電壓VR3至PMOS電 曰曰體QP31的閘極端。由於PM〇s電晶體Qp31被耦接成 源極隨耦器的結構，因此，PM0S電晶體Qp31會將控制 電壓VR3送至PMOS電晶體QP32。同樣地，pm〇S電晶 14 rtwf.doc/g 體QP32也是源極_器的結構，因此控制電壓抑 被达至PMOS電晶體qP33，而驅動pM〇s電晶 曰 當輸出電壓VPP0慢慢地上升，而控制電墨^ 3舍 慢慢地下降。但由於電晶體_是pM〇 =會 疆壓vp:〇並不會受到影響。另外，由於在;壓:t 端N30與運异放大器331白勺控制電麗彻 = 壓S電，QP31和QP32所組成的源極隨輕器^用: 此，輸出4 VPPO的大小範圍是由驅動電壓vp 定，而不會党限於運算放大器331和333。 決 圖4為依據本發明之另—實施例的整 圖。請參相4,本發明賴供—種整流電路_，复$ ，壓輸出端_，且此整流電路働包括有電壓源楹： 410、電流鏡杈組420、輸出模組43〇、NM〇 q &i =與QN43。其中賴源模紐梢締 驅動電壓VBBI，並且φ、、*於秘,^ 之 vrrt，*目女 电々丨lI兄模組420可接收驅動電壓 ，'〜、有電流端N4卜N42與N43，其中電流端N 雜收_Mlm，且鶴^Ipp4t被複製== 戈而N42，N43。且輸出模組43〇轉接電壓輸出端侧 依據電壓輸出端_的輪出電壓稱〇而產生控制 W4和VL4。又NM〇s電晶體qwi之沒極端祕共同^ 壓vC0M ’其閘極端接收控制電壓vR4，其源極端 ς 電流端Ν42。且NM〇s電晶體_2之錄端她共 曰其源極端耦接電流蠕N43 ’而其閘極端則耦接 电晶體QN41之源極端和電流端N42。又NM〇s電 15 13 Ο94957twf.d〇c/g 晶體QN43之源極端接收驅動電塵VBBI，其間極端墟 電流端N43，其沒極端則輕接輸出模組43〇和電塵輸出端 N40 〇 在此實施例中，整流電路4〇〇之輸出模组43〇包括運 异放大器)31、433與PMOS電晶體QP4卜其中，運算放 大器431係用以產生控制電磨VR4，而運算放大器之 負輸入端接收參考電M VREF4，其輸㈣減NM〇s電 晶體QN41之閑極端，其正輸人端則透過電阻_麵接至 共同電f vCOM’並透過電阻R42耦接至電壓輸出端刪。 亚且運減大H 433之貞輸人端接收參考麵VREF4，其 ^輸入端祕至運算放大器431之正輸入端，而運算放二 益433之輸出端則輸出控制電壓VL4。又電晶體 ，之問極端接收控制電壓VL4，原極端耦接電 垒VC0M ’而其汲極端則祕NM〇s電晶體之沒極 端和電壓輸出端N40。其中NM〇s電晶體QN41與_2 可視為源極隨麵器’亦即為共汲極放大器，其電壓增益近 似1 〇 为一万面 ⑽電流鏡模組伽包括有NM〇S f晶體 Q Λ QN46。其中NM〇s電晶體QN44之源極 =接驅動電Μ V腦’而其閘極端和汲極端相互輕接至 電流端Ν41。又NMOS雷曰贼 醒…電曰曰則·之源極端和閘極端分 別輕接NMOS電晶體夕、、® & a山2 ΒΒ

g 4之源極立而和閉極端，而NMOS ^曰曰日體Q·之汲極端_接至電流端N42。並且，NM0S 。曰曰體QN46之源極端和間極端分別輕接刪電晶體 16 rtwf.doc/g QN44之源極端和閘極端，而NMOS電晶體QN46之汲極 端則麵接至電流端N43。 另外，在本發明之另一實施例中，整流電路4〇〇之電 壓源模組410包括有振盪器411、時脈產生器413與負電 壓幫浦415。其中振盪器41J係用以產生振盪訊號〇sc4， 時脈產生器413將依據振盪訊號0SC4而產生時脈訊號 CLK4。並且負電壓幫浦415係依據時脈訊號CLK4而產生 負電壓之驅動電壓VBBI。 與上述整流電路300類似，電流鏡模組42〇會將流經 電N41之驅動電流ιρρ4複製到電流端N42和]ST43。 此時富電壓源模組410產生驅動電塵VBBI時，整流電 路400會從輸出端Ν4〇產生輸出電壓VBB〇。接著，輸出 電壓VBBO經過電組R41和R42的分壓後，會被送至運 异放大器431的正輸入端。 此時，運算放大器431會將參考電壓VREF4與正輪 入立而的電壓準位相比，並輸出控制電壓VR4至NMOS電 晶體QN41的間極端。由於NM〇s電晶體QW1被轉 源極耦㈣結構’因此，NM〇s電晶體會將控制 電壓VR4送至NM〇s電晶體_2。同樣地，nm〇s電晶 體QN42也疋源極隨麵器的結構，因此控制電壓vR4又會 被ΐ!至NMOS電晶體QN43，而驅動nm〇S冑晶體QN43。 當輪出電壓VBB0的絕對值慢慢地上升，而控制電嚴 R4的、、、邑對值就會慢慢地下降。但由於電晶體 NMOS電晶體’因此輸出電壓VBB〇並不會受到影響。另 17 I3094957twfd〇c/g 外’由於在電壓輪出端_與運算放大器43i的 VR4之間，使用了 雷曰舰 制電壓 制了 NM0S “體QN41和QN42所组心 源極隨轉器隔開。因此’輸出電麗VBB〇的大小範' ^ :區動電壓VBBI所決定’而不會受限於運算放大T 433 〇 丄和 综上所述，請參考圖3，在本發明之整流電路3〇 動電壓VPPI進行調整，以產生穩定的輪 = 同時，因使用了卿與Qp32所組成的为 ^ , 使侍輪出模組330中之運算放大器；331的最士 =包壓可達VPPI，因此增加輪出電壓VPPO的範圍，而 j非揮發性記憶體之抹除或其他操作時，供應穩定且較 大乾圍的輪出電壓。 铋 ^ '、、:本么明已以較佳貫施例揭露如上，然其並非用以 =本發明’任何熟習此技藝者’在减離本發明之精神 内’當可作些許之更動與潤飾，因此本發明之保護 _ 視後附之巾請專利範圍所界定者為準。. 【圖式簡單說明】 圖1為正電壓調整器之電路圖。 圖2為負電壓調整器之電路圖。 圖3為依據本發明之一實施例的整流電路之電路圖。 圖 圖4為依據本發明之另-實施例的整流電路之電路 驅動器 【主要元件符號說明 23 :正電壓調整器 18 1309495ztwf.d〇c/g 1309495ztwf.d〇c/g 2 :分壓電路 QP1、QN卜 QP2 pi、p2 :電晶體 Vreg :調整電壓 Id η :推低電流 Vpp :升高電壓 OP卜 OP2、261、262、263 m、N2、N3、Ns、Nin、 22 :參考電壓產生裝置 Rl、R2、R3 :電阻器 PROG :寫入控制信號 200 :半導體設備 210 :電壓調整器 230 :參考電壓產生器 250 :驅動器 Vref21、Vref22 :參考電壓 V0UT3 :負輸出電壓 300、400 :整流電路 31卜411 :振盪器 315 :正電壓幫浦 320、420 :電流鏡模組 N0 :輸出節點 QN2 QN3、QN4、p3 ' nl ' n2 、

Iup :推高電流 80 :升向電壓輸出節點 Vss :地電壓 :運算放大器 Nfebk3、Ν〇υτ .節點

Vrefl、Vref2 :參考電壓 REGE :調整器致能訊號 VRFY :對照-讀取控制信號 20 :負電壓調整器 220 :電流源電路 240 :分壓器

Vdd ·電壓源 VIN3 :負輸入電壓 R21、R22 ·_ 電阻 310、410 :電壓源模組 313、413 :時脈產生器 415 :負電壓幫浦 330、430 :輸出模組 33卜332、431、432 :運算放大器 R31、R32、R41、R42 :電阻

QP3卜 QP32、QP33、QP34、QP35、QP36 ' QP41 : PMOS 19 13094胳 twf.doc/g 電晶體

QN3 卜 QN4；l、QN42、QN43、QN44、QN45、QN46 : NMOS 電晶體 OSC、OSC4 :振盪訊號 CLK、CLK4 :時脈訊號 VPPI、VBBI :驅動電壓 IPP3、IPP4 :驅動電流 VPPO、VBBO :輸出電壓 VREF3、VREF4 :參考電壓 VR3、VL3、VR4、VL4 :控制電壓

20

Claims (1)

13094957twf.d〇c/g 曱請專利範圍： 1.一種整流電略，1古 括 具有一電壓輸出端，該整流電路包 一電壓源模組’用以提供-驅動電壓； 一電流鏡模組，桩此访_ &雨广、 端 -第二電流端和—第产盆:具有-第-電流 接-驅動電流，且該雙動=中该第一電流端|馬 該第三電流端·，電机會破複製到該第二電流端和 —輸出模組，耦接該電壓 端的電^準而產生-第-控制電壓和===出 一第一 PMOS電晶體，1 技制電壓； 其没極端接地，而其開極端接電流端， -第二腳S電晶體，其源極_ :電 :雜端接地，其閉極端咖第 端；以及 0电日日體之源極 閘榀>PM〇S電晶體’其源極端接㈣驅動電壓，| 極知耦接該第三電流端，其没極端 土 ，、 讀電麗輸i±l端。 接錢出模組和 :·如申請專利範圍第2項所述之整流電路 出核組包括： 〜肀5亥輪 -第-運算放大H，用以產生該第—控 算放大器之負輪人端接收—參考電壓，讀 ~第-勵S電晶體之閘極端，其正輸入端則=巧 電阻接地，並透過-第二電阻辆接至該電摩輪出弟 21 13094957iwf.d〇c/g 一第二運算放大器，其負輪入端接收誃 正輸入端織至該第-運算放大器之正輪^^電廢1 運算放大器之輪出端則輸出該第二控制電壓而以而該弟二 -讀〇s電晶體，其間極端接收該第 ； 端接地，而纽極端職接該第三贈 ^ 5 極*而和該電壓輪出端。 电日日體之及 技月專利範圍第1項所述之整流電路，直中哕％ 流鏡模組包括： 丹平為電 盆PMC)S t晶體’其源極端接收該驅動電厚，π =極：此_，並_該第-=; 第四mos L其源極端和閘極端分難接讀 晶體β 第〆、PMOS雷曰辦 第四PMOS電晶體之；二：源極端和閘極端分_接讀 晶體之汲極端間極端，而該第六p腫電 4. 如申請專利範圍 端。 壓源模組包括：阁弟1項所述之整流電路，其中該電 振i訊號； 以及 、為’依據該振盪訊號而產生一時脈訊號； —正電壓幫浦，彳 5. 如申請專賴^^脈訊號而產生該驅動電壓。 動電壓為正電壓。項所述之整流電路，其中該驅 1309495； twf.doc/g 1309495； twf.doc/g 括 异有一電壓輸出端 -電壓源，用以提供一驅動電壓； -，流鏡模組，接收該 端、一第二電流蠕和—朴 有弟—電流 接收-驅動電流，且节、、中該第-電流端係 和該第三電流端；且祕動電流會被複製到該第二電^ 山二?出模組’執接該電壓輸出端，並依據兮雷汽 端的偷準而產生-第-控制電壓和—第;!輪出 -第-與電晶體，其汲極蝴c; 端； ㉟制電昼’其源極端則耦接該第二電； 一第二NM0S電晶體，其汲極 源極端相接該第：雷勺山=，接遠共同電壤，立 ^ _ 電抓為，而其閘極端則耦接兮〜/、 电晶體之源極端和該第二電流端；以及、卑一 -第二NM0S電晶體，其源極 接該第三電流端，其沒極端則輸㉛，其 該電壓輸出端。 〗出杈絚和 出模專利範圍第6項所述之整流電路，其中讀輸 :第-運算放大器’用以產生該第一控制電夙 弟一運減大器之負輪人端接收—參考電壓，該 接^第-NM0S電晶體之閘極端，其正輸入端 一電阻耦接至該共同電壓，並透 笛_ ±、遗過〜第 咖端； "透過-第-電_接至讀電 23 I3094957twf.d〇c/g 不於fΓ運算放大$ ’其負輸人端接收該參考電屋，复 二接至該第-運算放大器之正輸人端，而其 運減大器之輸出端則輪出該第二控制電壓；以及 、择托山*PM0S电曰曰體’其閘極端接收該第二控制電厥# 流鏡二之整流電路，其中該電 電晶體之祕和祕端，岐仏觀⑽ ^才而則輕接至該第二電流端；以及 一第六NMOS電晶體，其源 弟四NM0S電晶體之源極端和閑極端，而该 電晶體之祕端職接至該第三電流端。D^、NM〇S 壓源專利範㈣6項所述之整流電路，其中該電 一振盪器，用以產生一振盪訊號； 以及雜產生益，依據該振盪訊號而產生一時脈訊號； 訊號而產生該_壓。 動電壓為負電壓。 項所述之整流電路，其中該驅 24