TWI309454B - Process in the manufacturing of a resistor random access memory and memory device - Google Patents

Description

107ΊΠ---------— 年/] Ώ修(悉}jI 1309454 九、發明說明 【發明所屬之技術領域】 本發明係有關於使用相轉換記憶材料的高密度記憶元 件，相轉換材料包括含硫屬化物之材料與其他材料。本發 明亦有關於製造此種元件的方法。 【先前技術】 以相轉換為基礎之記憶材料係被廣泛地運用於讀寫光 碟片中。這些材料包括有至少兩種固態相，包括如一大部 分為非晶態之固態相，以及一大體上為結晶態之固態相。 雷射脈衝係用於讀寫光碟片中，以在二種相中切換，並讀 取此種材料於相轉換之後的光學性質。 如硫屬化物及類似材料之此等相轉換記憶材料，可藉由 施加其幅度適用於積體電路中之電流，而致使晶相轉換。 一般而言非晶態之特徵係其電阻高於結晶態，此電阻值可 輕易測量得到而用以作為指示。這種特性則引發使用可程 式化電阻材料以形成非揮發性記憶體電路等興趣，此電路 可用於隨機存取讀寫。 從非晶態轉變至結晶態一般係為一低電流步驟。從結晶 態轉變至非晶態（以下指稱為重置（reset))—般係為一高電 流步驟，其包括一短暫的高電流密度脈衝以融化或破壞結 晶結構，其後此相轉換材料會快速冷卻，抑制相轉換的過 程，使得至少部份相轉換結構得以維持在非晶態。理想狀 態下，致使相轉換材料從結晶態轉變至非晶態之重置電流 幅度應越低越好。欲降低重置所需的重置電流幅度，可藉 由減低在記憶體中的相轉換材料元件的尺寸、以及減少電 極與此相轉換材料之接觸面積而達成，因此可針對此相轉 換材料元件施加較小的絕對電流值而達成較高的電流密 1309454 H α修(吳)正替换頁 度。 此領域發展的一種方法係致力於在一積體電路結構上 形成微小孔洞，並使用微量可程式化之電阻材料填充這些 微小孔洞。致力於此等微小孔洞的專利包括：於1997年 11月11曰公告之美國專利第5,687,112號，，Multibit Single Cell Memory Element Having Tapered Contact”、發明人為 Ovshinky;於1998年8月4曰公告之美國專利第5,789,277 號”Method of Making Chalogenide [sic] Memory Device”、 發明人為Zahorik等；於2000年11月21日公告之美國專 利第 6,150,253 號 ’’Controllable Ovonic Phase-Change Semiconductor Memory Device and Methods of Fabricating the Same”、發明人為Doan等。 習知相轉換記憶體與結構的特定問題之一，在於習知設 計中的散熱效應(heat sink effect)。一般而言，先前技藝中 係使用金屬電極於相轉換記憶元素的兩側，其中電級的尺 寸係大致與相轉換構件相同。此等電極作用為散熱片，金 屬的高導熱性會快速地把熱量從相轉換材料抽離。由於相 轉換現象是加熱的結果，因此散熱效應會導致茜要更大的 電流以產生理想的相轉換現象。 此外，在以非常小的尺度製造這些裝置、以及欲滿足生 產大尺寸記憶裝置時所需求的嚴格製程變數時’則會遭遇 到問題。較佳地係提供一種記憶細胞(memory cel1)結構其 包括有小尺寸以及低重置電流，以及用以製造此等結構之 方法其可滿足生產大尺寸記憶裝置時的嚴格製程變數規 格。更佳地，係提供一種製造程序與結構，其係相容於用 以在同一積體電路上製造周邊電路。 【發明内容】 本發明係描述了一種製造一可程式化電隊記憶體的方 6 •+V;〔 •+V;〔 — 胃— -- r··為 >·_ 98. 2. ϋ 4 年月W修(秃:)正替換 1309454 • ，* •〜丨 法此11己憶體可舉例如電；)：& y- & 1 一 ------------------ 具有-限定熔化區丄==，體_)，並 相轉換。此製程最初係形成一柱式:二^=切：- 材料之上的可程式化電阻f =材料、位於此第-導電 記憶材料之上的高選擇性材=、位於此可程式化電阻 之上的氮化石夕材二 == 盖：及位於此高選擇性材料 兩侧被等向性敍刻，以在此選擇性材料係在其 兩側分別生成-空洞。旋轉爹減的高選擇性材料的 塗柿係用以填滿這些空洞以及(S0G)薄臈或旋轉 且可程式化電阻記憶材料縮3多晶發所佔據， 積與圖案化一上電極於上I;呈播；著進行沈 以完成此製程。 飞電阻3己憶構件的步驟， 下核心構件、與 程式化電阻記憶構件自我“以 此限定區域包括-可程ϋ、f件係位於一限定區域中， 本發明亦描述了一記而可逆地誘發。 心構件具有—接觸至—上1t括一核心構件，此核 -下可程式化電S記匕ί阻記憶材料並接觸至 上電極係位此】:記憶材料。- 位於此底可程式化電阻記憶材料；下、一鎮检：ί:極!' 1309454 電流係從上電極流經此上可程 ；:j a★… 心構件、下可程式化電阻記憶材料”材料、流經核 較佳地，本發明減少了發 而'机至底電極。 化電阻記憶構件協助發散在核心击其中上與下可程式 生的熱量。本發明亦減少了 之一加熱區域所產 以下係詳細說明本發明』^么化電^量。 早節目的並非在於定義本發 太、f法。本發明内容說明 所定義。舉凡本發明之實施例U明係由申請專利範圍 透過下列說明申請專利範圍及所附的及優點等將可 式獲件充分瞭解。 【實施方式】 ▲、本發明之結構實施例與方法係參照 说明。可以瞭解的是，本發明之_ 1-11圖而進行 施例，而係可以使用其他特徵、元f、’不限於所揭露之實 實施。在不同實施例中的相似元素了合方法及實施態樣而 之。 、㈢以相似的標號指定 請參照第1圖，其係繪示一記憶 可如下所述而實施。在第丨圄中一 00的示意圖，其 字元線m、以及一字元線124係大—共同源f、缘m、一 位元線丨4 i與i 4 2係大致平行χ軸而^仃=軸而排列。 145中的一 Υ軸解碼器與一字元 〖 因此，在方塊 線123，124。在方塊146中的一 盗，係耦接至字元 大器係耦接至位元線141與142。碼器與一組感測放 至存取電晶體150,151 152 153 $/源極線128係耦接 15〇之閘極係嶽字元線123。存f取電晶體 線123。存取雷曰二:曰严 < 閑極係耦接至字元 、深〗幻存取電日日體153之閘極係耦 電晶體150之汲極係耦接至側辟要至子兀、線124。存取 朽媸杜& 側坌腳位記憶細胞135之底電 極構件！32,此记憶細胞具有頂電極構件134。頂電極構件 m-— n日修(褒)正替換頁 Ί 4係耦接至位元線14卜相似地，存取電晶體151之汲極 接至侧壁腳位記憶細胞136之底電極構件133，此記 ^細胞具有頂電極構件137。此頂電極構件137係耦接至 線141。存取電晶體152與153也是耦接至相對應的 線®腳位記憶細胞的位元線142。從圖中可見，共同源極 細^8係被二列記憶細胞所共用’其中一列係如圖所示以γ 方向排列。在其他實施例中’這些存取電晶體可被二極 、或其他結構所取代’這些結構可控制電流以在記憶陣 ^中選定用以讀取與寫入資料。

1309454 如第所示，其根據本發明一實施例，顯示一積體電 200的簡化方塊圖。此積體電路275係在一半導體基板 士，括一記憶陣列’其係利用侧壁活性腳位雙穩態隨機存 把憶細胞而實施。一列解碼器256係耦接至複數個字元 ，262 ’字元線係沿著記憶陣列255中的各列而設置。— :亍，碼器263係耦接至複數個位元線264，位元線係沿著 §己憶陣列255中的行而設置，以從侧壁腳位記憶細胞中讀 取並^式化資料。位址係經由一匯流排258而提供至一行 ，碼器263與一列解碼器256。在方塊259中的感測放大 器與料輸入結構，係經由一資料匯流排267而耦接至行 解碼器263。資料係從積體電路275的輸入/輸出埠、或 體電f内部與外部之其他資料來源，而經由資料輸入線271 =將資料傳輸至方塊259中的資料輸入結構。在所繪示的 實施例中，其他電路274係包括於此積體電路上，例如一 泛用目的處理器或特定目的應用電路、或可提供單晶片系 統功能之模組組合其係由薄膜保險絲雙穩態電阻隨機存^ ^憶細胞陣列所支援。資料係從方塊259中的感測放大 器、經由資料輸出線272、而傳輸至積體電路275之輸入/

輸出埠或其他位於積體電路275内部或外部之資料目的 地。 、 、J 9 1309454 Γ ' as 2. 〇 4 !年月ϋ修(办正: 1 L... .1 ： /— .V - Γ---- I 1,1 11 I . II I __ /在本實施例中，使用偏壓安排狀態器269的一控制器’ 係控制所施加的偏壓安排供應電壓268，例如讀取、程式 化、抹除、抹除確認、與程式化確認電壓。此控制器可使 用在此領域中所週知的特定目的邏輯電路而實施。在一替 代實施例中，此控制器包括一泛用目的處理器，此泛用目 的處理器可安排於同一積體電路上，而此積體電路係執行 電月6)程式以控制此元件的操作。在另一實施例中，可使 用特定目的邏輯電路與泛用目的處理器的結合，以實施此 控制器。 請參見第3圖，其係繪示一製程圖案之剖面圖，顯示在 一雙穩態電阻隨機存取記憶體中之一限定熔解點結構 300。此限定熔解點結構300包括一頂電極310，頂電極係 垂直地與底電極320分隔，底電極320則直接接觸到轉才全 塞330。一上可程式化電阻記憶材料（或電阻薄膜）34〇係 接觸至頂電極310 ’而一下可程式化電阻記憶材料350係 接觸至底電極320。一可程式化電阻記憶材料係位於一窄 區域中，稱為核心構件3 60，係置於上可程式化電阻記愧 材料340與下可程式化電阻記憶材料350之間、並與二^ 接觸。一層間介電材料370如旋塗玻璃（SOG)等，係被沈積 以填滿空洞及其環繞區域。核心構件360在其左側具有〜 第一空洞、在其右侧具有一第二空洞。從限定熔解點結構 300所產生的熱量係實質上限定於核心構件360的可程式 化電阻記憶材料之中。一電流380係從頂電極31〇流經1 可程式化電阻記憶材料340、可程式化電阻記憶材料36〇、 下可程式化電阻記憶材料350、以及底電極32〇。 在第4圖中，係繪示一製程圖的剖面圖，其係為製造此 雙穩態電阻隨機存取記憶體的第一步驟，其係沈積多 層結構於一共同源極陣列結構402上。存取電晶體係在〜 基板410中由源極區域412(其為η型終端）作用為一共同场 1309454 "M ' 轉 _| ~. · ........... .才U域'以及沒極終端414,416(其為n型終端）作用為没極 區域而形成。多晶㊉字元線（閘極）42()，422係形成這些存 .取電晶體的閘極。-層間介電層430係、包括了介電填充 432,434,436,438，使得介電填充434係形成於多晶碎字元 、’、420之上、且介電填充436係形成於多晶石夕字元線422 之上二同k 了導電結構，包括栓塞結構424,426,428。此導 電材料可為鎢或其他適用於栓塞結構的材料組合。检塞結 構^26接觸至源極區域412，且其作用係相似於在陣列中 沿著一列排列的共同源極線。栓塞結構424,428係分別 . 觸至沒極終端414與416。 作用為一底電極的一導電層44〇係形成於介電填充 432,434,436,438以及栓塞結構424 426 428之上。此導電層 440包括一金屬線，其構成材料係選自如鋁、氮化鈦、或 其他類型的導電材料。導電層44〇的適當厚度係約介於5〇 埃至約200埃。-可程式化電阻記憶材料（亦稱為電阻薄 膜）450係沈積於導電層44〇之上。可程式化電阻記憶材 料450的厚度典型地係介於約1〇〇埃至約1〇〇〇埃之間。一 多晶矽層460係位於可程式化電阻記憶材料45〇之上。多 晶矽層460的厚度也是典型地介於約1〇〇埃至約1〇〇〇埃之 間。其他具有高選擇性鄰接薄膜的材料也可用來取代多晶 矽層460。一厚度介於約200埃至約1000埃之間的氮化矽 層470係位於多晶石夕層460之上。一第一電流472係從第 - 一多晶矽閘極420流經汲極終端414、栓塞結構426、導電 、 層440而流至可程式化電阻記憶材料45〇。一第二電流474 係從共同源極區域412流經汲極終端416、栓塞結構428、 導電層440、而流至可程式化電阻記憶材料45〇。 如第5圖所示，其係為一製程圖5〇〇的剖面圖，繪示製 造此雙穩態電阻隨機存取記憶體的第二步驟，包括微影並 蝕刻柱狀結構。一微影製程將一圖案從光罩轉移到雙穩態 11 一一 I " 11 年月日修(4)正替換頁 1309454

' ^ ^ '> VU^JJJL 構:狀敎區域進― y i、氮切區段:71柱之 於多晶矽區段461 二日日矽&奴46卜位 451、以及位於可藉 、:二電阻§己憶材料區段 區段441。每、4 μ式匕電阻圮憶材料區段451之下的導雷 f 6圖係綠示一製程圖_之剖， =阻隨機存取記憶體之第三步驟 二匕雙穩 成空洞。柱狀結構 ^ =刻以形 610；20 ^ 之ΐ ί ^_步驟係實施以側削在氮切區段34°7°1 的&域，以生成具有空洞61〇 62〇的 層460的適當替代材料。其他適i。材 性下的選擇 6 的等向刪並不會傷害多晶二 2的材料係為可程式化電阻記憶材料區段日 特徵係與多晶矽構件630不同。多晶矽構件63 = $ ΐ化矽區段471 ’其選擇性特徵與多晶矽構件630 J不同。多日日日㈣件63。在等向性_之後的適^牛 介於約10奈米至約1〇〇奈米。 遇田長度係 第7圖繪示了一製程圖7〇〇的剖面圖，其生 =【隨，存取記憶體的第四步驟’包括旋塗； m以填滿空洞6ig，62g°進行使用了二氧化 61〇,620環繞柱狀結構51〇的區域。鄰近於氮化矽 之上表面730的一表面區域係被研磨，以移除過量又回委曰 12 i: Π t' It , T. 1 作樣)正替 1309454 ;:毛的實施例包括-化學機械研磨製程T接著 ^第δ圖中，係繪示一製程圖8〇〇 =驟’μ，氮切的浸沾。「浸沾」係指濕= 沾步驟的目的係利用一第一蝕刻化合物而移^ 被鼠化石夕區段471所佔的區域，谁而^ 而移除 並將多晶石夕構件630外露戈進而生成一空洞空間81〇 第9圖係繪示一製程圖9〇〇的剖面圖，其係 的、壁程式化電阻記憶材料的蝕刻。第二蝕刻化：： 到/德刻先前被多晶料件63G所佔的區域，直 至m刻抵達可程式化電阻記憶材料區段45 止，而生成一空洞空間91〇。 J上衣面為 第1^圖2示一製程圖1〇〇〇的剖面圖’其係 蝕刻一可程式化電阻記憶材料。-可ί i間1i0;0係沈積於空洞空間910 μ，此空洞 多晶石夕構件630所㈣，接著沈積一可 憶材料1020於空洞空間810之内，此區域先 „沈積步驟多餘的材料係經過回蝕刻，而形j跨越； 耘式。化電阻記憶材料之上的一平滑表面1〇3〇。 2』二气示了一製程圖的剖面圖，顯示第八步驟，包 &積/、圖案化一頂電極。一頂電極111〇 1030 ^ J Jmo 係接觸至可以化電阻記憶材料的平滑表面删，而 極可屬線、氮化鈦或鋁、鈦與氮或鈕與氮。 ，田胞的實_包括了以相轉換為基礎的記憶材料 =紅包括以硫屬化物為基礎的材料 物包=列四元素之任一者：氧(0)、硫(s)、砸(二 以及碲㈤，形成元素週期表上第¥1族的部分。硫屬化 13 更)正替換頁 1309454 物包括將-硫屬元素與—更為正電性人 元辛週期> ^ &屬化合物合金通常包括一個以上選自 合 錯/錄/碼/碲、以及碲/鍺/錄/硫。在鍺/錄/碲合金 二二矣：可丁以嘗試大範圍的合金成分。此成分可以下列特 1，t不.TeaGebSbioo-(a+b)。一位研究員描述了最有用的合 金。係為，在沈積材料中所包含之平均碲濃度係遠低於 =/〇典型地係低於60〇/〇，並在一般型態合金中的碲含量 範圍從最低23%至最高58%，且最佳係介於48%至58%之 碲含量。鍺的濃度係高於約5%，且其在材料中的平均範圍 係從最低8%至最高30%，一般係低於5〇%。最佳地，鍺的 濃度範圍係介於8%至40%。在此成分中所剩下的主要成分 則為銻。上述百分比係為原子百分比，其為所有組成元素 加總為100%。（ Ovshinky ‘112專利，欄10〜11 )由另一研 究者所評估的特殊合金包括Ge2Sb2Te5、GeSb2Te4、以及

GeSb4Te7。( Noboru Yamada，’’Potential of Ge-Sb-Te

Phase-change Optical Disks for High-Data-Rate Recording”, v.3/09, pp. 28-37(1997))更一般地，過渡金屬如鉻 (Cr)、鐵(Fe)、鎳(Ni)、鈮(Nb)、鈀(Pd)、鉑（Pt)、以及上述 之混合物或合金，可與鍺/銻/碲結合以形成一相轉換合金其 包括有可程式化的電阻性質。可使用的記憶材料的特殊範 例，係如Ovshinsky ‘ 112專利中欄U -13所述，其範例在 此係列入參考。 1309454

-rr •以

相轉換合金能在此細胞主動通道區域内依其位置順序 於f料為一般非晶狀態之第一結構狀態與為一般結晶固體 ，態之第二結構狀態之間切換。這些合金至少為雙穩定 ^ :此詞彙「非晶」係用以指稱一相對較無次序之結構’ ，，之一單晶更無次序性，而帶有可偵測之特徵如較之結 晶態更高之電阻值。此詞彙「結晶態」係用以指稱一相對 較有次序之結構，其較之非晶態更有次序，因此包括有可 偵測的特徵例如比非晶態更低的電阻值。典型地’相轉換 材料可電切換至完全結晶態與完全非晶態之間所有可偵測 ，不同狀態。其他受到非晶態與結晶態之改變而影響之材 料特中包括，原子次序、自由電子密度、以及活化能。此 ，料可切換成為不同的固態、或可切換成為由兩種以上固 態所形成之混合物，提供從非晶態至結晶態之間的灰階部 分。此材料中的電性質亦可能隨之改變。 相轉換合金可藉由施加一電脈衝而從一種相態切換至 另一相態。先前觀察指出，一較短、較大幅度的脈衝傾向 於將相轉換材料的相態改變成大體為非晶態。一較長、較 低幅度的脈衝傾向於將相轉換材料的相態改變成大體為結 晶態。在較短、較大幅度脈衝中的能量夠大，因此足以破 壞結晶結構的鍵結’同時夠短因此可以防止原子再次排列 成結晶態。在沒有不適當實驗的情形下，可決定特別適用 於一特定相轉換合金的適當脈衝量變曲線。在本文的後續 部分’此相轉換材料係以GSt代稱，同時吾人亦需瞭解， 亦可使用其他類型之相轉換材料。在本文中所描述之一種 適用於PCRAM中之材料，係為GexSbyTez，其中x:y:z = 2:2:5。其他 GexSbyTez 的成分包括：x: 〇〜5 ; y: 〇〜5 ; z: 0〜5。 可用於本發明其他實施例中之其他可程式化之記憶材 料包括，摻雜N2之GST、GexSby、或其他以不同結晶態轉 換來決定電阻之物質；prxCayMn03、PrSrMnO、ZrOx、TiOx、 15 1309454 〇(

Ni〇x、WOx、經掺雜的SrTi03或其他利用電脈衝以改變電 • 阻狀態的材料；或其他使用一電脈衝以改變電阻狀態之物

• 質； TCNQ(7,7,8,8-tetracyanoquinodimethane)、PCBM (methanofullerene 6,6-phenyl C61-butyric acid methyl ester)、TCNQ-PCBM、Cu-TCNQ、Ag-TCNQ、C60-TCNQ、 以其他物質摻雜之TCNQ、或任何其他聚合物材料其包括 有以一電脈衝而控制之雙穩定或多穩定電阻態；一超巨磁 阻材料（CMR)，例如 PrxCayMn03，其中 x:y = 0.5:0.5，或 其他組成比例為X: 0〜1 ; y:〇〜1 ’或另一包括有猛氧化物的 超巨磁阻材料；以及一雙元素化合物例如Nix〇y，其中x:y = 0.5:0.5，或其他組成比例為X: 〇〜1 ; y:〇〜1。 關於相轉換隨機存取記憶元件之製造、元件材料、使 用、與操作等額外資訊’請參照美國專利申請案號第 11/155,067 號「Thin Film Fuse Phase Change RAM and Manufacturing Method」，申請曰為 2005 年 ό 月 17 曰，其 申請人與本發明案相同，且該申請案係列為本案之參考。 雖然本發明係已參照較佳實施例來加以描述，將為吾人 所瞭解的是，本發明創作並未受限於其詳細描述内容。替 換方式及修改樣式係已於先前描述中所建議，並且其他替 換方式及修改樣式將為熟習此項技藝之 ί明結構與方法，所有具有實L相同。 與本發明實質上相同結果者皆不脫 嚀。因此’所有此等替換方式及修改樣 f明於ί附申請專利範圍及其均等物所界 :本，在則文中提及之專利申請案以及印刷 文本’均係列為本案之參考。 【圖式簡單說明】 第1圖係本發明一雙穩態電阻隨機存取記憶陣列的示 16 2Γ〇4 月自修(¾)正替换頁 1309454 意圖。 f 2圖係，本發明之一積體電路的簡化方塊圖。 乂半Hi係本發明一雙穩態電阻隨機存取記憶體之一势 〇,圖，其繪示了 一限定區域的熔解點結構。、 記憶體製:的根』康_本，二=製態；阻隨機存取 源極陣列結j圖’其中係沈積多層於一共同 體if程5的圖第係根牛據趣本發明’繪示此雙穩態電阻隨機存取記憶 第6 pf二f剖面圖，其中包括微影與蝕刻柱狀結構。 體製程的第ϋ本發明’緣示此雙穩態電阻隨機存取記憶 二步驟剖面圖，其中係包括等向祕刻以形成 ^ "fZ^ 滿空洞。 °圖/、中包括旋塗玻璃並迴銲以填 ===存取記憶 憶材料。 /、甲你蝕到可程式化電阻記 憶/製發=纷示此雙穩態電阻隨機存取記 憶體第製；會示此雙穩態電阻隨機存取記 極。w的第八步驟剖面圖’其中係沈積並圖案化一頂電 【主要元件符號說明】 1〇°記憶陣列

1309454 1^2. 〇 4 I · V 123,124 字元線 128 共同源極線 132 底電極構件 134 頂電極構件 135,136 記憶細胞 137 頂電極構件 141,142 位元線 150〜153 存取電晶體 200 積體電路 255 記憶陣列 256 列解碼器 258 匯流排 262 字元線 263 行解碼器 264 位元線 267 資料匯流排 268 偏壓安排供應電壓 269 偏壓安排狀態器 271 貢料輸入線 272 資料輸出線 274 其他電路 275 積體電路 300 限定熔解點結構 310 頂電極 320 底電極 330 鎢栓塞 340 上可程式化電阻記憶材料 350 下可程式化電阻記憶材料 360 核心構件 18 1309454 rim— I年月r谢釣 370 層間介電材料 —_ 380 電流 400 雙穩態電阻隨機存取記憶體 402 共同源極陣列結構 410 基板 414,416 汲極終端 412 源極區域 420,422 多晶砍子元線 424,426,428 栓塞結構 430 層間介電層 432,434,436,438 介電填充 440 導電層 441 導電區段 450 可程式化電阻記憶材料 451 可程式化電阻記憶材料區段 460 多晶矽層 461 多晶梦區段 470 氮化矽層 471 氮化矽區段 472 第一電流 474 第二電流 510,520 柱狀結構 610,620 空洞 630 多晶矽構件 1010,1020 可程式化電阻記憶材料 1030 平滑表面 19

Claims (1)

1309454 申請專利範圍 中華民國發明專利申請案第095132639號 無劃線之申請專利範圍修正本 中華民國98年2月19曰送呈 曹 2:19 —-— 1. 一種用以製造一電阻隨機存取記憶 提供一基板體，其具有一上表面； 年月β修(楚)正替換頁 沈積一第一導電層於該基板體之上表面上； 形成一下可程式化電阻記憶材料於該第一導電層之上； 形成一高選擇性層於該下可程式化電阻記憶材料之 上，該高選擇性層之選擇性係高於該下可程式化電阻記憶 材料， 形成一氮化矽層於該高選擇性層之上； 藉由蝕刻該第一導電層、該下可程式化電阻記憶材料、 該高選擇性層以及該氮化矽層而形成一柱狀結構，該柱狀 結構係包括一導電區段、位於該導電區段上之一下可程式 化電阻記憶材料區段、位於該下可程式化電阻記憶材料區 段上之一高選擇性區段、以及位於該高選擇性區段上之一 氮化矽區段；以及 等向性地蝕刻該高選擇性區段，以在該高選擇性區段之 每一侧減少大約相同的長度，進而生成一核心構件，該核 心構件係包括一高選擇性材料並具有一第一空洞於該高選 擇性區段之左側以及一第二空洞於該高選擇性區段之右 側； 其中該高選擇性層係選取一材料係使得該蝕刻步驟不 會損害該氮化矽區段與該下可程式化電阻記憶材料區段。 2.如申請專利範圍第1項所述之方法，更包括填充旋塗 玻璃以及迴銲於該第一與第二空洞；以及研磨該氮化矽區 段之一上表面。 3.如申請專利範圍第2項所述之方法，更包括以一第一 化合物蝕刻該氮化矽區段以生成一第一中空空間；以及以 20 MX.?C4^^6v ·?Τ\νΌΑ-<··!ηκ1ί cUiims» dear t 1309454 槪 2 : 了矿 -—- i力丨::聲l€)正替換f 一第二蝕刻化合物從該核心構件蝕刻該高選擇性材料，以 生成一第二中空空間。 ’ 4.如申請專利範圍第3項所述之方法，更包括沈積一可 程式化電阻記憶材料於該核心構件中之該第二中空空^ 内；以及沈積一上可程式化電阻記憶材料於該第一‘ 間中其中3亥可私式化電阻5己憶材料係接觸至該下可程式 化電阻記憶材料與該上可程式化電阻記憶材料。 I 一 5.如申請專利範圍第4項所述之方法，更包括形成一第 二導電層於該上可程式化電阻記憶材料之上表面上。 6.如申請專利範圍第5項所述之方法，苴中 層係包括-金屬線。 ，〜弟一導電 7·如申請專利範圍第5項所述之方法，其中該篦-道番 層係包括氮化鈦或鋁。 一 8·如申請專利範圍第5項所述之方法，其中該第二莫雷 層係包括鈦與氮。 二導電 9·如申請專利範圍第5項所述之方法，i中該筮 層係包括鈕與氮。 ，、丁 乂乐 10.如申請專利範圍第1項所述之方法，其中該下可程 式化電阻記憶材料之厚度係介於約1〇〇埃(angstrom)至約 1000埃之間。 如申請專利範圍第1項所述之方法，其中該高選擇 21 1309454 「_ * —....................................................... 性層之厚度係介於約1〇〇埃至約l〇〇〇埃之間。 • 12·如申請專利範圍第1項所述之方法，其中該氮化石夕 層之厚度係介於約200埃至約1000埃之間。 13.如申請專利範圍第1項所述之方法，其中該高選擇 性層係包括多晶矽。 14‘如申請專利範圍第1項所述之方法，其中該高選擇 性層係包括鎢。 15. 如申請專利範圍第1項所述之方法，其中該核心構 件之長度係為約80奈米或以下。 16. 如申請專利範圍第1項所述之方法，其中該核心構 件之長度係為約40奈米或以下。 Π·如申請專利範園第4項所述之方法，其中該上與下 可程式化電阻記憶材料係包括同一種可程式化電阻記憶材 料。 18. 如申請專利範圍第17項所述之方法，其中該上與下 可程式化電阻記憶材料係包括GeSbTe。 19. 如申請專利範圍第17項所述之方法，其中該上與下 可程式化電阻記憶材料係包括下列群組中之二者以上材料 所形成之組合物：鍺（Ge)、銻（Sb)、碲（Te)、硒（Se)、銦（In)、 鈦（Ti)、鎵（Ga)、錢（Bi)、錫（Sn)、銅（Cu)、|巴（Pd)、錯（Pb)、 銀(Ag)、硫（S)、以及金(Au)。 22 1309454 Γί 2.. I® β修(釣正替換頁 20. 如申請專利範圍第17項所述之方法，其中該下可程 式化電阻記憶材料係包括一超巨磁阻材料。 21. 如申請專利範圍第17項所述之方法，其中該上與下 可程式化電阻記憶材料係包括一雙元素化合物。 22. 如申請專利範圍第4項所述之方法，其中該上可程 式化電阻記憶材料係包括一第一型可程式化電阻記憶材 料，且其中該下可程式化電阻記憶材料係包括一第二型可 程式化電阻記憶材料。 23. 如申請專利範圍第22項所述之方法，其中該第一型 可程式化電阻記憶材料其係選自GeSbTe、超巨磁阻材料、 雙元素化合物、或一聚合物材料，且該第二型可程式化電 阻記憶材料其係選自GeSbTe、超巨磁阻材料、雙元素化合 物、或一聚合物材料。 24. 如申請專利範圍第1項所述之方法，其中該核心構 件包括一可程式化電阻記憶材料，其具有至少二固態相， 該二固態相可藉由一電流而可逆地誘發。 25. 如申請專利範圍第4項所述之方法，其中該上與下 可程式化電阻記憶材料係將從該核心構件之一加熱區域所 產生之熱量發散。 26. 如申請專利範圍第4項所述之方法，其中該核心構 件包括一可程式化電阻記憶材料其具有二固態相，該二固 態相可藉由一電流而可逆地誘發。 23 MXJC^256u_~TWOA-^ntJi 1309454 、巧'要)王替雄頁I ..... --SU 27. —種記憶元件，包括： 第一與第二電極，該二電極係垂直地分離並具有相 接觸表面； 一^上可程式化電阻記憶構件，其具有一接觸表面電接觸 至該弟一電極； :下可程式化電阻記憶構件，其具有一接觸表面電接 至該第二電極，該下可程式化電阻記憶構件之各側邊 準至該第一電極之各側邊；以及 ’、丁 :核構件，其係置於該上可程式化電阻記憶構件與診 側電Γ己憶構件之間’該核心構件於其左側“ 有—弟—空洞與一第二空洞，該第-空洞之寬声 準接第二空洞之寬度’使得該核心構件係自我ί 中"，祕解點係為—電流流經 阻記憶構件處、該核心、構件、以及該下可程式化電 結二27項所述之元件，更包括-栓塞 24