[go: up one dir, main page]

TWI309131B - Clock phase adjusting method of monitor - Google Patents

Clock phase adjusting method of monitor Download PDF

Info

Publication number
TWI309131B
TWI309131B TW094146341A TW94146341A TWI309131B TW I309131 B TWI309131 B TW I309131B TW 094146341 A TW094146341 A TW 094146341A TW 94146341 A TW94146341 A TW 94146341A TW I309131 B TWI309131 B TW I309131B
Authority
TW
Taiwan
Prior art keywords
clock
phase
horizontal
monitor
value
Prior art date
Application number
TW094146341A
Other languages
English (en)
Other versions
TW200726210A (en
Inventor
Wan Chin Lai
Original Assignee
Innolux Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Display Corp filed Critical Innolux Display Corp
Priority to TW094146341A priority Critical patent/TWI309131B/zh
Priority to US11/645,399 priority patent/US7664979B2/en
Publication of TW200726210A publication Critical patent/TW200726210A/zh
Application granted granted Critical
Publication of TWI309131B publication Critical patent/TWI309131B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00156—Layout of the delay element using opamps, comparators, voltage multipliers or other analog building blocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Synchronizing For Television (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

1309131 八、發明說明： 【發明所屬之技術領域】 本發明係關於一種監視器時鐘相位之調整方法。 【先前技術】 監視器係一種顯示圖像訊號之設備，該圖像訊號先被數字取樣和/ 或轉換(scaling)後’由監視器之顯示卡所接收並顯示出來。監視器技術 起源於小型之陰極映像管(Cathode Ray Tube，CRT)，目前於液晶顯示裝 置(Liquid Crystal Display, LCD)中作為數位顯示技術被廣泛使用，液晶 顯示裝置係一種典型的適用作大尺寸監視器之平面顯示設備。監視器 之品質通常表示於其分辨率上，如SVGA(800X600)、XGA(1024X768) 和 SXGA(1280X1024) 〇 請參考第一圖，係一種先前技術之監視器系統之方塊圖。該監視 器系統ίο包括一微控制器u、一鎖相迴路(Phase LockedLoop) 12、一 類比數位轉換器(Analog/Digital converter，A/D converter) 13、一比例縮 放l§(Scaler) 14。該微控制器u依據接收之水平和垂直同步訊號 Oonzontal/Veirtical synchronizing，H/V sync)確定圖像模式及根據該圖 像模式產生相應之控制訊號以執行適當之訊號處理。該鎖相迴路12 係依據該微控制器u傳送之控制訊號產生時鐘脈衝。該類比數位轉換 器13依據該鎖相迴路12之時鐘脈衝取樣類比圖像訊號(該圖像訊號為 R/G/B 號）’並轉換為數位圖像訊號輸出。該比例縮放器μ使用該 鎖相迴路12之時鐘脈衝，根據該微控制器11傳送之控制訊號，縮放 來自於該類比數位轉換$ 1：3之數位圖像訊號以符合液晶顯示裝置模 6 1309131 組之分醉。槪例驗器14触或輪出之訊 訊雖職eU♦這些訊框均由—條條的觸個連續傳遞之 線係由許多個像素所構成，每一 _成’而每條掃描 '、句叶鐘相位。 —該比例縮放器14接收該類比數位轉換器 *之原理請參閱第二圖，第二__倾像哪=位圖像訊號 第二_係該鎖相迴路12產生之時鐘脈衝=波形圖， χ_24Χ768)之水平同步訊號為例，在—個_圖°以分辨率 相迴路12會產生_個時鐘脈衝，因此該水平同步=^鎖 =24:像素’即具有1〇24 _鐘相位’其中該數 壓通常設置為0.7V。 輸入電 請參閱第第三離)係實際中數賴像訊 起始值為b時該水平同步掃描線=之時鐘相: 則物咖料喻轉_描線具有 里數I之不意圖。實際中數位圖像訊號輸 =常為了降低該比例縮放器14接收數位圖像訊號之= =低之_始值，當輸人於_起始值時，該比例縮 放益1懦接錄簡像織。#糕細^ b時，該水平同步掃 ^線上具有聰個時鐘她數量，如第三_所示；當賴起始值 為斗該水平同步掃描線上具有腦個時鐘相位數量，如第三圖(〇 =不。因此’當選取電壓起始值*恰#時，輸人龍之延遲特性略有 變化’該水平同步掃贿具有之賴相位數量就會變化，使監視器之 顯示可靠性下降》 | °° 1309131 【發明内容】 有4α於上述内谷提供—種可提高顯示可靠性之監視器時鐘相位 之調整方法實為必需。 ’—種監㈣時鐘相位之調整方法，其包括以下步驟： '設定—最初f壓起始值，Μ平同步數位圖像訊號讀入電壓大 於該最初起始值時，比例縮放器開始接收該水平同步數位圖像訊號； 設定複數循環，將水平同步掃描線之每一相位時鐘均分為複數 ►份’記錄每-等無所對應之數_像訊號之輸人電壓值，並將每一 等份點對應之輸入電壓值作為下一循環之電壓起始值； 記錄時鐘相位數量，記錄水平同步掃描線具有時鐘相位之數量； 記騎鐘相位數量改變之等份點，基於水平同步掃描線具有時鐘 相位之數量，記錄水平同步掃赠時鐘她數量改變之等份點丨 確疋取、，、電壓起始值，比對各記錄點對應之輸入電壓值作 起始值時，水伟步掃觀時鐘她數量讀狀各記龜讀置狀. ^讀入電壓之延遲特性略有變化時，該水平同步掃描線仍具有預 。又之時鐘相位數置之等份點所對應之輸入電壓值作為最終電壓 值。 〇 與先前技術相比，該監視器時鐘相位之調整方法中，確故 電壓起始值’輸人電壓之輯特性略錢化也可使水 = 有預設之時鐘相位數量，因此提高監視器之顯示可靠性。線具 【實施方式】 請參考第_，係本發.視科鐘相位之調整方法之流程圖。⑧ 1309131 該監視器時鐘相位之調整方法100包括以下步驟： 步驟101，設定一最初電壓起始值，該起始值可遠低於〇7v，當 水平同步數侧像峨之輸人f壓大_最初起始辦，比例縮放器 開始接收該水平同步數位圖像訊號； 步驟102，設定複數循環，以分辨率XGA(觀χ768)之水平同步 訊號為例，將水平同步掃描線之每一相位時鐘均分為64份，記錄每一 等份點所職之紐目像减讀人龍值，並將每—等份點對應之 輸入電壓值作為下一循環之電壓起始值； 步驟103，ϋ 鐘相位之數量； 步驟104 ’ n :己錄時鐘她之數;f，記錄水平同步掃錄上具有時 記錄時鐘她之數量改變之等份點，水平同步掃 域八有Ml她之數量，記錄水平同步掃贿時軸位之數量改變 之專份點，並將該被 步驟105，確定 並將該被記錄之等份點作為記錄點； ’確疋最終電壓起始值
100中，喊定一
起始電壓略有變 量，因此提高監 1309131 於該步驟103巾，可開啟水平校準功能計算水平同步掃描線二端 之距離以記錄水平同步掃描線具有時鐘相位之數量；同時，於步驟工仍 後加入一關閉水平校準功能步驟。 綜上所述’本發明確已符合發明專利之要件，爰依法提出專利申 -睛。惟’以上所述者僅為本發明之較佳實施方式，本發明之範圍並不 以上述實施方式為限，舉凡熟習本案技藝之人士援依本發明之精神所 作之等效修飾或變化’皆應涵蓋於以下申請專利範圍内。 •【圖式鮮賴】 第一圖係一種先前技術之監視器系統之方塊圖。 第二圖(A)係數位圖像訊號輸入電壓波形圖。 第二圖⑼係鎖相迴路產生之時鐘脈衝波形圖。 第三圖(八)係實際中數位圖像訊號輸入電壓波形圖。 第三圖⑻係電壓起始值為b時，該水平同步掃插線具有之時鐘相位數 量之示意圖。 1第三圖m電壓起始值為c時，該水平同步掃插線具有之時鐘相位數 量之示意圖 第四圖係本發視糾鐘她之織方法之流程圖。 【主要元件符號說明】

Claims (1)

1309131 九、申請專利範圍： 1. 一種監視器時鐘相位之調整方法，其包括以下步驟： 設定-最初電_始值，當水相步數位圖像域之輸入電屢大 於該最初起始值時，比例縮放器開始接收該水平同步數位圖像 訊號； 設定複數猶環，將水平同步掃插線之每一相位時鐘均分為複數 份，記錄每-等份點所對應之數位圖像訊號之輸入電驗，並 將每-等份點對應之輸人值作為下—循環之賴起始值； 記錄時鐘她數量，魏水伟步魅線具有_她之數量； 記錄時鐘相域量改變之等份點，基於水伟步掃絲具有時鐘 相位之數I，記錄水伟步掃树時鐘相 點，該被記錄之等份點作為記_ ; ^ 確疋最終賴起雑’比對各記魅對應之輸人電壓值作為電壓 起始值時，水平同步掃描線時鐘相位數量之狀況及各記錄點之 位置狀況’以輸入電壓之延遲特性略有變化時，該水平同步掃 描線仍具有般之時鐘她數量之雜,騎制 作為最終電壓起始值。 电坚值 2.如申請專利_ 1項所述之監視器時鐘相位之調整方法，斤己 錄時鐘相位數量之步驟係開啟水平校準功能計算水平同步掃描線二 鈿之距離以記錄水平同步掃描線具有時鐘相位之數量。 3二申糊瓣2項所述之監視科鐘相位之調整方法 確定祕龍起雑之步驟後加一_水平鮮舰步驟:； 1309131 4. 如申請專利範圍第1項所述之監視器時鐘相位之調整方法，其中該 數位圖像訊號為數位R/G/B訊號。 5. 如申請專利範圍第1項所述之監視器時鐘相位之調整方法，其中每 -一相位時鐘均分為64份。
⑧ 12
TW094146341A 2005-12-23 2005-12-23 Clock phase adjusting method of monitor TWI309131B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW094146341A TWI309131B (en) 2005-12-23 2005-12-23 Clock phase adjusting method of monitor
US11/645,399 US7664979B2 (en) 2005-12-23 2006-12-26 Method for adjusting monitor clock phase that selects scaler threshold voltage corresponding to period having reference number of pulses

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW094146341A TWI309131B (en) 2005-12-23 2005-12-23 Clock phase adjusting method of monitor

Publications (2)

Publication Number Publication Date
TW200726210A TW200726210A (en) 2007-07-01
TWI309131B true TWI309131B (en) 2009-04-21

Family

ID=38192886

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094146341A TWI309131B (en) 2005-12-23 2005-12-23 Clock phase adjusting method of monitor

Country Status (2)

Country Link
US (1) US7664979B2 (zh)
TW (1) TWI309131B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7778789B2 (en) * 2006-07-28 2010-08-17 Mediatek Inc. Digital phase calibration method and system
JP5398554B2 (ja) * 2010-01-06 2014-01-29 キヤノン株式会社 表示装置
US12524036B2 (en) * 2023-11-14 2026-01-13 Qualcomm Incorporated Clock monitoring subsystem for supporting dynamic frequency scaling and clock gating

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5561692A (en) 1993-12-09 1996-10-01 Northern Telecom Limited Clock phase shifting method and apparatus
JP3622270B2 (ja) * 1995-06-16 2005-02-23 セイコーエプソン株式会社 映像信号処理装置、情報処理システム及び映像信号処理方法
KR100323666B1 (ko) * 1999-08-12 2002-02-07 구자홍 모니터의 클럭위상 보상장치 및 방법
US7995144B2 (en) * 2006-02-15 2011-08-09 Texas Instruments Incorporated Optimized phase alignment in analog-to-digital conversion of video signals

Also Published As

Publication number Publication date
TW200726210A (en) 2007-07-01
US20070146027A1 (en) 2007-06-28
US7664979B2 (en) 2010-02-16

Similar Documents

Publication Publication Date Title
US8823755B2 (en) Apparatus and method for increasing pixel resolution of image using coherent sampling
CN104754272B (zh) 一种vga全分辨率锁定显示系统及方法
TWI288392B (en) Method of frame synchronization when scaling video and video scaling apparatus thereof
JP3797838B2 (ja) 画像表示装置
CN102622991A (zh) 影像调整装置及影像调整方法
TWI309131B (en) Clock phase adjusting method of monitor
US6768498B1 (en) Out of range image displaying device and method of monitor
WO2000046783A1 (fr) Dispositif et procede de presentation video
CN100493171C (zh) 一种视频信号格式的转换方法
KR100420744B1 (ko) 라인수변환방법및화상디스플레이장치
US7307562B2 (en) Spectrally-adjusted sampling methods and structures for digital displays
JP3909965B2 (ja) 映像信号周波数変換装置
TWI249339B (en) Synchronization control apparatus and method
CN100414603C (zh) 监视器时钟相位的调整方法
TWI233086B (en) A wide-range and balanced display position adjustment method for LCD controller
JP3837932B2 (ja) 画像表示装置および画像表示方法
JP3839206B2 (ja) 映像表示装置
CN100435554C (zh) 图像信号处理的相位增强导致减弱的相位回复方法及电路
JP4984630B2 (ja) 映像信号変換装置
CN111277725B (zh) 视讯自动侦测相位同步系统及方法
JP3501706B2 (ja) 画像表示装置
TW200950502A (en) Video system and scalar
KR100196845B1 (ko) 컴퓨터와텔레비젼의영상신호인터페이스장치
TW535429B (en) Out of range image displaying device and method of monitor
JPH0630334A (ja) 画像合成における位相調整方式

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees