TWI308779B - - Google Patents

Description

1308779 (1) 九、發明說明 【發明所屬之技術領域】 本發明關於一般之半導體裝置之製造方法，更特定爲 ‘關於’可以薄膜化閘極，可對應於元件構造之微細化，亦 即半導體裝置之高度集積化爲可能的改良之半導體裝置之 製造方法。本發明關於該方法所獲得之半導體裝置。 丨 【先前技術】 隨電路元件之高速化，藉由元件區域之矽化物化而降 低配線電阻的技術被使用。 說明習知半導體裝置之製造方法。 參照圖14(A)，於半導體基板1上形成以其他元件 區域區隔元件區域的元件分離區域2，於其上沈積閘極絕 緣膜3、多晶矽層4。 參照圖14(B)，於多晶矽層4上，在形成閘極配線 > 部分所對應之部分，藉由微影成像技術形成阻劑圖案6。 參照圖Η ( B ) 、（ C )，以阻劑圖案6爲遮罩鈾刻多晶 砂層4、閘極絕緣膜3 ’形成閘極1 〇。之後除去阻劑圖案 6 ° 參照圖14(D) ’以覆蓋半導體基板1上形成之閘極 1 〇的方式沈積絕緣層7作爲砂氧化膜。 參照圖 14(D)與 15(E)，回飽（etching-back)絕 緣層7 ’於聞極1 〇之側壁殘留抗矽化物化用的矽氧化膜之 側壁間隔物1 1。之後，以側壁間隔物丨1爲遮罩，藉由植 * 4 - (2) 1308779 入雜質離子而於半導體基板1表面，在閘極1 〇兩側形成 一對源極/汲極區域（未圖示）。 參照圖15(F)，於半導體基板1之全面藉由濺鍍法 沈積高融點金屬之Ti (鈦）、Co (鈷）、Ni (鎳）等形 成高融點金屬膜8。參照圖15(G)，藉由適當之熱處理 進行矽化物化退火處理，使半導體基板1與高融點金屬膜 8反應，形成矽化物層9。參照圖15(G) 、( Η )，藉由 選擇性蝕刻除去高融點金屬膜8內之未反應的高融點金屬 膜，則可同時形成矽化物化區域與非矽化物化區域。之後 ，於半導體基板1上形成層間絕緣膜，於層間絕緣膜中形 成到達矽化物層9的孔，形成配線而完成半導體裝置（未 圖示）。 依該方法，參照圖15(G)，於矽化物化退火處理時 ，即使來自源極/汲極區域之矽擴散發生於側壁間隔物1 1 上之高融點金屬膜8中，在側壁間隔物1 1表面上之閘極 1 〇與源極/汲極區域間之距離足夠時，於閘極1 0與源極 /汲極區域間不會發生矽化物層引起之短路。 但是，隨閘極配線之微細化，閘極膜厚變薄。閘極膜 厚變薄時，直接適用上述習知技術時之半導體裝置之製程 如圖16(A)〜（D)、及17(E)〜（Η)所示，於彼等 圖中，和圖14(A)〜（D)、及15(E)〜（Η)相同或 相當之部分附加同一之符號並省略重複說明。 又，此情況下，參照圖16(A)，和上述習知技術比 較’成爲閘極之基礎的多晶矽層4變薄。此情況下，參照 -5- (3) 1308779 圖1 7 ( G )，閘極1 0被薄膜化之故，於閘極1 0之側面部 ，側壁間隔物1 1之寬度變窄，於側壁間隔物1 1之表面上 ，閘極1 〇與源極/汲極區域間之距離變短。因此，矽化 * 物化退火處理時，來自源極/汲極區域之矽擴散發生於側 • 壁間隔物1 1上之高融點金屬膜8中時，於側壁間隔物1 1 之表面上會形成薄矽化物層，而發生閘極10與源極/汲 極區域之短路，此爲其問題。 【發明內容】 (發明所欲解決之課題） 欲解決上述問題時，如圖1 8所示習知技術揭示，增 長側壁間隔物之表面上之閘極與源極/汲極區域間之距離 的方法（例如特開平 0 8 - 2 0 4 1 9 3號公報，特開平 0 8 — 27 4043號公報）。於彼等圖中，和圖14(A)〜（D)、 及15(E)〜（H)相同或相當之部分附加同一之符號並 ® 省、略重複說明。 參照圖1 8 ( A )，於閘極絕緣膜3、閘極1 0、P S G膜 - 圖案5 1構成之凸狀圖案側面，形成矽氮化膜之側壁間隔 物11之後，參照圖18(B)，除去PSG膜圖案51，殘留 高度高於閘極1 0之高度而呈突出形狀的側壁間隔物1 1。 參照圖1 8 ( C )，沈積Ti膜8，於4 5 0〜5 5 Ot溫度藉由5 〜1 〇分鐘之加熱爐進行加熱處理之後，除去未反應的Ti 膜’參照圖18(D)，於閘極10之表面與源極/汲極區 域表面形成矽化物層9，獲得半導體裝置。 (4) 1308779 依該方法，藉由形成高度高於閘極10之高度而呈突 出形狀的側壁間隔物1 1，可增長側壁間隔物1 1之表面的 閘極1 〇與源極/汲極區域間之距離，引可抑制矽化物化 製程中閘極1 0與源極/汲極區域之短路。 但是，如圖1 8所示習知方法，具有高度高於閘極1 0 之高度而呈突出形狀的側壁間隔物1 1時，在由閘極1 0上 除去PSG膜圖案5 1之製程至矽化物化形成爲止之間的洗 淨製程，因爲受到之物理損傷等而導致側壁間隔物1 1上 部突起之段落，有可能產生微粒子。結果，微粒子產生引 起之製造裝置污染、伴隨對半導體裝置之微粒子附著，將 引起良品率大幅降低等問題。 本發明係爲解決上述問題，目的在於提供即使閘極高 度低時亦可防止閘極與源極/汲極區域間之短路的改良之 半導體裝置之製造方法。 本發明另一目的爲提供，不會產生微粒子，可防止閘 極與源極/汲極區域間之短路的改良之半導體裝置之製造 方法。 本發明另一目的爲提供，依該方法獲得之半導體裝置 (用以解決課題的手段） 於本發明第1局面之半導體裝置之製造方法，首先， 於半導體基板表面形成使元件區域被由其他元件區域分離 的元件分離區域。之後，於半導體基板之上，介由閘極絕 (5) 1308779 緣膜，形成其上面形成有第1絕緣層的閘極。以覆蓋上述 閘極側壁與上述第1絕緣層上面的方式，於上述半導體基 板之上形成第2絕緣層。回蝕上述第2絕緣層，於上述閘 極側壁形成側壁間隔物之同時，使上述元件區域表面露出 。以上述閘極與上述側壁間隔物爲遮罩，藉由在上述元件 區域表面植入雜質離子，而於上述半導體基板表面、在上 述閘極兩側形成一對源極/汲極區域。由上述閘極之上面 除去上述第1絕緣層。以覆蓋上述閘極上面與上述源極/ 汲極區域之表面的方式，於上述半導體基板表面形成高融 點金屬膜，之後施予退火，使上述閘極上面與上述源極/ 汲極區域之表面矽化物化，而形成矽化物膜。除去未反應 的高融點金屬膜。 依本發明，以覆蓋上述第1絕緣層之上面的方式，於 上述半導體基板之上，形成成爲側壁間隔物之基礎的第2 絕緣層’因此即使閘極高度低之情況下，亦可充分確保側 壁間隔物表面之閘極與源極/汲極區域間之距離。 依本發明之較佳實施形態，上述第1絕緣層由上述閘 極之上面被除去的工程，係藉由溼蝕刻處理進行。依此則 ’上述第1絕緣層触刻時，不會過度除去閘極之上面。另 外’上述第1絕緣層之除去時，不會過度除去側壁。 較好是，上述第1絕緣層爲矽氮化膜或矽氧氮化膜。 又’上述第1絕緣層可爲，下層爲矽氧化膜，上層爲矽氮 化膜或矽氧氮化膜之積層構造。 較好是，上述第1絕緣層之膜厚爲70〜200 nm。 (6) 1308779 〜 上述第1絕緣層爲上述積層構造時，較好是，下層之 矽氧化膜之膜厚爲5〜50nm，上層之矽氮化膜或矽氧氮化 膜之膜厚爲70〜190nm。 較好是上述第2絕緣層爲矽氧化膜。 ' 又，較好是上述第2絕緣層之膜厚爲70〜190nm。 上述第2絕緣層可爲，下層爲矽氧化膜，上層爲矽氮 化膜或矽氧氮化膜之2層構造。 # 此情況下較好是，於上述第2絕緣層，下層之矽氧化 膜之膜厚爲5〜25nm，上層之矽氮化膜或矽氧氮化膜之膜 厚爲70〜190nm。 依本發明較佳實施形態，假設連接上述閘極絕緣膜之 附近的上述側壁間隔物之寬度爲W、側壁間隔物之高度爲 h、上述閘極之高度爲T時，具有：h= 5W，T2h，W2 2 0nm之關係。 依上述構成，即使閘極高度較低之情況下，亦可充分 ® 確保側壁間隔物表面上之閘極與源極/汲極區域間之距離 〇 較好是，上述矽化物膜爲Ti (鈦）、Co (鈷）、或 Ni (鎳）之矽化物膜。 亦可以另具備：於上述半導體基板之上以單層或2層 形成層間絕緣膜之工程。 本發明另一局面之半導體裝置之製造方法中，首先， 於半導體基板表面形成使元件區域被由其他元件區域分離 的元件分離區域。之後，於上述半導體基板之上，介由聞

-9- (7) 1308779 極絕緣膜，形成其上面形成有第1絕緣層的閘極。以覆蓋 上述閘極側壁與上述第1絕緣層的方式，於上述半導體基 板之上形成第2絕緣層。回蝕上述第2絕緣層，於上述閘 極側壁形成側壁間隔物之同時，使上述元件區域表面露出 。以上述閘極與上述側壁間隔物爲遮罩，藉由在上述元件 區域植入雜質離子，而於上述半導體基板表面、在上述閘 極兩側形成一對源極/汲極區域。以覆蓋上述一對源極/ 汲極區域表面的方式形成第1高融點金屬膜，施予熱處理 而於該源極/汲極區域表面形成第1矽化物層，之後除去 未反應的第1高融點金屬膜。以覆蓋設有上述第1絕緣層 的上述閘極之方式，於上述半導體基板之上形成層間絕緣 膜。硏磨上述層間絕緣膜表面使平坦化之同時，使上述第 1絕緣層表面露出。除去露出之上述第1絕緣膜，使上述 閘極之上面露出。以覆蓋露出之上述閘極上面之方式，於 上述層間絕緣膜之上形成第2高融點金屬膜，施予熱處理 而於上述閘極上面形成第2矽化物層。於上述層間絕緣膜 中形成接觸孔，形成金屬配線。 依本發明，以覆蓋側壁間隔物上之方式設置層間絕緣 膜，可進行閘極表面之矽化物處理，可防止閘極表面與源 極/汲極區域間之短路之發生。 較好是上述第1絕緣層包含矽氮化膜或矽氧氮化膜。 上述第1絕緣層可爲，下層爲矽氧化膜、上層爲矽氮 化膜或矽氧氮化膜之積層構造。 較好是，上述第1絕緣層中之上述矽氮化膜或矽氧氮 -10- (8) 1308779 4k 化膜之膜厚爲100〜250nm。 上述第1絕緣層爲積層構造時，較好是，下層之矽氧 化之膜厚爲5〜50nm，上層之矽氮化膜或矽氧氮化膜之膜 厚爲70〜190nm。 • 較好是上述第2絕緣層爲矽氧化膜。 較好是上述第2絕緣層之矽氧化膜之膜厚爲70〜 1 9 0 n m ° • 上述第2絕緣層可爲，下層爲矽氧化膜，上層爲矽氮 化膜或矽氧氮化膜之2層構造。此情況下，較好是上述第 2絕緣層之下層之矽氧化膜之膜厚爲5〜25 nm，上層之矽 氮化膜或矽氧氮化膜之膜厚爲70〜190nm。 上述層間絕緣膜之表面硏磨量設爲上述第1絕緣膜之 膜厚之5〜80%被硏磨之量時，可以消除側壁間隔物之上 部之突起。 本發明另一局面之半導體裝置，係具備：半導體基板 ® :於上述半導體基板之上介由閘極絕緣膜形成的閘極；於 上述半導體基板表面、在上述閘極兩側形成的一對源極/ 汲極區域；於上述閘極側壁形成的側壁間隔物；及於上述 閘極上面與上述源極/汲極區域表面形成的矽化物層。假 設連接上述閘極絕緣膜之附近的上述側壁間隔物之寬度爲 W、側壁間隔物之高度爲h、上述閘極之高度爲T時，具 有：5W，Tgh，W220nm 之關係。 本發明再另一局面之半導體裝置，係具備：半導體基 板；於上述半導體基板之上介由閘極絕緣膜而形成的閘極 -11 - (9) 1308779 ;於上述半導體基板表面 '在上述閘極兩側形成的一對源 極/汲極區域；於上述閘極側壁形成的側壁間隔物；及於 上述閘極上面與上述源極/汲極區域表面形成的矽化物層 。上述閘極表面形成的矽化物層之膜厚，係較上述源極/ 汲極區域表面形成的矽化物層之膜厚爲厚。 上述側壁間隔物可爲包含：以接觸於上述閘極側壁之 矽氧化膜形成的下層，與介由該下層而以設於上述閘極側 壁之矽氮化膜或矽氧氮化膜形成的上層之2層構造。 依本發明之半導體裝置之製造方法，同時形成矽化物 區域與非矽化物區域時，係於閘極側面部，形成被確保一 定以上寬度之側壁間隔物。因此，矽化物化退火處理時， 於高融點金屬中即使發生來自源極/汲極區域之矽擴散情 況下，亦可確保足夠之側壁寬度，因此可防止閘極與源極 /汲極區域間被矽化物層短路之問題發生。因此，閘極之 薄膜化爲可能，可對應元件構造之微細化，半導體裝置之 高集積化爲可能。 【實施方式】 以下參照圖面說明本發明之實施形態。於圖中同一或 相當之部分附加同一之符號。 (第1實施形態） 第1實施形態爲同時進行閘極表面之矽化物化與源極 /汲極區域之矽化物化者。 -12- 1308779 do) 參照圖1(A) ’和習知技術同樣，於半導體基板1 之矽基板表面設置元件分離區域2，形成被隔開之多數元 件區域。之後’於半導體基板1之上沈積閘極絕緣膜3、 多晶砍層4。 參照圖1(B)，於多晶矽層4之上沈積第1絕緣層5 。第1絕緣層5使用矽氮化膜。第〗絕緣層5之膜厚較好 是約1 4 0 0 A。藉由此構成，如後述說明，蝕刻多晶矽層4 、閘極絕緣膜3時，第1絕緣層5全部不會被飩刻。又， 蝕刻後述第2絕緣層7 (圖2 ( G ))時，第1絕緣層5全 部亦不會被蝕刻。於矽化物化退火處理時，於側壁間隔物 11之表面之高融點金屬膜中，即使發生來自源極/汲極區 域之矽擴散時，亦可確保側壁間隔物1 1之寬度，俾於側 壁間隔物1 1之表面不會形成使閘極1 〇與源極/汲極區域 短路的矽化物層。 參照圖1 ( C ) 、( D )，在第1絕緣層5之形成閘極 部分所對應之表面部分，藉由微影成像技術形成阻劑圖案 6之後，以阻劑圖案 6爲遮罩，使用例如磁控式 RIE(Reactive Ion Etching)裝置，於以下條件下對第1絕緣 層5施予異方性鈾刻。 壓力：50mTorr

高頻電力：5 00W CH2F2/Ar/〇2 = 40/ 3 0/ 1 5sccm 參照圖1(D)、圖2 ( E )，使用去灰裝置除去阻劑 圖案6。 -13- (11) 1308779 參照圖2 ( E ) 、（ F )，以殘存之第1絕緣層5作爲 蝕刻遮罩，蝕刻以外之部分之多晶矽層4及閘極絕緣膜3 ’形成閘極10之後，進行離子植入而形成電晶體之LDD 區域1 a。 參照圖2(G)，以覆蓋半導體基板1上形成之閘極 1〇及殘存之第1絕緣層5的方式，沈積矽氧化膜作爲第2 絕緣層。參照圖2(G) 、( Η )，藉由回蝕第2絕緣層， 於閘極1 0側壁殘留矽氧化膜之側壁間隔物1 1。回蝕所獲 得之側壁間隔物1 1之寬度（與被加工之閘極絕緣膜3連 接的附近之側壁間隔物1 1之寬度，在第2絕緣層僅使用 矽氧化膜時約爲17〜2 0nm，側壁間隔物1 1之高度，係側 壁間隔物1 1之寬度之約5倍，和閘極10 (包含第1絕緣 層5之膜厚）之高度大略相等。 參照圖2(H) 、3(1)，除去殘存之第1絕緣層5 之後，爲形成電晶體之源極/汲極區域1 b用的高濃度N 區域，而植入砷等之離子，進行熱處理以活化植入之砷離 子。 參照圖3(J)，藉由濺鍍法、電鍍法、CVD法沈積 高融點金屬之Ti (鈦）、Co (鈷）、或Ni (鎳）等，使 高融點金屬膜8於半導體基板1之全面形成。之後，參照 圖3(K)，施予適當熱處理而進行矽化物化退火處理， 使於閘極10之表面及源極/汲極區域lb之表面和高融點 金屬膜8產生反應，形成矽化物層9。 參照圖3(K)及圖4(L)，藉由選擇蝕刻除去高融 -14- (12) 1308779 點金屬膜8之中未反應的高融點金屬膜。藉由上述工程可 同時形成矽化物區域及非矽化物區域。 參照圖4(M)，於半導體基板1之上形成第1層間 絕緣膜13及第2層間絕緣膜16，於第1、第2層間絕緣 膜13、16中形成接觸孔15使矽化物層9之表面露出，藉 由設置金屬配線14完成半導體裝置。 依本實施形態，於圖3 ( K )之工程之矽化物化退火 處理時，即使來自源極/汲極區域之矽擴散發生於側壁間 隔物1 1上之高融點金屬膜8中時，因爲側壁間隔物U之 寬度被充分確保，而可以抑制閘極1〇與源極/汲極區域 lb之間因矽化物層引起之短路之發生。 (第2實施形態） 本實施形態爲閘極之表面之矽化物化與源極/汲極區 域之矽化物化於個別工程進行者。 • 參照圖5 ( A )，和第1實施形態同樣，於半導體基 板1之表面形成元件分離區域2，形成被隔開之多數元件 區域。之後，於半導體基板1之上沈積閘極絕緣膜3、多 晶矽層4。 參照圖5(B)，於多晶矽層4之上沈積第1絕緣層5 。第1絕緣層5使用矽氧化膜或矽氮化膜或矽氮氧化膜。 第1絕緣層5亦可於多晶砂層4上成長約5〜50nm之砂氧 化膜，再於其上成長70〜190nm之矽氮化膜或矽氮氧化膜 ，構成爲積層構造。 -15- (13) 1308779 參照圖5 ( C ) 、( D)，在第1絕緣層5上之閘極部 分所對應之表面部分，藉由微影成像技術形成阻劑圖案6 之後，以阻劑圖案 6 爲遮罩，使用例如磁控式 RIE(Reactive Ion Etching)裝置，對第1絕緣層5施予異方 性蝕刻。 參照圖5(D)、圖6(E)，使用去灰裝置及洗淨裝 置除去阻劑圖案6。 # 參照圖6 ( E ) ' ( F )，以殘存之第1絕緣層5作爲 蝕刻遮罩，蝕刻其以外部分之多晶矽層4及閘極絕緣膜3 ，形成閘極1 〇之後，進行離子植入而形成電晶體之LDD 區域1 a。 參照圖6(G)，以覆蓋半導體基板1上之閘極10及 殘存之第1絕緣層5的方式，沈積矽氧氮化膜或矽氮化膜 或矽氧氮化膜作爲第2絕緣層。 參照圖6(G) 、( H)，藉由回鈾第2絕緣層7,於 • 閘極1 〇側壁形成側壁間隔物1 1。第2絕緣層7包含矽氧 氮化膜或矽氮化膜，因此即使施予回蝕時所獲得之側壁間 隔物Π之寬度（與被加工之閘極絕緣膜3連接的附近之 側壁間隔物1 1之寬度），相較於第2絕緣層7僅使用矽 氧化膜之情況可以形成較大。 之後，如圖6 ( Η )所示，爲形成電晶體之源極/汲 極區域lb用的高濃度Ν區域，而植入砷等之離子，進行 熱處理以活化植入之砷離子。 參照圖7(1)，藉由濺鍍法、電鍍法、CVD法沈積 -16- (14) 1308779 高融點金屬之Ti (鈦）、Co (鈷）、或Ni (鎳）等，使 約10〜lOOnm之高融點金屬膜8於全面形成。之後，藉由 450〜650 °C之熱處理工程進行第1矽化物化退火處理，使 半導體基板1和高融點金屬膜8產生反應，於電晶體之源 極/汲極區域1 b形成矽化物層9。之後，藉由選擇蝕刻除 去高融點金屬膜8之中未反應的高融點金屬膜。 參照圖7(J)，於半導體基板1之上形成約300〜 8 0 0nm之第1層間絕緣膜13。參照圖7 ( K)，硏磨第1 層間絕緣膜1 3施予平坦化處理。作爲硏磨之阻障膜，於 元件形成區域形成於閘極上的第1絕緣層5可發揮其效果 。阻障膜係藉由和第1絕緣層5同樣之材料，於半導體基 板1周邊部或元件分離區域上亦被形成。此時之第1絕緣 層5之硏磨量控制爲其膜厚之約2〜20%。 參照圖7 ( K ) 、( L)，除去第1絕緣層5。結果， 形成具有高度高於閘極1 0之側壁間隔物1 1被殘存的半導 體裝置。又，第1絕緣層5僅以矽氧化膜單獨形成時，高 度低於閘極1 〇之側壁間隔物1 1被形成。之後，爲於閘極 10形成高濃度N區域，而植入砷等之離子，進行熱處理 以活化植入之砷離子。 如圖8(M)所示，藉由濺鍍法、電鍍法、CVD法沈 積高融點金屬之Ti (鈦）、Co (鈷）、或Ni (鎳）等， 使高融點金屬膜8於半導體基板1上之全面形成。之後， 藉由450〜65 0 °C之熱處理工程進行矽化物化退火處理，使 閘極1 0之多晶矽層和高融點金屬膜8產生反應，於閘極

-17- (15) 1308779 1 〇之表面形成矽化物層9。之後，藉由選擇鈾刻除去高融 點金屬膜8之中未反應的高融點金屬膜。 電晶體之閘極之表面之矽化物化，習知係和源極/汲 極區域之矽化物化同時進行，爲設定源極/汲極區域之深 度成爲較淺，而導致無法充分進行矽化物化。因而閘極之 多晶矽之低電阻化不夠。但是，依本實施形態，單獨選擇 高融點金屬膜之膜厚、而且選擇較高之熱處理溫度，因此 伴隨往後之微細化的多晶矽閘極之低電阻化可以容易達成 〇 又，習知自動對準金屬矽化物（salicide )處理時， 於側壁間隔物之表面上之高融點金屬膜內施予熱處理時， 來自源極/汲極之矽擴散移動會產生矽化物層，換言之， 以側壁間隔物之表面上作爲電流路徑，而發生閘極表面與 源極/汲極區域間之短路。但是，依本發明第2實施形態 之方法，側壁間隔物1 1之表面上被以第1層間絕緣膜1 3 覆蓋，可進行閘極上面之矽化物處理，更能有效防止閘極 表面與源極/汲極區域間之短路之發生。 參照圖8 ( N)，於半導體基板1上形成50〜250nm 之厚度之第2層間絕緣膜1 6。 參照圖8 ( Ο )，於第1、第2層間絕緣膜1 3、16中 形成接觸孔1 5後，形成金屬配線1 4而完成電晶體。之後 ，再形成層間絕緣膜亦可，或形成表面保護膜而完成半導 體裝置亦可。

-18- (16) 1308779 (第3實施形態） 第3實施形態爲第2實施形態之變形例。於第2實施 形態，層間絕緣膜使用2層構造’但是如圖9所示之1層 構造亦可。此重半導體裝置，係於圖8(M)之工程’除 去未反應的高融點金屬膜之後，直接於第1層間絕緣膜1 3 形成接觸孔15，形成金屬配線14而形成。 (第4實施形態） 第4實施形態爲第2實施形態之另一變形例。首先， 於圖5(A)〜（D)工程、圖6(E)〜（H)工程、圖7 (I )〜（J )工程爲止經由同樣之工程。之後，參照圖7 (J)與圖10(A)，使第1絕緣層5之厚度被硏磨20〜 8 0 %而硏磨第1層間絕緣膜1 3施予平坦化。 依本實施形態，於第1層間絕緣膜1 3之平坦化處理 時，側壁間隔物1 1之上部突起部被除去，換言之，第1 矽化物化退火處理時側壁間隔物1 1之上部表面殘存之導 電性高融點金屬膜8之片或矽化物粒被除去，因此，可防 止其引起之閘極表面部之矽化物層9與電晶體之源極/汲 極區域間之短路。 之後，經過和圖7 ( L )、圖8 ( Μ ) 、 （ Ν )相同之 工程，參照圖10(B)，於半導體基板1上形成50〜 2 5 Onm厚度之第2層間絕緣膜16，之後，於第1層間絕緣 膜1 3與第2層間絕緣膜1 6中形成接觸孔丨5後，形成金 屬配線1 4完成電晶體。 -19- (17) 1308779 (第5實施形態）

本實施形態爲第2實施形態之再另一變形例。本實施 形態係將側壁間隔物設爲2層構造者。首先，於圖5 ( A )〜（D )工程、圖6 ( E )〜（F )工程爲止經由同樣之 工程。 之後，參照圖1 1 ( A)，於半導體基板1上以覆蓋閘 極10與殘存之第1絕緣層5之方式形成矽氧化膜7a，再 於其上沈積砂氧氮化膜（或较氮化膜）7b。下層之砂氧化 膜7a之膜厚爲5〜25nm ’上層之矽氧氮化膜（或矽氮化 膜）7b之膜厚爲70〜190nm。 參照圖11(A) 、（B) ’回蝕矽氧氮化膜（或矽氮 化膜）7 b及矽氧化膜7 a，於閘極1 〇之側壁形成側壁間隔 物1 1。側壁間隔物11包含矽氧氮化膜（或矽氮化膜）， 因此’即使回蝕亦可將側壁間隔物1 1之寬度（與被加工 之閘極絕緣膜3連接的附近之側壁間隔物丨〗之寬度.）， 形成爲大於如圖6 ( G )所示在第2絕緣層7僅使用矽氧 化膜時。之後’爲形成電晶體之源極/汲極區域丨b用的 高濃度N區域’而植入砷等之離子，進行熱處理以活化植 入之砷離子。 如圖Π (C)所示，藉由濺鍍法、電鑛法、CVD法沈 積高融點金屬之Ti (鈦）、c〇 (鈷）、或Ni (鎳）等， 使約1 0〜1 OOnm之高融點金屬膜8於全面形成。之後，藉 由450〜650 °C之熱處理工程進行第}矽化物化退火處理， -20- (18) 1308779 使半導體基板1與高融點金屬膜8反應，於電晶體之源極 /汲極區域lb形成矽化物層9。之後，藉由選擇蝕刻除去 高融點金屬膜8之中未反應的高融點金屬膜。 之後’參照圖11(D)，於半導體基板1之上形成約 3 00 〜 800nm之第1層間絕緣膜13。參照圖12(E)，硏 磨第1層間絕緣膜1 3施予平坦化處理。作爲硏磨之阻障 膜’於元件形成區域形成於閘極上的第i絕緣層5可發揮 其效果。阻障膜係藉由和第1絕緣層5同樣之材料，於半 導體基板1周邊部或元件分離區域上亦被形成（未圖示） 。此時之桌1絕緣層5之硏磨量控制爲其膜厚之約2〜20 %。 參照圖12(E) ' (F)，除去第1絕緣層5。結果， 形成具有局度尚於閘極10之側壁間隔物11被殘存的半導 體裝置。之後，經過和圖7 ( L )、圖8 ( Μ ) 、（ Ν )相 同之工程，於閘極1 0之上形成矽化物層9。參照圖12 ( G )，於第1層間絕緣膜13與第2層間絕緣膜16中形成接 觸孔1 5後，形成金屬配線1 4完成電晶體。 (第6實施形態） 本實施形態爲第5實施形態之變形例。圖1 3 ( A )係 和圖1 1 ( D)相當之圖。參照圖1 3 ( A ) 、 （ b)，使第i 絕緣層5之厚度被硏磨20〜80%而硏磨第1層間絕緣膜 13施予平坦化。之後，參照圖13(B) 、（c),除去第 1絕緣層。 -21 - (19) 1308779 依本實施形態，於第1層間絕緣膜1 3之平坦化處理 時，側壁間隔物11之上部突起部被除去，換言之，第1 矽化物化退火處理時側壁間隔物11之上部表面殘存之導 " 電性高融點金屬膜8之片或矽化物粒被除去，因此，可防 • 止其引起之閘極表面部之矽化物層9與電晶體之源極/汲 極區域間之短路。 之後，經過和圖7 ( L )、圖8 ( Μ ) 、 （ Ν )相同之 # 工程，形成矽化物層9。參照圖13(D)，於半導體基板 1上形成50〜250nm厚度之第2層間絕緣膜16，之後，於 第1層間絕緣膜1 3與第2層間絕緣膜1 6中形成接觸孔1 5 後，形成金屬配線1 4完成電晶體。 本發明可實現閘極之薄膜化，可對應於元件構造之微 細化，可實現半導體裝置之高集積化。 本發明不限定於上述實施形態’在不脫離本發明範圍 內可做各種變更實施。 【圖式簡單說明】 圖1爲第1實施形態之半導體裝置之製造方法之順序 之（A) —（D)之工程中半導體裝置之斷面圖。 圖2爲第1實施形態之半導體裝置之製造方法之順序 之（E) —（H)之工程中半導體裝置之斷面圖。 圖3爲第1實施形態之半導體裝置之製造方法之順序 之（I) 一（K)之工程中半導體裝置之斷面圖。 圖4爲第1實施形態之半導體裝置之製造方法之順序 -22- (20) 1308779 之（L) 一 （Μ)之工程中半導體裝置之斷面圖。 圖5爲第2實施形態之半導體裝置之製造方法之順序 之（Α) —（D)之工程中半導體裝置之斷面圖。 圖6爲第2實施形態之半導體裝置之製造方法之順序 - 之（Ε) —（Η)之工程中半導體裝置之斷面圖。 圖7爲第2實施形態之半導體裝置之製造方法之順序 之（I) 一 （L)之工程中半導體裝置之斷面圖。 • 圖8爲第2實施形態之半導體裝置之製造方法之順序 之（Μ) —（〇)之工程中半導體裝置之斷面圖。 圖9爲第3實施形態之半導體裝置之斷面圖。 圖10爲第4實施形態之半導體襄置之製造方法之順 序之（Α) -（Β)之工程中半導體裝置之斷面圖。 圖11爲第5實施形態之半導體裝置之製造方法之順 序之（Α) —（D)之工程中半導體裝置之斷面圖。 圖12爲第5實施形態之半導體裝置之製造方法之順 • 序之（Ε) — (G)之工程中半導體裝置之斷面圖。 圖1 3爲第6實施形態之半導體裝置之製造方法之順 序之（Α) - （D)之工程中半導體裝置之斷面圖。 圖14爲習知半導體裝置之製造方法之順序之（Α) -(D)之工程中半導體裝置之斷面圖。 圖15爲習知半導體裝置之製造方法之順序之（Ε) — (Η)之工程中半導體裝置之斷面圖。 圖16爲另一習知半導體裝置之製造方法之順序之（Α )一（D)之工程中半導體裝置之斷面圖。 -23- (21) 1308779 圖1 7爲另一習知半導體裝置之製造方法之順序之（E )一 （Η)之工程中半導體裝置之斷面圖。 圖18爲再另一習知半導體裝置之製造方法之順序之 ' (Α) —（D)之工程中半導體裝置之斷面圖。 【主要元件符號說明】 1 :半導體基板 • 2 :元件分離區域 3 :閘極絕緣膜 4 :多晶矽層 5 :第1絕緣層 6 :阻劑圖案 7 :第2絕緣層 8 :高融點金屬膜 9 :矽化物層 1 0 :閘極 1 1 :側壁間隔物 1 3 :第1層間絕緣膜 1 4 :金屬配線 1 5 :接觸孔 1 6 :第2層間絕緣膜 -24-

Claims (1)

1308779 ---- ；> Μ年"月/9日修(更)正本 .十、申請專利範圍 第095113213號專利申請案 中文申請專利範圍修正本 民國97年1 1月19日修正 1· 一種半導體裝置之製造方法，係具備： 於半導體基板表面形成使元件區域被由其他元件區域 分離的元件分離區域之工程； φ 於上述半導體基板之上’介由閘極絕緣膜，形成其上 面形成有第1絕緣層的閘極之工程； 以覆蓋上述閘極側壁與上述第1絕緣層之上面的方式 ’於上述半導體基板之上形成第2絕緣層之工程； 回蝕上述第2絕緣層，於上述閘極側壁形成側壁間隔 物之同時’使上述元件區域表面露出之工程； 以上述閘極與上述側壁間隔物爲遮罩，藉由在上述元 件區域表面植入雜質離子，而於上述半導體基板表面、在 φ 上述閘極兩側形成一對源極/汲極區域之工程； 由上述閘極之上面除去上述第1絕緣層之工程； 以覆蓋上述閘極上面與上述源極/汲極區域表面的方 式’於上述半導體基板表面形成高融點金屬膜，之後施予 退火’使上述閘極上面與上述源極/汲極區域之表面矽化 物化，而形成矽化物膜之工程；及 除去未反應的高融點金屬膜之工程。 2.如申請專利範圍第1項之半導體裝置之製造方法 ’其中， 1308779 上述第1絕緣層爲砂氮化膜或砂氧氮化膜。 3 _如申請專利範圍第1項之半導體裝置之製造方法 ，其中， 上述第1絕緣層係，下層爲矽氧化膜、上層爲矽氮化 膜或砂氧氮化膜之積層構造。 4 ·如申請專利範圍第1至3項中任一項之半導體裝 置之製造方法，其中， 上述第1絕緣層之膜厚爲70〜200 nm。 5 .如申請專利範圍第3項之半導體裝置之製造方法 ，其中， 上述第1絕緣層之，下層之矽氧化膜之膜厚爲5〜 50nm’上層之矽氮化膜或矽氧氮化膜之膜厚爲 〇 6. 如申請專利範圍第1項之半導體裝置之製造方法 ，其中， 上述％ 2絕緣層爲砂氧化膜。 7. 如申請專利範圍第1項之半導體裝置之製造方法 ，其中， 上述第2絕緣層之膜厚爲70〜1 90nm。 8. 如申請專利範圍第1項之半導體裝置之製造方法 ，其中， 上述第2絕緣層係，下層爲矽氧化膜、上層爲矽氮化 膜或矽氧氮化膜。 9 .如申請專利範圍第8項之半導體裝置之製造方法 -2- 1308779 ，其中， 於上述第2絕緣層，下層之矽氧化膜之膜厚爲5〜 25nm’上層之矽氮化膜或矽氧氮化膜之膜厚爲70〜190nm 〇 10.如申請專利範圍第i項之半導體裝置之製造方法 ，其中， 假設連接上述閘極絕緣膜之附近的上述側壁間隔物之 寬度爲w、側壁間隔物之高度爲h、上述閘極之高度爲τ 時，具有： h= 5W，T2h，W220nm 之關係。 1 1 ·如申請專利範圍第i項之半導體裝置之製造方法 ，其中， 上述矽化物膜爲Ti (鈦）、Co (鈷）、或Ni (鎳） 之矽化物膜。 1 2 ·如申請專利範圍第1項之半導體裝置之製造方法 ，其中， 另具備：於上述半導體基板之上以單層或2層形成層 間絕緣膜之工程。 13. —種半導體裝置之製造方法，係包含： 於半導體基板表面形成使元件區域被由其他元件區域 分離的元件分離區域之工程； 於上述半導體基板之上，介由閘極絕緣膜，形成其上 面形成有第1絕緣層的閘極之工程； 以覆蓋上述閘極側壁與上述第1絕緣層上面的方式， -3- 1308779 •於上述半導體基板之上形成第2絕緣層之工程； 回蝕上述第2絕緣層，於上述閘極側壁形成側壁間隔 物之同時，使上述元件區域表面露出之工程； 以上述閘極與上述側壁間隔物爲遮罩，藉由在上述元 件區域植入雜質離子，而於上述半導體基板表面、在上述 閘極兩側形成一對源極/汲極區域之工程； 以覆蓋上述一對源極/汲極區域表面的方式形成第1 > 高融點金屬膜，施予熱處理而於該源極/汲極區域表面形 成第1矽化物層，之後除去未反應的第1高融點金屬膜之 工程； 以覆蓋設有上述第1絕緣層的上述閘極之方式，於上 述半導體基板之上形成層間絕緣膜之工程； 硏磨上述層間絕緣膜表面使平坦化之同時，使上述第 1絕緣層表面露出之工程； 除去露出之上述第1絕緣膜，使上述聞極之上面露出 丨之工程； 以覆蓋露出之上述閘極上面之方式，於上述層間絕緣 膜之上形成第2高融點金屬膜，施予熱處理而於上述閘極 上面形成第2矽化物層之工程；及 於上述層間絕緣膜中形成接觸孔，形成金屬配線之工 程。 14.如申請專利範圍第13項之半導體裝置之製造方 法，其中， 上述第1絕緣層爲包含矽氮化膜或砂氧氮化膜。 -4- 1308779 ' 1 5 .如申請專利範圍第1 3或1 4項之半導體裝置之製 造方法，其中， 上述第1絕緣層係，下層爲矽氧化膜、上層爲矽氮化 膜或矽氧氮化膜之積層構造。 1 6 _如申請專利範圍第1 4項之半導體裝置之製造方 法，其中， 上述第1絕緣層中之上述矽氮化膜或矽氧氮化膜之膜 φ 厚爲 1 00 〜25 Onm。 17.如申請專利範圍第15項之半導體裝置之製造方 法，其中， 上述第1絕緣層之下層之矽氧化之膜厚爲5〜50nm， 上層之矽氮化膜或矽氧氮化膜之膜厚爲70〜1 90nm。 1 8 .如申請專利範圍第1 3項之半導體裝置之製造方 法，其中， 上述第2絕緣層爲矽氧化膜。 φ 1 9.如申請專利範圍第18項之半導體裝置之製造方 法，其中， 上述第2絕緣層之砂氧化膜之膜厚爲70〜190nm。 2〇·如申請專利範圍第13項之半導體裝置之製造方 法，其中， 上述第2絕緣層係，下層爲砂氧化膜、上層爲砂氮化 膜或矽氧氮化膜之2層構造。 21.如申請專利範圍第20項之半導體裝置之製造方 法，其中， -5- 1308779 上述第2絕緣層之，下層之矽氧化膜之膜厚爲5〜 25nm，上層之矽氮化膜或矽氧氮化膜之膜厚爲70〜190nm 〇 22·如申請專利範圍第13項之半導體裝置之製造方 法，其中， 上述層間絕緣膜之表面硏磨量設定爲，上述第1絕緣 膜之膜厚之5〜80%被硏磨之量。 23. —種半導體裝置，係具備： 半導體基板； 於上述半導體基板之上介由閘極絕緣膜而形成的閘極 ， 於上述半導體基板表面、在上述閘極兩側形成的一對 源極/汲極區域； 於上述閘極側壁形成的側壁間隔物；及 於上述閘極上面與上述源極/汲極區域表面形成的矽 化物層；其特徵爲： 假設連接上述閘極絕緣膜之附近的上述側壁間隔物之 寬度爲W、側壁間隔物之高度爲h、上述閘極之高度爲T 時，具有： h= 5W，T2h，W220nm 之關係。 24. —種半導體裝置，係具備： 半導體基板； 於上述半導體基板之上介由閘極絕緣膜而形成的閘極 -6- 1308779 • 於上述半導體基板表面、在上述閘極兩側形成的一對 源極/汲極區域； 於上述閘極側壁形成的側壁間隔物；及 於上述閘極上面與上述源極/汲極區域表面形成的矽 化物層；其特徵爲： 上述閘極表面形成的矽化物層之膜厚，係較上述源極 /汲極區域表面形成的矽化物層之膜厚爲厚， φ 上述側壁間隔物，係包含：以接觸於上述閘極側壁之 矽氧化膜形成的下層’與介由該下層而以設於上述閘極側 壁之矽氮化膜或矽氧氮化膜形成的上層之2層構造。 25.如申請專利範圍第23項之半導體裝置，其中， 上述側壁間隔物’係包含：以接觸於上述閘極側壁之 矽氧化膜形成的下層，與介由該下層而以設於上述閘極側 壁之矽氮化膜或矽氧氮化膜形成的上層之2層構造。