TWI308692B - Programmable memory and accessing method of the same - Google Patents

Description

1308692 玖、發明說明： 【發明所屬之技術領域】 本發明係關於可程式化記憶體及其存取方法，特別是 關於以N列單次可程式化記憶體元件列來實施多次可程= 化功能之可程式化記憶體及其存取方法。 【先前技術】 以晶圓、超扭曲型液晶顯示器（STn_LCD)、薄臈電晶 體液晶顯示器（TFT-LCD)製造為例，產出的成品中片與: 之間的電性或光學特性通常都存在差異。目前提昇良：常 用的補救方法係以量測產出成品的參數後，與目標值比較 並施以重新設定的作為來校正特定參數。重新設定的方= 須具備容易執行，且能夠永久保存的特性。常用的方法包 含以保險絲（Fuse)燒斷與否來記錄，《以非揮發性記憶^ W〇n_V〇latlle Mem〇ry)儲存校正值。保險絲燒斷的方法可 依製造：方法的不同，而可由雷射光或提供高電壓 /大電p的方式來達成；而非揮發性記憶體則可由其架構差 異而區分為單次可程式化記憶體（One-Time Pr〇grammable

Me_y，〇Tp Mem〇ry)、？ *可程式化記憶體（漏μ— gfammable Memory’ MTP Memory)。這些設定作業， 〇執行上的困難度，選擇直接施作在上述成品上，或是 一 乍在’、他5己憶元件上再透過加工方式，將額外的記憶 元件固定在成品上。 不’疋以保險絲或非揮發性記憶體設定方式，若能保 1308692

有多次的重複設定的功能，能對卫廠在進行產品產出後的 補救措施時提供更多的彈性。一但規格有所變更時，還可 以重新設定新的校正數值。相較於單次可程式化記憶體元 件(如保險絲或OTPMemory)而言，採用多次可程式化記憶 體，如可抹除且可程式惟讀記憶體（EPR〇M)、電子式可抹 除且可程式惟讀記憶體（EEPR〇M)或快閃記憶體（FLASH

Mem〇:y)等方法需要額外的電路或較多的製程步驟才可達 到’製程成本較高’且與半導體廠製程關聯性高，不易分 散產能風險。 因此，右採用單次可程式化記憶體元件（如保險絲或 〇,P Memory)來達到多次可程式化記錄功能，則可以降低 ，步驟及成本’且保有多次設定的彈性。相關文獻詳見 下述專利 US6728137B1、TW1229871 以及 TW1227501 等 專利。 第1圖顯示美國專利號第6,728，137專利之可程式化 記憶體架構。如第彳m π _ ^ 7乐1圖所不’該可程式化記憶體10是利

用複數組之單次可避4 2 A 、 干人」％式化記憶體區塊1 5來達到多次可程 式化記錄功能。可叙 私式化記憶體1 〇利用控制電路1 1經由 列解碼器12與行解碼器13來寫人與讀取資料。且該可程 式化記憶體10必須額外利用記紅件㈣記錄哪個單次 可程式化記憶體區,龙15已被程式化。 、第2圖顯不台灣專利號第93 1 10325號「使用一次可 ，式化元件達到多次程式化的裝置與方法」中請案。該多 程式化的裝置20與上述美國專利號第6,728,137之專利 !3〇8692 :同’均使用複數組調整用〇Tp元件22來達到多 式化記錄功能。而該I置2G之 : 所對:之=可程式化記憶體區…，會同時設定 “來Γ替=二元件24。刪 替圯錄7L件14。而該裝置2〇還 置23來輸出最新㈣料。 《個選擇裝 第3圖顯示台灣第93 1 13594號「 元件達刭容+ β斗、儿 人J柱式化 化的襄置30: 裝置與方法」申請案。該多次程式 上述台灣第93110325號專利相同，均❹ : 元件22來達到多次可程式化記錄功 代選擇用“置Μ之不同點是利用複數個判斷裝置34來取 代選擇用ΟΤΡ元件24。所以，过#Λ 水取 些調整用ΟΤΡ元件22。-裝置30不需額外記錄哪 破壞单:欠：程式化記憶體元件之保險絲結構因屬 險碎方射光，或提供高電壓/大電流燒斷保 的面積供保險絲製作使用；若使用 大 的單次可程式化記憶體，錢何架構 溫，強電磁場戍強光昭射下 呆作環境下，如高 定的校正值可^成資料遺失，造成設 如择…套長時間保存問題’需特別利用電路設計， 如^加穩壓電容數量、雷 處理^ 電原限壓/限流、或1C繪圖的特別 金屬層特別進行遮蔽等方法。因為上述原因： 可程式化 §己憶體的每個位元面積都較傳統的多次 ;δ己憶體每位71面積大數倍4進行程式化的位元 1308692 越夕程式化失敗的機率，則會越高。例如：屬破壞性 的保險絲架構，若使用#電壓/電流不s，將面臨無法燒斷 保險絲的機率’而使用更高電壓/更大電流進行燒斷作業， ’、埏斷作業次數越多，對積體電路悴鍊（以^^)越嚴苛，越 可能造成積體電路的損毁。 但疋’上述三種架構的共同點都是每次重新寫入資料 時，不管資料變化多大，都會寫入新的一組之單次可程式 ^己fe體7L件中。例如’即使只有—個位元資料要改變: 習知方式都會使用新一組的單次可程式化記憶體元件。另 =上述三種架構中每一組單次可程式化記憶體 出。 數均相同，且輸出時均指選擇一組資料輪 l货π pg容】 有繁於上述問題，本㈣ < 目⑽❹ 必要的程式化次數夕可# ^ 禋了減y非 了私式化記憶體及其存取方、本 能以最少單次可寇Up & '、仔取万法。所以 ^ a 式化圮憶體位元數來儲存產出ώ 口 μ 杈正參數，並減少非必 出成。口的 數的設定良率。 ’“ 一人來大幅提升校正參 本發明之目的jg _ 曰的另一目的是提出—種 來個別判斷是否需I 母個位7L資料 記憶體及其存取方法。 丁乜改之可程式化 為達成上述目的，本 4 單次可程式化記侉體 圮憶體包含N列之 體…牛列’且每列具有複數個單次可程 1308692 式化§己憶體兀件；一輸出楔 ^ ^ ^ 傈、、且係接收早次可程式化記憶 體7L件陣列的所有位元輪出， 出資粗m… 產生輸出資料，其中該輸 出貝枓之母個位7L是由所對應 髀开杜Μ λα π 士/ '"之列早-人可程式化記憶 體讀列的所有位元資料運算而產纟； 收輸出模組之輸出資料盥一寫次 、 ^ ” ^ ^ Α ^ , /、寫入-貝料，並根據該輸出資料 興寫入資料之個別位元值產咮—官χ…w ^ 資料血皆產生一寫入控制資料，當該輸出 貝枓與寫入貧料之相對應位 击,丨次赳— 位兀之貝枓不同肖，將該寫入控 制貝枓之该位元被致能；以 資料之位元被致能時，將所對庫:：，：，係在寫入控制 元件列中未被程式化之 早次可程式化記憶體 資料。 式化之一早次可程式化記憶體元件寫入 要重2料程式化記憶體會先對每—位元來判斷是否 要重新寫入:貝料，因此可以提供更多次之寫入機會。 【實施方式】 以下參考圖式詳細說明本發 存取方法。 m転式化圮憶體及其 為本發明可程式化記憶體之方塊圖。如該圖所 ”本發明可程式化記憶體40包含一判斷模組4卜 入才吴組 42、一留-A μ』/r a 两 模組Μ。 U程式化讀體模組43、以及一輸出 早次可程式化記憶體模組43包 式化記憶體元件列，每列之單 二早_人了程 古碟把/ 〇 卞人J担式化圮憶體元件列呈 次可程大可程式化記憶體元件。輸出模組44接收單 “錢體模組43之所有單次可程式化記憶體元 1308692 件的輪出資料γ，並經 〇。亦即每_列之4 生Ν位兀輸出資料 之輪出m 記憶體元件列產生-位元 資料包==當該列單次可程式化記憶體元件列之 3奇數個…該位元資料為i;而當該列單次可 為=化記憶體元件列之資料包含偶數個"夺，該位元資料 列斷模組41接收N位元輸入資料！與n位元輸出資 ’並分別比較N位讀入f料1與^元輸出資料〇 位兀資料後產生一寫入控制資料z。當輪 :出資料〇之位元資料中有不同時，表示需要寫入不时 二：位凡，所以寫入控制資料Z之該位元被致能(例如被設 疋成邏輯”H，，）；而當輸人資料！與輸出資料〇之位元資料 相同時，表示不需要寫入該位元資料，所以寫入控制資料 【：該位元被禁能(例如被設定成邏輯”L”)。寫入模組42 則接收N列之單次可程式化記憶體元件列之輪出資料γ與 寫入控制資料Z，i在寫入控制資# z被致能_，將預設 資料(例如”1”)寫入該列之單次可程式化記憶體元件列； 未被程式化之單次可程式化記憶體元件。例如，單次可程 式化記憶體元件列之輸出資料γ中為〇的表示該位置對應 之單次可程式化記憶體元件未被程式化。 心 第5圖為本發明可程式化記憶體之第—實施例。如該 圖所示’該可程式化記憶體50包含N個判斷單^ 411〜41N、N個寫入單元421〜42N、N列單次可程式化記 憶體元件列431〜43N、以及N個運算單元441〜44^ n個 判斷單元411〜41N形成第4圖之判斷模組41;N個寫入單 1308692 元42 1〜42N形成第4圖之寫入模組42 ; N列單次可程式化 =憶體元件列431〜43N形成第4圖之單次可程式化記憶體 核組43 ;以及N個運算單元441〜44N形成第4圖之輸 模組44。 N個判斷單元411〜4iN分別接收N位元輸入資料丨1〜^ 與N位元輸出資料〇i〜〇n，並產生N位元寫入控制資才= 乙〜zN。當輸入資料與輸出資料〇ι相同時，寫入控制資 料A被禁能（或被設定為〇)，表示該位元之資料不需變 更；當輸入資料L與輸出資料〇|不同時，寫入控制資料 1被致此（或被s又疋為1 )，表示該位元之資料需要變更。 其餘之位元以此類推。 N個寫入單元42丨〜42N分別接收N位元寫入控制資料 與N列之單次可程式化記憶體元件列431〜43n之輪 出育料Y丨〜YN’並在N位元寫入控制資料z广〜有被致能 之情形下，將預設資料寫入對應之單次可程式化記憶體^ 件列中未被程式化之單次可程式化記憶體元件。例如，當 輸入負料11與輸出資料〇,不同時，寫入控制資料Z1被致 ，，此時若假設單次可程式化記憶體元件列431有3個之 單··人可程式化記憶體元件且其輸出資料γ〗為[丨〇〇]時，則 j入單元421產生寫入資料X|為[〇1〇]，將預設資料寫入 單次可程式化記憶體元件Μ, 2。 在此實施例中，Ν列單次可程式化記憶體元件列 每列具有B個單次可程式化記憶體元件來儲存資 料。 N個運算單元441〜44N分別接收N列單次可程式化記 12 1308692 件列431，之輸出資料Yi〜Yn，並分別運算出每 j出貧料Yi〜Yn中！的個數後產生輸出資料“運 法：：:41〜_可以是互斥或閘、反互斥或閘、二進位加 态或其他可以達到此功能之元件。 弟6圖為本發明可程式化記憶體之第二實施例。如該 圖所不，該第二實施例之可稆★讣々陪触 〗疋了輊式化圮憶體50,與第一實施 ::式化記憶…同’均包含N個判斷單元 in㈣寫人早& 421〜42N、N料次可程式化記 隐體…〜43N、以及n個運算單元441〜⑽。第二 =之可程式二記《 50,與第一實施例之可程式化記 0的差異疋第—貫施例之可程式化記憶體5G，之_ 早-人可程式化記憶體元件列43 1 ’〜43N，中，每列單次可程 式化記憶體元件列的單次可程式化記憶體元件數量可以 不同。例如m欠可程式化記憶體元件列之單次可 :呈式化記憶體元件的數量為B、第二列單次可程式化記憶 體元件列之單次可程式化記憶體元件的數量為c、等 等，且B不等於C。 … 將成品特性控制在規格範圍内以確保良率，常用的方 法包含生產前的規劃（選擇適當的原料及生產方法），生產 時的控制及產品產出後的補救措施。針對產品產出後的補 救措施的目標在於it過額外加王时法料定參數的平 均值（Mean)趨近於規格中心’且縮小標準偏差⑼油^ Deviation)，讓符合規格的良品數達到最多，以提升良率。 而根據統計學原理，大量的生產結果分佈常以高斯分佈 (Gaussian Distribution)呈現，平均值（Mean)附近的數量最 1308692 二倍標準差以外的數量已佔少數。因此，應用於此種 可程式化記憶體需要修改之位元的機率並不相 二了較低有效位元(LSB)的變化機率高於較高有效位 几崎所以如果讓單次可程式化記憶體元件的位元分 有需求時可以得到較多的位元，如此即有效的 ::複程式化的次數。所以，第二實施例之可程式化 將修改機率低之單次可程式化記憶體元件列的 可程式化記憶體元件移除，或移到修改機率高之 ==化記憶體元件列。如此，可以較少之單次可程 式化⑽體元件制更多：欠之修改機會。 第7圖為本發明可程式化記憶體中判斷模組與 實施例。在第5圖與第6圖之可程式化記憶體中 ^^“包含了㈣判斷^川〜仙：但是在第？ 圖之貫施例中，判斷握έΒ 3 /廿& 斷杈、、且41僅需要一判斷單元71，且利 *料！ 一多工^ 72與一第二多工器73來進行不同位元之 — t工器72接收N位元輸人資料11〜1N，並 二位7〇選擇信號來輸出其中一位元資料。第二多工器 73接收n位元輪出音粗n ° 輸出其中-位元資：二二f該位元選擇信號來 第二多工。… 情…1接收第-多工器72與 S之輸出資料，並比較是否相同後產生-寫 入控制資料Z。該寫入控制資料Z只需要一位元即可。 έ卜在第5圖與第6圖之可程式化記憶體中寫入根 二包含了 Ν個寫入單元421，:但是在第7圖之實 :例中’寫入模組42僅需要-寫入單元74,且利用―： 夕工器75與一第三多工器76來進行不同位元之資料選 14 1308692 多工器76接收N組單次可程式化記億體元件列 ί:“料Υι〜yn’並根據位元選擇信號來輸出其中一 J 貝'4。寫入早兀74接收判斷單元71之寫入控制資料z、 並在該寫入控制資料Z被致能時，根據第三多工， !出之資料來產生-組寫入資料。解多工器75接收：所 74之寫入資料後’並根據位元選擇信號將二 料輸出到所對應之單次可程式化記憶體元件列。·…貝 第8圖為本發明可程式化記憶體中輸出模 :例。在第5圖與第6圖之可程式化記：實 :含個運算單元但是在第8圖4:: 拉組44僅需要一運算單元82與-暫存單 ^用-多^! 81來進行不同位元之資料選擇’ 組單次可程式化記憶體元件列之輸出資； 二：；並根據位元選擇信號來輸出其中-組資料。運:! 早凡82接收多工器81之輸出資料並產生—位元運异 =位=資料儲存至暫存單元Μ *對應之位元=， 運鼻…2的處理方式例如將多工器8 置。 Γ以最低位元作為位元資料；或是將多工器81:總 :貝料進行互斥或（職)運算後輸出位 =出 工器81之輸出資料中 次疋汁异多 若個數為奇數則輸出！：個暫^ 號來控制位元資料所儲存之 ：立凡選擇信 為輸出資…N。運算單元82;::=資料輸出 斥或閘、二進位加法器或其—:件反互 1308692 第9圖為本發明 ^ £叙 了程式化記憶體中判斷模纽盥 組之另一實施例。篦 H，且興冩入杈 元7卜-第— U ::判斷模組41…-判斷單 多工器73來進行不°二、—第二多工器73’並利用第二 73與第8圖之輸出模 弟-多工益 續系统之輪中i - ± 的力能相同，因此若 以統之輸出单錢用如第8圖之 組41’可以不需第 ⑴㈣斷換 夕益73。判斷模組4 1，之判斷罝_ 71直接接收第一多工哭π ^ 又列斷早兀 器72與輸出模組之多工芎 資料〇,即可。 义益Η的輸出 第圖為本發明可程式化記憶體之寫入流程圖 流程圖是用來將資料京 抖寫入本發明具有N列單次可程式化 憶體兀件列之可程式化記憶體。 步驟S1002:開始寫入程序。 步驟S1004:讀取N仏-古 位το寫入 > 料與N位元輪出 步驟S1006 :分别μΙ_ # \T 十 資枓之m… 位元寫入資料與…立元輸出 貝料之各個位元資料。 火步驟S1008 ·對每個位元之比較結果進行寫入動作。 虽:位元比較結果為相同日夺’位元資料不寫入該位元對應之 單次可程式化記憶體元件 心 7L件列，而當位兀比較結果為不相 時，將一預設資料(例％ 1)寫入該位元對應之單次可程式 2憶體元件列中尚未被程式化之單次可程式化記憶體 步驟S1010 :結束。 第11圖為本發明可程式化記憶體之讀取流程圖。該 16 1308692 流程圖是用來讀取本發明具有關單:欠可程式化記 件列之可程式化記憶體的資料。 几 步驟S1102 :開始。 步驟MUM :讀取N列單次可程式化記憶 貧料。 1〜〈 步驟S1106:運算與輸出資料。分別對每 可程式化記憶體元件列之所有資料進行運算 2 (x〇R)運算或二進位加法運算等，求得該單次c 憶體7°件列之所有資料中1的數量。若i的數量為奇數。己 =位元之輸出資料為1;反之，若i的數量為偶數: 该位凡之輸出資料為〇。 数則 步驟S1108 :結束。 因此，根據本發明可程式化 :式化記憶體會先對每一位元之輸入 來判斷是否需要重新寫入資料，新寫入數1僅/〇存；料 種可能，心會有5G%賴率不兩 供更多次之寫入機會、節省程式化時間寫;;二=提 的機率。而且習知技術所揭露的三 7仏式化失敗 可程式化記憶體元件的記憶體元件牛母一組單次 時均單獨選擇一組資料輸出。反之 2相同，且輸出 體中N列單次可程式“明可程式化記憶 而每列單切^ 體70件列可輸出N位元資料， 早-人了知式化圯憶體元件 以不同。另夕卜’本發明可程 ：“件數里可 次可程式化記憶體元件列的所：/=储存在該列單 乂貝抖來進行運算後才輸 1308692 出。 另外，習知技術所揭露的三種架構 憶體元件組的數目代表該記憶：广式化記 :元數則為每-組單次可程式化記憶體元:的= 疋。反之’本發明之N列單次可程式化 -所决 可程式化記憶體所儲存之位元數，而所能;列代表 :根據每列之單次可程式化記憶體：=次: 數以及所要燒錄的資料來決i最少的㈣次件 早次可程式化記憶體元件列的記憶體元件數。 】之 =上雖以實施例說明本發明，但並不因此限定本發明 巳圍，只要不脫離本發明之要旨，該行業 變形或變更。例如，若將第、 仃各種 略楚7固„ 右將弟7圖與苐8圖結合時，可以省 板^之第二多工器73 ’而直接將多工器81的輪出提 供給判斷單元即可。 箱】出& 【圖式簡單說明】 第1圖為第一種習知可程式化記憶體架構。 第2圖為第二種習知可程式化記憶體架構。 第3圖為第三種習知可程式化記憶體架構。 第4圖為本發明可程式化記憶體之方塊圖。 第5圖為本發明可程式化記憶體之第一實施例。 第6圖為本發明可程式化記憶體之第二實施例。 第7圖為本發明可程式化記憶體中判斷模組與寫入模 組之另一實施例。 第8圖為本發明可程式化記憶體中輸出模組之另一實 1308692 施例。 第9圖為本發明可程式化記憶體中判斷模組與寫入模 組之另一實施例。 第1 0圖為本發明可程式化記憶體之寫入流程圖。 第11圖為本發明可程式化記憶體之讀取流程圖。 圖式編號 10 可程式化記憶體 11 控制電路 12 列解碼器 13 行解碼器 14 記錄元件 15 單次可程式化記憶體區塊 20、30 多次程式化的裝置 21 寫入裝置 22 調整用OTP元件 23 選擇裝置 24 選擇用OTP元件 34 判斷裝置 40 可程式化記憶體 4 1、4 Γ 判斷模組 411-41N > 71 判斷單元 42 寫入模組 421~42N、74 寫入單元 43 單次可程式化記憶體模組 19 1308692 431〜43N、431’~43N， 單次可程式化記憶體元件列 44 輸出模組 441〜44N、82 運算單元 72 、 73 、 76 、 81 多工器 75 解多工器 83 暫存單元

Mn〜Mnb 單次可程式化記憶體元件

20

Claims (1)

1308692 拾、申請專利範圍： 1. 一種可程式化記憶體，該可程式化記憶體包含· N列單次可程式化記憶Μ件列’且每列具有複數可程 式化記憶體元件； i出模組，雜《述Ν解切程式化記憶體元件列的 =貝枓’並產生-輸出資料，其中該輸出資料之每個位元是由所 對應之-早次可程式化記憶體元件翁所有資料運算而產生； :判斷模組，係接收前述輸出㈣與—寫人資料，並根據該輸 出貧料與該寫人資料產生-寫人控制資料’當該輸出資料之第χ 位7L與該寫人資料之第X位元資料不同時’將該寫入控制資料之 第X位元致能，否則將第Χ位元禁能，其中χ為㈣之整數；以 及 一寫入模組’係接收前述寫人控制⑽，並將—預設資料寫入 有被致能之位摘對狀單切程式化記㈣元件财未被程式 化之單次可程式化記憶體元件。 2.如申請專利範圍第1項所記載之可程式化記憶體，其中前述Ν 列之單次可程式化記憶體元件觸單次可程式化記憶體元件 數量不相同。 3·如申請專利範圍帛1項所記載之可程式化記憶體，其中前述Ν J之單·"人了 ％式化s己丨思體元件列的單次可程式化記憶體元件 數量均相同。 (如申凊專利範圍帛i項所記載之可程式化記憶體，纟中該可程 式化記憶體可記錄N位元資料。 1308692 5. 如申請專利範圍第1項所記載之可程式化記憶體，其中前述輸 出模組具有N個運算單元，每個運算單元分別接收所對應之 單次可程式化記憶體元件列的所有輸出，並產生前述輸出資料 之一位元資料。 6. 如申請專利範圍第5項所記載之可程式化記憶體，其中前述運 算單元為一互斥或閘。 7. 如申請專利範圍第1項所記載之可程式化記憶體，其中前述輸 出模組包含： 一第一多工器，係接收前述單次可程式化記憶體元件陣列之輸 出信號，並根據一位元選擇信號選擇其中一單次可程式化記憶體元 件列的輸出信號作為一運算資料； 一運算單元，係接收前述多工器所輸出之運算資料，並產一運 算位元資料；以及 一暫存單元，係由前述位元選擇信號控制，將前述運算單元所 輸出之運算位元資料儲存在相對應之位置，並將所儲存之資料輸出 為前述輸出資料。 8. 如申請專利範圍第7項所記載之可程式化記憶體，其中前述運 算單元為一互斥或閘。 9. 如申請專利範圍第7項所記載之可程式化記憶體，其中前述判 斷模組包含： 一第二多工器，係接收一輸入資料，並根據一位元選擇信號選 擇其中一位元作為一輸入位元資料；以及 一判斷單元，係接收前述第二多工器之輸入位元資料與前述運 算位元資料，且在該輸入位元資料與該運算位元資料不同時，將前 22 1308692 述寫入控制資料致能。 10.如申請專利範圍第9項所記 ^ 入模組包含： 之可程式化記憶體，其中前述寫 -第二夕卫器，係接收前述 、 列的輸出信號，並根據前述 ^早:人可程式化記憶體元件 k擇信號選擇其中一單次可程式化 記憶體元件列之輸出信號作為 已程式化資料； 程二I係接收前述寫入控制資料與前述第:…之已 =化貝枓，並在前述寫入控制資料被致能時，多 以及 產生一寫入資料； 一解多工器，係接收前述 一 擇信號控制’藉以將該寫入資料早疋之寫入資料並由前述位元選 元件列巾未被H之1^=所職之單切程式化記憶體 11 ^由咬* 早-人可程式化記憶體元件。 • 第個1G項所記載之可程式化記憶體，其中前述 之-浐入位-I判斷早凡，每個判斷單元分別接收所對應 前述輸出資料之相對應輸出位元，且在該輸入 位I致^輸出位凡的資料不同時，將前述寫入控制資料所對應 12·^=糊第11項所嫩可程式化刚，射前述 ”、、.且具有Ν個寫人單元，每個寫人單元分別接收所對庫 之早次可程式化記憶體元件列的資料，並在前述寫入控制資料 所對應位元被致能時，將—預設資料寫入該單次可程式化記情 體轉列巾未被程式化之—單次可程式化記憶體元件。^ 13·如申請專利範圍第7項所記載之可程式化記憶體，其中前述判 斷模組包含： 23 1308692 一第一多工器，係接收一輸入資料，並根據一位元選擇信號選 擇其中一位元作為一輸入位元資料； 一第二多工器，係接收前述輸出資料，並根據前述位元選擇信 號選擇其中一位元作為一輸出位元資料；以及 一判斷單元，係接收前述第一多工器之輸入位元資料與前述第 二多工器之輸出位元資料，且在該輸入位元資料與該輸出位元資料 不同時，將前述寫入控制資料致能。 14. 如申請專利範圍第13項所記載之可程式化記憶體，其中前述 寫入模組包含： 一第三多工器，係接收前述N列之單次可程式化記憶體元件 列的輸出信號，並根據前述位元選擇信號選擇其中一單次可程式化 記憶體元件列之輸出信號作為一記憶體元件資料； 一寫入單元，係接收前述寫入控制資料與前述第三多工器之記 憶體元件資料，並在前述寫入控制資料被致能時，產生一寫入資 料；以及 一解多工器，係接收前述寫入單元之寫入資料並由前述位元選 擇信號控制，藉以將該寫入資料寫入所對應之單次可程式化記憶體 元件列中未被程式化之一單次可程式化記憶體元件。 15. —種可程式化記憶體，係包含N列單次可程式化記憶體元件 列，每個記憶模組包含： 一單次可程式化記憶體元件單元，係包含複數個單次可程式化 記憶體元件； 一輸出單元，係接收前述單次可程式化記憶體元件單元之每個 單次可程式化記憶體元件的輸出，並產生一位元輸出資料； 1308692 —判斷單元，係接收位元輸入資料與前述位元輸出資料，並產 生寫入控制信號，當所接收之位元輸入資料與前述位元輸出資料不 同時’將一寫入控制信號致能；以及 一寫入單元’係在前述寫入控制信號被致能時，將前述複數個 單次可程式化記憶體元件中未被程式化之一個單次可程式化記憶 體元件寫入資料。 16.如申請專利範圍第15項所記載之可程式化記憶體，其中前述 N列單次可程式化記憶體元件列之每一組的單次可程式化記 十思體元件單元之可程式化元件數量不同。 Π.如申請專利範圍第15項所記載之可程式化記憶體，其中前述 N列單次可程式化記憶體元件列之每一組的單次可程式化記 憶體元件單元之可程式化元件數量相同。 18. 如申凊專利範圍第15項所記載之可程式化記憶體，其中該可 程式化記憶體可記錄N位元資料。 19. 如申請專利範圍第15項所記載之可程式化記憶體，其中前述 吕貝出早元為互斥或閘。 20. 種可程式化記憶體之寫入方法，係用來將N位元輸入資料 寫入具有N列單次可程式化記憶體元件列之可程式化記憶 體，係包含下列步驟： 項取步驟，係讀取前述N位元輸入資料與該可程式化記憶體 之N位元輸出資料； 比車乂步驟’係分別比較前述N位元輸人資料與前述N位元輸 出資料之各位元資料；以及 寫入步驟，對每個位元之比較結果進行寫入動作； 25 1308692 其中，當前述比較步驟中位元比較結果為相同時，位元資料不 寫入該位元對應之單次可程式化記憶體元件列；而當位元比較結果 為不相同時，將一預設資料寫入該位元對應之單次可程式化記憶體 元件列中尚未被程式化之單次可程式化記憶體元件。 21. —種可程式化記憶體之讀取方法，係用來讀取具有N列單次 可程式化記憶體元件列之可程式化記憶體，係包含下列步驟： 讀取步驟，係讀取每一列單次可程式化記憶體元件單元列之每 個單次可程式化記憶體元件的資料；以及 運算步驟，係將每一列單次可程式化記憶體元件單元列之每個 單次可程式化記憶體元件的資料進行邏輯運算後產生一位元輸出 資料。 22. 如申請專利範圍第21項所記載之可程式化記憶體之讀取方 法，其中前述運算步驟係進行互斥或的運算。 26