1308425 九、發明說明： 相關申請案之交互參照 本案係基於前案日本專利申請案第2005-183645號，申 5 請日2005年6月23日且請求其優先權，該案全文内容以引用 方式併入此處。 發明領域 本發明係有關一種時鐘產生電路，特別係有關經由以 高準確度控制參考時鐘與輸出時鐘間的相位差，來調變展 10 頻頻率之時鐘產生電路，以及一種控制該時鐘產生電路之 方法。 t -Λ.» 發明背景 近年來’可降低EMI(電磁干擾)雜訊的展頻時鐘產生器 15 (後文也稱作為「SSCG」）引人注目。SSCG設置有PLL電路， 經由相對於輸出時鐘信號鎖定參考時鐘的頻率，且調變該 頻率來展頻輸出時鐘信號的頻譜。 由於若利用SSCG可有效對抗EMI雜訊，故即使對先前 難以利用SSCG之該等裝置而言也要求利用SSCG。 2〇 舉例&之，SSCG用於同步介面，同步介面係介於二正 反器間進行資料的傳送，而考慮一個時鐘信號。於此種情 況下，假設系統時鐘信號(SSCG的參考時鐘信號)係連接至 輸出端正反11的時鐘端，而SSCG的輸出時鐘信號係連接至 輸入^正反器的時鐘端。該系統時鐘信號與SSCG輸出時鐘 5 1308425 信號間的相位差因SSCG頻率的調變而隨時改變。因此，若 相位差超過一個週期，則出現此種情況，其中從該輸出端 正反器所輸出的資料並未進入輸入端正反器。如此，於 SSCG用於同步介面的情況下，需要控制SSCG頻率的調 5 變，讓個別時鐘信號的相位差不超過系統時鐘信號的一個 週期的長度。換言之，要求頻率調變係控制成，參考時鐘 信號與輸出時鐘信號間的相位差相對於S S C G維持於高準 確度。 曰本專利公開案第2005-20083號所揭示之時鐘產生電 10 路已經提示來滿足此項需求。提供根據日本專利公開案第 2005-20083號之時鐘產生電路，如第11圖所示，延遲元件 可延遲振盪時鐘信號(後文也稱作為「輸出時鐘信號」）且產 生多個其相位彼此不同的延遲時鐘信號；以及選擇器電路 用來選擇該等多個延遲時鐘信號中之一者，且輸出内部時 15 鐘。於選擇器電路中，經由切換延遲時鐘信號來對展頻進 行頻率調變。 此外於時鐘產生電路中，延遲元件的延遲時間之波動 範圍係控制成可配合輸出時鐘信號的一個週期。因此經由 以高準確度控制參考時鐘信號與輸出時鐘信號間的相位 20 差，可進行頻率調變。 【發明内容】 發明概要 但於根據日本專利公開案第2005-20083號之時鐘產生 電路中，該延遲元件之延遲時間係基於輸出時鐘信號來調 6 1308425 整。換言之於延遲元件產生的延遲時間係等於該輸出時鐘 信號的一個週期的長度，該延遲時間與該輸出時鐘信號的 -個週期時㈣較’其中該延遲時間係響應於比較結果來 調整。於根據日本專利公開案第2005_20083號之時鐘產生 5電路中，因DDL(延遲鎖相迴路)係用於比較，故電路複雜， 結果導致電路佈建的增加。 I遲元件之延遲時間的波動範圍係藉DDL之 回授控制來調正’故可能發生響應於輸出時鐘信號之頻率 波動的延遲。舉例言之，假設被延遲至最大的延遲時鐘信 10 15 20 號於選擇器電路被選定，換言之，於其中選定延遲時間具 有輸出時鐘彳。摘-個週期長度的輯時鐘信號。此種情 況下右於輸出時鐘k就的週期縮短的方向出現波動，則 延遲時鐘的延遲時間於由此時間至紙響應之範圍超過輸 出時鐘的-個週期。若日本專利公開案第細_2刪號之 時紐，於前述同步介面，則發生此種問題，因而 有無法牛讀行資料傳輸的風險。 ^出本發明來解決於f景技藝中的至少—項問題。 因此本發明之目的将挺# 〃彳'、—種由緊緻型電路所組成之時鐘 產 、、可產生頻譜時鐘，且 出時鐘信號的準確相^洲。U 獨相位控制，以及—種產生時鐘之方法。 為了達成前述目的，裎彳 Λ 耠供一種使用參考時鐘作為輸 入、且依據調變信號來進 路，該時鐘產生電❺人 展頻之時鐘產生電 較該參考時鐘與内部時*係用來匕 、童或！S|J为的内部時鐘間之相位 7 1308425 差，且響應於該比較結果來輸出相位差信號；用來響應於 該相位差信號而產生輸出時鐘之時鐘產生單元；相位差信 號調變單元’其係用來遵照該調變信號而調變該相位差信 號，且係用來輸出相位差調變信號；以及延遲單元，其係 5用來依據該相位差調變信號而延遲該輪出時鐘，且係用來 輸出該内部時鐘。 於根據本發明之時鐘產生電路中，輸出時鐘信號係基 於相位差信號而延遲。因此比較檢測得輸出時鐘信號的週 期波動的情況，可於更早時序檢測得輪出時鐘信號的頻率 H)與週期的波動’可以高速反映出該輪出時鐘㈣頻率的波 動於延遲單元。換言之，比較背景技藝情況，其中輸出時 鐘信號頻率的波動被回授’而可減少延遲時間的影響。 如此’經由利用根據本發明之時鐘產生電路於前述同 步介面，其中要求個別時鐘信號的相位差的準確，可進一 15 步牢靠進行資料的傳輸。 此外’根據本發明，可組成具有簡化電路的㈣單元， 用來基於相位差信號，根據相位差調變信號來調整延遲時 間0 20 PCl乎乂极》只1Η寸輸出日$鐘信號 凊况，可組成電路尺寸短小的時鐘產生電路。 =及其它本發明之目Μ及簡特徵由後文詳細說明 ==圖一起研讀將更為彰顯。但須明白瞭解附圖僅 、+ 1。兒月之用而絕非定義為囿限本發明。 圖式簡單說明 8 1308425 第1圖為電路方塊圖，顯示本實施例之佈建； 第2圖為電路圖，顯示時鐘產生單元之細節實例； 第3圖為電路圖，顯示相位差信號調變單元之細節實 例； 5 第4圖為電路圖，顯示延遲單元之細節實例； 第5圖為波形圖顯示於步驟S1至S8，CLKO與CLKN間 之關係； 第6圖為波形圖顯示於步驟S9至S16，CLKO與CLKN間 之關係； 10 第7圖為波形圖，顯示於步驟S1至S8之控制動作； 第8圖為波形圖，顯示於步驟S9至S16之控制動作； 第9圖為波形圖顯示於步驟S1至S8，CLKR與CLKO間 之關係； 第10圖為波形圖顯示於步驟S9至S16，CLKR與CLKO 15 間之關係；以及 第11圖為顯示先前技術之電路方塊圖。 C實施方式3 較佳實施例之詳細說明 後文將參考第1圖至第10圖說明根據本發明之實作，一 20 種半導體裝置之細節實例之實施例作詳細說明。 第1圖為電路方塊圖，顯示展頻時鐘產生電路1之實施 例。展頻時鐘產生電路1包括相位比較器單元10、時鐘產生 單元20、相位差信號調變單元30、延遲單元40、調變信號 控制單元50、回授劃分單元60、及輸入劃分單元70。其中 9 1308425 回授劃分單元60將内部時鐘信號CLKN劃分成為十個區 段，且輸出經劃分的内部時鐘信號(：£]<：肘。 此等組成元件中，相位比較器單元1〇、時鐘產生單元 20、延遲單元40及回授劃分單元6〇組成pll(鎖相迴路）電 5路；且參考時鐘信號CLKS和經劃分的内部時鐘信號CLKM 係控制成讓其間的相位差變恆定。 相位比較器單元10包括相位比較器11、充電泵12、迴 路濾波器13和V/I轉換器14。 輸入劃分單元70將輸入時鐘信號CLKR除以10,且輸出 10 參考時鐘信號CLKS。 相位比較器11檢測得參考時鐘CLKS與經劃分的内部 時鐘信號CLKM間於上升緣的時間差，且響應於檢測結果 來輸出具有脈波寬度的相位差信號UP及DN。換言之，若經 劃分的内部時鐘信號CLKM的上升緣變成比參考時鐘信號 15 CLKS的上升緣更遲’則響應於個別上升緣之時間差輸出於 脈波寬度的相位差信號UP。此外，於相反情況下，響應於 個別上升緣之時間差，於脈波寬度輸出相位差信號DN。 充電泵12響應於相位差信號UP4DN，供給正或負相位 差電流IP予迴路濾波器13。換言之，若輸入相位差信號up， 20則供給正電流；而若輪入相位差信號DN，則供給負電流。 迴路濾波器13積分由充電泵12所輸出的相位差電流 IP，且輸出控制電壓VC。 V/I轉換器14響應於控制電壓vc而輸出控制電流IC1和 IC2。此外’任一種情況下，此等控制電流1(：1與1(：2之數值 10 1308425 > t 調整為等值。 時鐘產生單元20響應於來自v/：[轉換器14的控制電流 IC1，而產生具有頻率的輸出時鐘信號CLKO。 第2圖為時鐘產生單元2〇之電路圖。時鐘產生單元2〇 5包括第一偏壓電壓產生單元21和環振盪器單元22。 第一偏壓電壓產生單元21設有N型電晶體TN211和 TN212及P型電晶體TP211。N型電晶體TN211之汲極電極係 連接至控制電流和閘極電極，而其源極電極係連接至地電 位。此外，N型電晶體TN212之閘極電極係連接至N型電晶 10體TN211的閘極電極，其源極電極係連接至地電位，而其 汲極電極係連接至該P型電晶體的汲極電極。此外，p型電 晶體TP211之汲極電極和閘極電極彼此連接，而源極電極係 連接至電源電位。 此外’ N型電晶體TN211及TN212組成電流鏡電路，流 15入N型電sa體丁1^211的電流，亦即大小與控制電流ici相等 的電流將流入N型電晶體TN212和P型電晶體τρ211。 此外，N型電晶體TN211及P型電晶體τp 2丨丨係設計成相 對於汲極電流所產生的汲極電壓絕對值係變成粗略彼此相 等。以前述電流鏡電路，於電晶體1^211和1>型電晶體 20 TP211產生其絕對值約略相等的汲極電壓。 因此，由苐-偏塵電壓產生單元21所輸出的第—偏屢 電壓如後：換言之，若_電晶體TN2n之汲 極電壓為VB1[V]，則第-偏磨電壓V21M=VB1[V]且初卜 電源電壓VDD-VB1 fVJ。 11 1308425 此外，環振盪器單元22包括第一延遲元件DLY22A至 DLY22C。於環振盪器單元22中，第一延遲元件DLY22A之 輸出係連接至第一延遲元件DLY22B之輸入，第一延遲元件 DLY22B之輸出係連接至第一延遲元件DLY22C之輸入，且 5 第一延遲元件DLY22C之輸出係連接至第一延遲元件 DLY22A之輸入，且係連接至周邊作為輸出時鐘信號 CLKO。如此，因環振盪器係由第一延遲元件DLY22A至 DLY22C所組成，故其中從第一延遲元件DLY22A至第一延 遲元件DLY22C的延遲時間調整為半週期時間的一種時鐘 10 信號輸出至該輸出時鐘信號CLKO。 此外’第一延遲元件DLY22A包括傳送閘TG22A和反相 器INV22A ,傳送閘TG22A之輸出係連接至反相器的輸入。 第一延遲元件DLY22B和DLY22C之組成如同第一延遲元件 DLY22A ’包括傳送閘TG22B及TG22C和反相器INV22B及 15 INV22C。 此外，於個別傳送閘TG22A至TG22C中之任一者中， 第一偏壓電壓V21M係施加至一個閘極電極，而第一偏壓電 壓V21P係施加至另一個閘極電極。 使用前述組成，於時鐘產生單元2〇中，響應於控制電 20流1C1之電流值，來決定第一偏壓電壓V21M和V21P之電壓 值。此外’決定傳送閘TG22A至TG22C之延遲時間。換言 之’輸出時鐘信號CLKO的週期和頻率係依據控制電流IC1 之電流值來決定。 第3圖為電路圖，顯示相位差信號調變單元3〇之電路佈 12 1308425 建。相位差信號調變單元30包括第二偏壓電壓產生單元3ι 和電流輸出單元32。其中，第二偏壓電壓產生單元31包括n 型電晶體TN311、TN312和P型電晶體Τρ3ΐι，而電流鏡電路 係如第一偏壓電壓產生單元21之組成。因此理由故，因具 5有與流入^^型電晶體TN311的控制電流IC2相同值的汲極電 流係流入該P型電晶體TP311，故從該汲極電極輪出響應於 該汲極電流的第二偏壓電壓VB2。此外，於第一偏壓電壓 產生單元21和第二偏壓電壓產生單元31中，個別相應單元 的電晶體尺寸係調整為彼此相等。 10 電流輸出單元32包括P型電晶體TP321至TP327和開關 電路SW321至SW327。於P型電晶體TP321至TP327中，個 別閘極電極係連接至P型電晶體11>3丨丨之汲極電極而第二偏 壓電壓VB2係施加至個別閘極電極。此外，於p型電晶體 TP321中，源極電極係連接至電源電壓VDD，汲極電極係透 15過開關電路SW321而連接至輸出終端030。此外，p型電晶 體TP322至TP327和開關電路SW322至SW327係如同於前述 P型電晶體TP321和開關電路SW321般連接。換言之，個別 源極電極係連接至電源電壓VDD，而個別汲極電極係透過 開關電路SW322至SW327中之任一者而連接至輸出終端 20 030。於本實施例中’對開關電路SW321至SW327,可依據 調變信號MOD來排它地進行連續性控制。 其次將就相位差信號調變單元3〇說明欲輸入之控制電 流IC2與欲輸出之控制電流IC3間之關係。如後文說明，當 相位差信號調變單元3〇係連接至延遲單元4〇(參考第4圖） 13 1308425 時，輸出終端030係透過延遲單元40之第三偏壓電壓產生單 元41的N型電晶體TN411而連接至地電位GND。 此處’供說明用，假設只有開關電路SW321為連續性。 此種情況下，讓P型電晶體TP321的汲極電流經由輸出終端 5 〇30而流至地電位GND。至於P型電晶體TP321和P型電晶體 TP311 ’因第二偏壓電壓VB2施加至個別閘極電極，故個別 汲極電流之電流比變成等於個別電晶體之大小比。換言 之，於此種情況下輸出的控制電流IC 3之電流值係成為控制 電流IC2 x(P型電晶體TP321之電晶體大小/p型電晶體 ίο TP311之電晶體大小）之關係。 此外於該實施例中’若將P型電晶體TP311之電晶體大 小設定為1，則P型電晶體TP321至TP327之電晶體大小比設 定如後： P型電晶體TP321之電晶體大小=1 15 P型電晶體TP3 22之電晶體大小=20/19 P型電晶體TP323之電晶體大小=20/17 P型電晶體TP324之電晶體大小=2〇/14 P型電晶體TP325之電晶體大小=2 P型電晶體TP326之電晶體大小=3 20 P型電晶體TP327之電晶體大小=4 P型電晶體TP328之電晶體大小=5 此外，調變值MOD將具有1至7之值。首先，當調變信 號MOD=l之情況下，開關電路SW321進入連續性；當調變 信號MOD=2之情況下，開關電路SW322進入連續性。後文 14 1308425 中如前文說明，當調變信號MOD=3至7之情況下，開關電 路SW323至SW327進入連續性。因此於調變信號m〇d=1至8 之情況下’控制電流IC3之電流值將具有控制電流、控
制電流IC2 X 20/19、控制電流IC2 X 20/17、控制電流ic2 X 5 20/14、控制電流IC2 X 2、控制電流IC2 X 3、控制電流1(：2 X 4及控制電流IC2x5之數值。 如前述’相位差信號調變單元30係依據調變信號]^〇〇 而調變控制電流IC2，且輸出控制電流IC3。 此外，於該實施例中，係說明排它的開關電路連續性 1〇控制的實例。但也可能進行控制，其中多個開關電路同時 進入連續性。於此種情況下，從連接至進入連續性的開關 電路的該P型電晶體所流出的全部汲極電流之總值，變成控 制電流IC3之電流值。舉例言之，若p型電晶體之電晶體比 重之任一者設定為1，則可改變控制電流IC3之電流值為一 15倍、二倍、三倍及四倍。此外，P型電晶體之電晶體比可二 進制加權。此種情況下，可將控制電流IC3設定於更寬廣範 圍。 第4圖為顯示延遲單元4〇之佈建之電路圖。輪出時鐘信 號CLKO係依據控制電流ic3被延遲，内部時鐘信號clkn 20係由延遲單元40所輸出。以及延遲單元40包括第三偏壓電 壓產生單元41和延遲產生單元42。其中第三偏壓電壓產生 單元41包括N型電晶體TN411、TN41&p型電晶體^川， 且如同第一偏壓電壓產生單元21’組成電流鏡電路。因此， 讓具有與流入N型電晶體TN411之控制電流等值的汲極電 15 1308425 流流入P型電晶體TP411，其中該第三偏壓電壓VB3係依據 汲極電流而從汲極電極輸出。此外，於第一偏壓電壓產生 單元21和第三偏壓電壓產生單元41中，彼此相應的個別部 分之電晶體係由相同元件所組成。
5 此外，延遲產生單元42包括六組第二延遲元件DLY42A 至DLY42F。第二延遲元件DLY42A至DLY42F為串聯，且係 插入輸入終端CKI與輸出終端CKO間。延遲元件DLY42A屬 於此等延遲元件之一，其包括傳送閘TG42A和連接至該傳 送閘TG42A的反相器INV42A。此外，其它第二延遲元件 10 DLY42B至DLY42F也包括傳送閘TG42B至TG42F和反相器 INV42B至INV42F，且係如同第二延遲元件OLY42A來連 接。 此外，於個別傳送閘TG42A至TG42F中之任一者，第 三偏壓電壓V41M係施加至一個閘極電極，而第三偏壓電壓 15 V41P係施加至另一個閘極電極。 以前述組成，於延遲單元40中，依據控制電流IC3之電 流值來決定第三偏壓電壓V41M和V41P之電壓值。此外， 決定傳送閘TG42A至TG42F的延遲時間。 就此方面而言，假設控制電流IC3之電流值係於增高方 20 向而改變。此種情況下，第三偏壓電壓V41M係於地電位 GND之方向改變，而第三偏壓電壓V41P係於電源電壓VDD 之方向而改變。此外，傳送閘TG42A至TG42F係於阻抗降 低之方向線性改變。延遲時間縮短。因此於控制電流IC3之 反相前置單元中’延遲單元40之延遲時間改變而無任何階 16 1308425 級0 此外，如同於根據日本專利公開案第2005-20083號之 時鐘產生電路，當多個延遲時鐘信號中之一者被選擇性切 換，且該延遲時鐘信號改變時，例如，若讓切換係出現於 5 切換出現前延遲時鐘信號的改變緣時序與切換出現後延遲 時鐘信號的改變緣時序間的中間時序，則將輸出個別改變 緣。換言之’可能於切換前及切換後出現危害的風險。 於根據該實施例的展頻時鐘產生電路1中，延遲單元4〇 的延遲時間改變而無任何階級。因此可產生具有高度可靠 10度的時鐘信號，原因在於當改變延遲時鐘信號時不允許發 生危害。 此外，傳送閘TG42A至TG42F及時鐘產生單元20的傳 送閘TG22A至TG22C係由彼此相當的元件所組成。此外， 反相器INV42A至INV42C和時鐘產生單元20之反相器 15 INV22A至INV22C係由彼此相當的元件所組成。因此，於 相位差信號調變單元30中，當控制電流IC3係以控制電流 IC2的相同電流值輸出時，第一延遲元件DLY22A至DLY22C 和第二延遲元件DLY42A至DLY42F將個別具有相同延遲時 間。此外，因第二延遲元件DLY42A至DLY42F與第一延遲 20 元件DLY22A至DLY22C之數量比係調整為2比1，故延遲單 元40的延遲時間將變成輸出時鐘信號CLKO的半生期的兩 倍，換言之等於輸出時鐘信號CLKO —個週期的時間長度。 調變信號控制單元50包括步驟S1至S16,且響應於經過 劃分的經劃分的内部時鐘信號CLKM而定時輸出調變信號 17 1308425 M〇D(參考第7圖和第8圖）。其中於步驟s】^8，循序(上升 順序)輪出⑴作為調變信號Μ〇〇之數值(參考第。此 外^步驟S9至S16，8至1係以該順序（下降順序)輸出作為調 變信號MOD數值(參考第6圖）。 此卜於根據本實施例之展頻時鐘產生電路卜輸出時鐘 信號CLKO係基於控制電流心而被延遲。因此，比較檢測 得輸出時鐘信號CLK0的週期τ波動的情況，可檢測於早期 時序的輸出時鐘信號的週期τ的波動，且響應於此，延遲單 元可進行輪出時鐘仏號CLK〇頻率的高速波動。換言之， 10比較回授輸出時鐘信號CLKO頻率起伏波動的背景技藝，可 減少延遲時間的影響。 因此理由故，經由利用展頻時鐘產生電路丨至同步介 面對該同步介面請求個別時鐘信號的相位差的準確，可 進一步牢靠進行資料傳輸。 15 此外，於展頻時鐘產生電路1，可組成具有簡化電路的 延遲早元40，來基於控制電流IC2，依據控制電流IC3而調 整延遲時間。因此’比較回授輸出時鐘信號CLKO頻率的背 景技藝’可組成更為小尺寸電路的延遲單元。 此外’於根據該實施例之展頻時鐘產生電路丨中，時鐘 2〇產生單兀20和延遲單元40於任一種情況下包括相同延遲元 件°如此’即使於相位差信號、諸如周圍溫度之環境、及 諸如處理條件等其它環境改變的情況下，由於此等變化具 有相同特性’故可於延遲單元40的延遲時間與輸出時鐘信 號iCLKO的週期τ間維持關係常數。 18 1308425 此外’根據該實_之相時鐘產生電路咖控制電 流们、IC2及IC3，藉此關聯相位差信號和相位差調朴 號，電流強度改變。因此信號的傳輸路徑可降至低阻抗， 其中可提尚對電壓相關雜訊的忍受度。 5 _，於根據該實施狀展_鐘產生電路丨中，控制 電流IC3係於響應於經劃分的内部時鐘信號clkm的時序 輸出。因此理由故，可以簡化電路來產生調變信號輸出的 時序。 其次’將參考第5圖至第1〇圖說明展頻時鐘產生電路} 10 之動作。 於步驟S1至S16，展頻時鐘產生電路丨改變延遲單元 的延遲時間，且回授PLL，對輸出時鐘信號CLK◦進行展頻。 第5圖為波形圖，顯示於步驟51至別，輸出時鐘信號 CLKO與内部時鐘信號CLKN之關係。第6圖為波形圖，顯 15示於步驟仍至316,輸出時鐘信號CLKO與内部時鐘信號 CLKN之關係。 首先於步驟S1，調變信號M0D=1輸入相位差信號調變 單元30。如前文說明，於調變信號厘〇1)=1之情況下，從相 位差信號調變單元30輸出的控制電流κ：3值變成與控制電 IC2專值。當控制電流IC2的等值電流係輪入延遲單元4〇 時，延遲單元40的延遲時間變成等於輸出時鐘信號cLK〇 之週期T的時間長度。因此輸出時鐘信號clko與内部時鐘 信號CLKN間之相位差變成零(〇)。 其次於步驟S2，調變信號MOD=2輸入相位差信號調變 19 1308425 單元30，而控制電流IC3值變成控制電流m肅9 ,延遲 單τ〇40的延遲時間係與控制電流1(：3成反比而改變。如此延 遲時間變成19/20 X週期τ。 後文中，於步驟S3至S16，如同步驟S2，控制電流IC2 5係依據調變信號MOD調變，控制電流IC3經輸出，其中延遲 單元40的延遲值如第5圖及第6圖所示，係依據控制電流奶 而改變。 其次，參考第7圓和第8圖，對個別步驟的控制動作作 說明。 1〇 第7圖為波形圖，顯示輸入時鐘信號CLKR、參考時鐘 4號CLKS、輸出時鐘信號CLK〇、内部時鐘信號cLKN、 經劃分的内部時鐘信號clkm及步驟動作之控制動作。其 中參考時鐘信號c L K S為經由將輸入時鐘信號c L K R除以i 〇 區段而獲得；内部時鐘信號CLKN為經由藉延遲單元4〇延遲 15輸出時鐘信號CLKO所得信號；經劃分的内部時鐘信號 CLKM為經由將内部時鐘信號以⑽分成1〇個區段所得的 信號。此外，個別步驟於響應於經劃分的内部時鐘信號 CLKM之時序切換。 此處步驟Sn係表示步驟si至S8為一般化(n=l至8)。例 20如當n=1時，表示步驟S1。此外，括弧中的數據表示獲得調 變信號MOD的數值。 首先’於時序TA，當内部時鐘信號CLKN從低位準改 成高位準時，經劃分的内部時鐘信號CLKM由低位準改成 咼位準。處理程序由步驟Sn遷移至步驟Sn+Ι。此外，因調 20 1308425 變信號MOD之值係從η更新至n+l，故延遲單元40的延遲時 間係沿數值減少之方向，亦即於内部時鐘信號CLKN之相位 的前進方向改變。 於時序TB，延遲單元40的延遲時間係藉由調變信號 5 MOD調變的控制電流IC3而改變。因此，内部時鐘信號 CLKN之相位係於其前進方向改變。但於此瞬間，内部時鐘 信號CLKN的相位改變並不反映於經劃分的内部時鐘信號 CLKM和相位比較器單元1 〇。 於時序TC，内部時鐘信號CLKN於其前進方向的相位 10 改變係反映於經劃分的内部時鐘信號CLKM，最後，藉相 位比較器單元10檢測相位差。經由檢測内部時鐘信號CLKN 相對於參考時鐘信號CLKS的相位前進’輸出時脈信號的頻 率改變成低頻率端。此外’因經劃分的内部時鐘信號CLKM 係從LOW位準改變成為HIGH位準，故處理程序從步驟 15 Sn+Ι移至步驟Sn+2，其中調變信號MOD值由n+1改變成 n+2。此外，於時序TD，如同於時序TB，延遲單元4〇的延 遲時間係依據調變信號MOD而改變。 第8圖為波形圖顯示輸入時鐘信號CLKR、參考時鐘信 號CLKS、輸出時鐘信號CLKO、内部時鐘信號CLKN、經 20劃分的内部時鐘信號CLKM及步驟S9至S16之步驟動作之 控制動作。個別時鐘間之關係係類似第7圖之關係。 於時序TE，當内部時鐘信號CLKN之位準從low位準 改變成為HIGH位準時，經劃分的内部時鐘信號(：1^厘係從 LOW位準改變成為HIGH位準，而處理程序係從步驟“移至 21 1308425 步驟Sn+卜此外’因調變信號M〇D值從m更新為—，故延 遲單元40的延遲時間係沿其增加方向而改變換言之沿内 部時鐘信號CLKN的相位延遲的方向而改變。 於時序TF，延遲單元4G的延遲時間係藉由調變信號 5 MOD控制電流IC3而改變，藉此内部時鐘信號clkn之相位 係沿其延遲的方向而改變。但於此瞬間，内部時鐘信號 CLKN的相位改變並未反映在經劃分的内部時鐘信號 CLKM及相位比較器單元10上。 於時序TG，内部時鐘信號CLKN於其延遲方向的相位 10改變係反映在經劃分的内部時鐘信號Clkm上。最後，相 位差係藉相位比較器單元1 〇檢測。經由檢測内部時鐘信號 CLKN相對於參考時鐘信號CLKS的相位延遲，輪出時鐘信 號CLKO的頻率係於高頻端改變。此外，因經劃分的内部時 鐘信號CLKM係從LOW位準改變成HIGH位準，故處理程序 15係從步驟如+1遷移至步驟如+2,其中調變信號]^〇]〇值係從 m-1改變成m-2。此外，如同於時序TB的情況，於時序丁]：), 延遲單元40的延遲時間係依據調變信號厘〇〇而改變。 第8圖和第9圖為波形圖，顯示輸入時鐘信號CLKR與輸 出時鐘信號CLKO間之關係。相對於輸入時鐘信號以狀， 2〇輸出時鐘信號CLKO的頻率係於相位差變成零(〇)之方向， 藉PLL電路調整。因此，步進改變的延遲單元4〇的延遲時間 之波動量，係反映於時鐘產生單元20之振盪頻率上。 舉例言之，以從步驟S1遷移至步驟S2為例，因延遲時 間的波動量為1/20 X週期T，故輪入時鐘信號CLKR與輪出 22 1308425 時鐘信號CLKO間之相位差變成1/2() χ週期τ，如第$圖所 示。如第8圖和第9圖所示，至於步驟S3至步驟S16，輸入時 鐘信號CLKR與輸出時鐘信號CLK◦間之關係係調整為相當 於從步驟S1遷移至步驟82之情況的關係。 於根據該實施例之展頻時鐘產生電路丨中，於調變作號 娜=1之情況下’延遲單元佩生輸出時鐘信號CLK= 週期T的延遲時間。此外’於相位差信號調變單㈣中，此 種情況導致延遲㈣之最大值。S此理由故，騎單元40 的延遲時間不超過輸出時鐘信號CLKO的週期T。此外，延 1〇遲時間的波動量不超過輸出時鐘信號CLK〇的週期丁。因 此’可獲得下述展頻時鐘產生電路卜其中輸入時鐘信號 CLKR與輸出時鐘信號CLK〇間之相位差係可於輸出時齡 號CLKO之週期τ之範圍以内操作。 此外，於該實施例巾，展頻時鐘產生電路1係表示為時 15鐘產生電路的一個實W，控制電流IC1和控制電流IC2係表 不為相位差信號的一個實例，而控制電流IC3係表示為相位 差調變信號的一個實例。 此外，本發明非僅限於本實施例。顯然可未悖離本發 明之精髓，而讓本發明接受多項改良及調整。 此外，雖然於實施例中，揭示由厘(^電晶體元件所組 成的展頻時鐘產生電路，但只要半導體元件可如同m〇s電 曰a體發揮功能，貞，|也可使用諸如兩極性電晶體元件、石申化 錄元件等其它半導體元件。 此外’雖然於實施例中，其中電流強度的改變的控制 23 1308425 電流ICl、IC2和IC3係流入相位差信號和相位差調變信號， 但可使用經由利用A/D轉換器和D/A轉換器來使用數位值 作為該數值的相位差信號和相位差調變信號。 利用本發明，產生頻譜時鐘，可進行參考時鐘信號和 5 輸出時鐘信號的高速、準確相位控制，且可提供由簡化電 路所組成之時鐘產生電路和時鐘產生方法。 t圖式簡單說明3 第1圖為電路方塊圖，顯示本實施例之佈建； 第2圖為電路圖，顯示時鐘產生單元之細節實例； 10 第3圖為電路圖，顯示相位差信號調變單元之細節實例； 第4圖為電路圖，顯示延遲單元之細節實例； 第5圖為波形圖顯示於步驟S1至S8，CLKO與CLKN間 之關係； 第6圖為波形圖顯示於步驟S9至S16，CLKO與CLKN間 15 之關係； 第7圖為波形圖，顯示於步驟S1至S8之控制動作； 第8圖為波形圖，顯示於步驟S9至S16之控制動作； 第9圖為波形圖顯示於步驟S1至S8，CLKR與CLKO間 之關係；
20 第10圖為波形圖顯示於步驟S9至S16，CLKR與CLKO 間之關係；以及 第11圖為顯示先前技術之電路方塊圖。 【主要元件符號說明】 1...展頻時鐘產生電路 10..湘位比較器單元 24 1308425 11...相位比較器 CLKS…參考時鐘信號 12...充電泵 DLY22A-C·.第一延遲元件 13...迴路濾波器 DLY42A-F·"第二延遲元件 14…V/I轉換器 GND...地電位 20... a夺鐘產生單元 IC1-3...控制電流 21...第一偏壓電壓產生單元 INV22A-C..反相器 22...環振盪器單元 IP..湘位差電流 30...相位差信號調變單元 MOD...調變信號 31...第二偏壓電壓產生單元 PLL…鎖相迴路 32...電流輸出單元 S1-S16…步驟 40...延遲單元 SW...開關電路 41…第三偏壓電壓產生單元 T".週期 42...延遲產生單元 TA-TG·.時序 50...調變信號控制單元 TG22A-C、TG42A-F...傳送閘 60...回授劃分單元 TN...N型電晶體 70...輸入劃分單元 TP...P型電晶體 CKL.輸入終端 V21M、V21P...第一偏壓電壓 CLKM...經劃分的内部時鐘信號 VB2...第二偏壓電壓 CLKN...内部時鐘信號 V41M...第三偏壓電壓 CLKO…輸出時鐘信號 VC...控制電壓 CLKR…輸入_童信號 VDD...電源電壓 25