TWI305119B - Circuit board structure having capacitance array and embedded electronic component and method for fabricating the same - Google Patents

Description

1305119 九、發明說明： 【發明所屬之技術領域】 本發明係有關於一種具電容陣列及嵌埋電子元件之 電路板結構及其製法，尤指一種承載板中嵌埋有電子元 件，以及具有電容之電極板而於壓合後形成電容陣列之㊉ 路板結構及其製法。 电 【先前技術】 ,夕奴著％子產業的迅速發展，電子產品在功能上逐漸朝 多功能、高速度化，在型態上則趨於輕薄短小的方向研發， 相對的電子電路的電路面積縮小與薄型化則是當前之趨 勢。而提供多數主動元件與被動元件承載及線路配置之電 路板（Circuit board)，為滿足目前半導體封裝件高積集度 (Integration)以及微型化（Miniaturizati〇n)的封裝需求，多半 進入了多晶片模組化（Multi Chip Module ; MCM)之封裝方 式，而板層亦逐漸由雙層板之型態演變成多層板 瞻（MUlti-layerb〇ard)之構裝’以便於有限的空間下，藉由層 $連接技術（Interlayer connecti〇n)擴大電路板上可利用的 電路下面積，以配合高電子密度之積體電路 circuit)需求。 壯惟半導體裝置之集積化與板層之多層化，多晶片模組 封f之元件伴隨著功能增加與高度運用範圍也日益增多其 數罝，而在接腳數目與線路佈設增多但 同時，雜訊也隨之增大，因此，一般用於消除雜 予電性補償之方式，係以被動元件（如電阻元件、電感元件 18888 1305119 與電容元件）置入半導體之封裝電路中，以消除 予電性補償’藉以穩定電路 p 功能性與穩定性。 在體編、之同時增加其 而一般習知之技術係將該些傳 著技術（SMT)佈植於未被半導體晶片 70以表面黏 表面上n此種佈設方 1剩餘電路板 二較大尺奴電路板實施，因此使得整體之封 j 、、-目小，且该些被動元件係分別 、' 相對提离 1主；路板之不同區塊， 爾佈狄之困難度’且增加了製程之複雜性。 之表面，該電路板可為-般印刷電路板=、f於電路板1 之，、者，然為避免該些被動元件12阳游伞.耸 與電路板間之電性連結，故值姑少2阻礙+導體晶片11 12安置於♦$ & 1息 方式係將該等被動元件 晶片11不㈣：Mm t 處’或安置於遠離半導體 办耆其接置位置與電性連釺之+ , 設置也增加了電路之伟局面積，或受工間中，如此 減少該被動元件12之數量，但也 路面積而必須 電路之功能· 7日^ .減v其消除雜訊穩定 、士叔 +導體封褒件朝向高性能之要*而 被動元件Π佈設數量也因此遽增， ：之要= 路板1上必須迫使容納多數 =之方式，该電 件…導致封裝體積面積㈣料 2==動: 短小之半導體封t發展趨勢。 ’，““合現今輕潯 再者’隨著電子產品在功能上 化，在型態上則赭於釦― 朝夕力月b、尚速度 1趨於㈣短小的發展趨勢，多層電路板的 6 18888 1305119 疊層士技術也就必須具備厚㈣、層數多、密度高與干擾低 之w目此’為更進—步縮小電路板空間需求，於是發 展itu入藏有被動7L件之多層電路板，係將該些被動元件以 膜狀方式堆疊於多層雷攸4c # a 層包路板疊層之間。而用以在電路板疊 層結構中形成有電容被動元件之材料與方法已以所關注 之焦點’現今’在此領域於„夕姑十少士々莊而 内於形成ί 多在多層電路板製程 "$ a則，先於介電層表面形成被動元件材 料，再以網印⑽nting)、光阻餘刻（photoresist_etching^ ㈣元件之形狀’以及被動元件容值或阻值，再 P介電層，再進行線路圖案化製程形成電路板内之線路 :。，亚it由該料層電性導接㈣被動元件與其它電子元 ::而，前述習知於多層電路板疊層間嵌置膜狀電容被 制^韻之㈣’雖可解決1知電路板表面之部分佈局性限 ^問喊’但讀動元件衫於電路板相之製程 電層及内嵌被動元件之間常因熱膨脹係數(崎咖

〇f Thermal Expanse, , ^ t , ^ |(J 離現象（Peeling issue)。 一 因此，如何提供一種可解決前述習 ::趨於輕薄短小的發展趨勢，並能提供有效數G電： ，動元件於半導體封裝單元及電子設備中，以提昇電 m之電性功能，乃是目前亟待解決的問題。 【發明内容】 繁於上述習知技術之缺點，本發明之主要目的係在於 18888 7 1305119 =供-種具電容陣細埋電子元件之電路板結構及其制 料’，可供使用者於製作電路板過程中，壓合高介電係數: '、、以直接形成具電容陣列之電路板結構。 =明之又一目的係在於提供—種具電容陣列及嵌 毛子騎之祕板結構及其製法，_承餘中 佈：::及以免除後續表面黏著電子元件造成電路板線路 布局稷雜及空間配置不足等問題。 •埋電==的係在於提供—種具電容陣列及锻 構及其製法，係可11㈣單製程形 2尚之電谷元件組合，並免除後續表面黏著電容元件於 =板表面料成電路板線路佈局㈣及㈣配置不足等 埋♦:發：之再一目的係在於提供-種具電容陣列及嵌 ==:=構及其製法’係可藉由簡單製程形 .所導致之繁雜製程問二避免於電路板層間钱埋被動元件 嵌:早_，及其他目的’本發明提供-種具電容陣列及 承截;^几< 之電路板結構之製法，主要係包括：提供兩 !载：及：高介電係數材料層，其中該承載板中嵌埋有電 兩:截二及該承載板之—表面具有複數電極板；以及將 载板間隔該高介電係數材料層進行壓合，且使該承載 =之電極板間隔該高介電係數細而相互對應，以 雷朽Γ兩承载板間之高介電係數材料層及相互對應之複數 電極板而構成電容元件陣列。 18888 8 1305119 其中該承載板之另—表面形成 該線路增層結構電性連接至電子元件及電構’並使 又上述之衣法復包括有該承載板、高 及線路增層結構形成複數個 ％係數材料層 載板及線路增層結·得以相互電=1通孔，俾使該承 埋電本發明亦揭露出-種具電容陣列及· 埋電子凡件之電路板結構，主要係包括 ^ f以及壓合於該高介電係數材料芦:二電係數材料 其中該承載板中嵌埋有電子元件，：該承载板：承:板， 有複數電極板，且該電極板係間隔該高介 =具 相互對應以構成電容元件陣列。 ’、數材#層而 又該承載板中形成有電性連接至該電 f，且該承載板復包括㈣路增層結構，其㈣=㈣ 另*面’亚使該線路增層結構電性連接 及電極板。 书丁凡件 此外，上述之結構復包括有複數個貫穿 ==層及線路增層結構形成之電鍵導通:板： 该承載板及線路增層結構間得以相互電性連接。 件使 因此，本發明之具電容陣列及喪埋電子元件 結構及其製法，主要係在該電路板結構之製程中 :已嵌埋有電子元件及佈設有電極板之承載板間隔高二 係數材料層而進行壓合製程，以利用該兩 : 電係數材料層及相互對應之複數電極板而構成二 另可精由形成於承載板中且電性連接至該電極板的導 18888 9 1305119 ?結：：形成電容元件向外作電性導接之正負極，使該電 2兀件陣列選擇性形成並聯及串聯之電性連接方式，進而 組合’·並可藉由嵌埋於承载板令的電子元件 以增加電性功能。 故，透過本發明之具電容陣列及嵌埋電子元件之電路 及•繼’可有效地使電路板結構朝向輕薄短小之 ^ 製作’同時可省去表面黏著（smt)被動元件於電 製程，從而可解決電路板表面之線路佈局及空 :制問題，更可簡化製程，避免習知於 間嵌置被動元件之繁雜製程，及因介電層與内嵌被動^ =因熱膨脹係數差異過A ’而於製程中出現剝離 現冢（Peeling issue)之問題。 【實施方式】 以下係藉由特定的具體實例說明本發明之實施方 :，熟悉此技藝之人士可由本說明書所揭示之内容輕易地 '、解柄明之其他優點與功效。本發明亦可藉由其他不 的具體實例加以施行或應用，本說明㈣的各仙節亦; 基於不同觀點與應用，在不悖離本發明之精神下進行各種 修飾與變更。又本發明之圖^料目單說明，並非依實際 尺寸描繪，亦即未反應出相關構成之實際尺寸，先予敘明二 、，以下之實施方式係進一步詳細說明本發明之觀點，但 並非以任何觀點限制本發明之範轉。 — “睛麥閱第2 A及2B圖，係為本發明之具電容陣列及嵌 埋電子元件之電路板結構之製法剖面示意圖。 瓜 18888 10 1305119 如第2A圖所示’首先提供二承載板2i及—高介電係 材料層22，該承載才反21中喪埋有電子元件2叫如主動 凡件或被動元件），且該承載板21之—表面具有電極板 U而在6亥承載板21之另一表面具有線路增層結構川， 且該電極板211係可藉由形成於該承載板21中例如導兩亡 孔2Ua或電鑛導通孔212b之層間導電結構212而電= 接至該線路增層結構214;並可藉由形成於該兩承載板Μ 表面之線路增層結構214電性連接至該電子元件213及電 極板2!卜進而使該電子元件213得以向外作電性延伸； 其中該線路增層結構214包括有介電層2l4a、疊置於气八 電層上之線路層2!4b，以及形成於該介電層中之導電^鼻 214c。 、、如第2B圖所示，將兩承載板21間隔該高介電係數材 料層22而進行壓合，並使該承載板21表面之電極板Η】 間隔該高介電係數材料層2 2相互對應，以利用該兩承載板 21間之高介電係數材料層22及相互對應之複數電極板211 而構成具複數電容元件24之陣列，進而形成具有電容陣列 及嵌埋電子元件之電路板結構。上述高介電係數材料層U 係可選自介電常數大之高介電層，如高分子材料、陶^材 料、陶瓷粉末填充之高分子或其相似物等，其材料可例如 為鈦酸鋇（Barium-titanate)、鈦酸銼鉛 (Lead-Zirconate_titanate)、無定形氫化碳（Am〇rph⑽s hydr〇genated carbon)所構成群組之任一者散佈於黏結劑 (Binder)中所形成，該黏結劑係例如樹脂、玻璃粉末等，亦 18888 11 1305119 . =崎、印刷或滾輪旋塗 兀件24可藉由形成於承飞成升y其宁肩“今 等層間導電結構2_ 的導電盲孔或電鍍導通孔 負極，藉以選擇/成私谷几件24向外作電性導接之正 性連接=與該電容元件陣列形成並聯及串聯之電 L:r因應實際電性需求提供不同電性組合。 215，且於結構214表面形成有絕緣保護層 .線路增層結構2 Μ成開孔心用以露出該 瞻 、、取外層線路之電性連接墊214d。 之電路板^製程，本發明之具電容陣列及嵌埋電子元件 壓入於，：：’主要係包括：高介電係數材料層22;以及 厂二=咖係數材料層22上下表面之承載板η，其 表面之表面設有複數電極板211 ’且該承載板21 Ϊ 係間隔該高介電係數材細而相互對 =用該兩承載板21間之高介電係數材料層22及相 互對應之複數電極板211 >載板21巾㈣㈣件陣列亚於该承 m /有電子70件213(如主動元件或被動元件）， 至ϋ载板21表面形成有線路增層結構214而電性連接 伸:私70件213 ’使該電子元件213得以向外作電性延 請參_ 3圖’㈣本發明之具電料列及嵌埋電子 =件之電路板結構其中之電容陣列模組示意圖。如圖所 :’利用兩承載板21間之高介電係數材料層以相互對 μ之複數屯極板211俾以構成具複數電容元件24之陣列 該些電容元件24可藉由形成於承載板中的導電盲孔 18888 12 1305119 · m戈電鍍導通孔212b等層間導電 件24向外作電性導接之正極盎 # 12’形成電容兀 元件陣列形成並聯及串聯之電性連’错以選擇性與該電容 性需求提供不同電性組合。 ，進而可因應實際電 請參閱第4圖，其係為本發 ' 子元件之電路；^ 之/、电容陣列及嵌埋電 .干，貫施例之剖面示意圖。如圖所 不本貫施例中，該電路板結構包括 口 ·22’以及壓合於該高介電係數材料層2!:= = •2!，且該承載板21兩表面 上:表面之承載板 板211’以及形成有提供該線路增層 極板211作電性導通之層間導電結構2 a。、〃、電 表面之雷搞;9 11总it- ’且該承載板2 1 Ϊ == 高介電係數材料層Μ而相互對

Ul L1間之高介電係數材料層22及相 互對C之復數琶極板211而構成電容元件陣列。 •路在該承载板Μ A高介電係數材料層22及線 籲路曰層、、構214中形成有複數個貫穿各層之 25,俾使該承載板21及線路 ^ 接。 纷θ層、'、σ構214之間得以電性連 、構：=發明之具電容陣列及歲埋電子元件之電路板 …構及，、衣法，主要係在該料板結構之製財，直接將 兩已佈設有電極板及谈埋有電子元件之承載板間隔高介電 係數材料層而進行壓合製程，以利用該兩承載板間 電係數材制及相互對應之複數電極板而構成電容元件陣 列’另可藉由形成於承載板中且電性連接至該電極板的導 18888 13 1305119 T盲孔或電錢導通孔，形成電容元件向外作電性 2式==件陣列選擇性形成並聯及串聯之電性連 安万式進而提供不同電性組 子元件，而可配何電子元件以增 反：埋有電 7_ 曰々电往功旎。如此，即右 ;电路板結構朝向輕薄短小之趨勢設計製作 ㈣_τ)被動元件於電路板表面之 =決電路板表面之線路佈局及空間限制問題，更可^ cs知於多層：路板疊層間嵌置膜狀電容被動元 勝你:以及因介電層與内嵌被動元件之間因熱膨 I、（CTE)差異過大，而於製程中出現㈣現象之問題。 示中僅以部分之電容元件與電容陣列表示，實 谷元件與電容陣列之數目與夾層之數量以及相對 =置、，係依實際製程所f而加以設計絲置於電路板 而以上所述僅為本發明之具體實施例，僅係用以例釋 ^明之特點及功效而已’並非用以限定本發明之可實施

Hi亦即二本發明事實上仍可做其他改變，因此，舉凡 項技術者在未脫離本發明所揭示之精神與技術範缚 範園切等效修飾或改變，仍應由後述之申請專利 【圖式簡單說明】 弗1圖係為習知將被動元件安置於半導體晶片接置區 或外之電路板額外佈局面積上之示意圖； 弟2Α及2Β圖係為本發明之具電容陣列及嵌埋電子元 件之電路板結構之製法剖面示意圖； 18888 14 1305119 第3圖係為本發明之具電容陣列及嵌埋 板=構中電容陣列模組示意圖；以及 弟4圖係為本發明之具電容陣列及嵌埋電子 反結構另—實施例之剖面示意圖。 【主要元件符號說明】 1 電路板 元件之電

半導體晶片 被動元件 電極板 212a 212b 、 25 212 213 214a 214b • 214c 214d214 -215a 導電盲孔 電鍍導通孔 層間導電結構 電子元件 介電層 線路層 導電結構 電性連接墊 線路增層結構 開孔 215 21 22 240 24 絕緣保護層 7夂載板 高介電係數材料層 陣列 電容元件 15 18888

Claims (1)

1305119 十、 y 一.…'、，.…' . 申請專利範圍：p判月柄声正替換頁 3 94145810號專利申請案 Γ (97年7月曰） 種具電容陣列及喪埋 __ 法 ，係包括： 队埋包子兀件之電路板結構之製 提供兩承餘及 板中嵌埋有電子元件 针m承载 數電極板； ^承载板之一表面具有複 於该承载板之另—表面形成 增層結構包括4 線 層、及形成於該介電層中之私層上之線路 兮導恭亡^丨亍ω ± 中之¥电目孔，該線路層藉由 料书目孔電性連接至”子 路增層結構最外層之表面具有電性連接I 線 使該間t該高介電係數材料層進行壓合，且 相互對、之電極_隔該高介電係數材料層而 及相互對應之㈣〜 間之向介電係數材料層 ㈣二 構成電容元件陣列；以及 2. 形成有：盤：板、咼介電係數材料層及線路增層結構中 路增層結構之間相互電性連接。孔俾使該承載板及線 圍第1項之具電容陣膽埋電子元件 妒成右構之製法’復包括於該線路增層結構表面 緣保護層，且該絕緣保護層 以路出該電性連接墊。 用 範圍第1項之具電容陣列及嵌埋電子元件 ' 構之製法，其中，該導電盲孔係作為電容 18888(修正本) 16 3. 1305119 γ牛向外作電性導接之正負^申請案 列形成並聯及串聯之電性連护 乜5亥毛各元件陣 如申請專利範圍第；I Jg夕B : ._ ^ 員之具电容陣列及嵌埋+ 2 之電路板結構之製法，並 」及甘入埋电子元件 高分子材料、陶瓷材料、二回介電係數材料係由 , ' 陶I粉末殖充之t八"7 5. 相似物之混合物其中一者。 /、兄之巧分子及其 種具電谷陣列及嵌埋 括： …件之電路板結構，係包 南介電係數材料層； 壓合於該高介電係數材料層 中該承載板中谈埋有電子 表面之承载板，其 具有複數電極板，且該 載板之-表面 料居而如π Μ由 間隔該高介電係翁好 科層而相互對應以構成電容元件陣列； _數材 線路增層結構，传今 哕娃,々说班 “於5亥些承載板之另一声而 該線路增層結構包括有介電最 表面， 線路層、及形忐 $置於該介電層上之 嚐及形成於该介電層中之導 < 藉由該導電盲孔電性連 S ，该線路層 該線路增声電子元件及電極板，且 将s層、，，。構取外層之表面具 複數個電錄導通孔，性連接塾，以及 2JL ’丁、貝牙该承載板、高介雷扦叙 材#層及線路增声έ士播..y± 门"电ir、數 構之間相互電性連接。 ㈣及線路增層結 如申請專利範圍第5項之且恭 之電路板結構，俨包括於二’及嵌埋電子元件 —砂 構奴包括於该線路增層結構表面弗成士 、吧緣保護層，且該絕緣 "有 又日〜战有開口用以露出 18888(修正本) 17 19.4.甲i〇號專利申請案 1305119 I 1 ι··ι._ Win f日修p正替換 l{ 該電性連接墊。 7· :範圍第5項之電子元件 ===:極該!電盲孔係作為電容康 8. 並聯及串聯之，、D猎Μ使邊電容元件陣列形成 γ-电性連接。 如申凊專利範圍 之電路板处構 j、之具電容陣列及嵌埋電子元件 材料、陶其中’該高介電係數材料係由高分子 之混合物其中：、陶瓷粉末填充之高分子及其相似物 ’、、者。 18888(修正本) 18