TWI304681B - Low voltage differential amplifier circuit and bias control technique enabling accommodation of an increased range of input levels - Google Patents

Description

ΜΓΚΓ2Τ~~ 年月日修正替換頁 1304681 14730twf.doc/m 九、發明說明： 【發明所屬之技術領域】 本發明是有關於差動放大器，且特別是有關於一種特 別適用於低壓操作的差動放大器電路以及一種能够調節輪 入電位的增加範圍的偏壓技術。 【先前技術】 差動放大器（differential amplifier)可用於放大並且産 生一作爲兩個差動或互補的輸入信號之間差值的函數的輸 出k號，因此本身可以地拒絕差動輸入線上一般的的雜 訊，而能够檢測相對弱的信號電位。在這點上，傳統的積 體電路差動放大器设计包括提供具有電流鏡（current mirror)負載的輸入電晶體的差動對，該輸入電晶體的差 動對耦接到電流源以便提供一個單一輸出信號回應。然 而，當電晶體尺寸和電源電位趨向减少時，就不能獲得所 述傳統電路設計的理想的操作特性，並且電路的功能性對 電晶體參數、溫度以及作電壓驗賴程度日益增加而達 到非常重要的程度。 【發明内容】 、綜上所述，本發明是有關於一種低壓差動放大器電路 以及-種能義節輸人錢的增加範圍的偏餘制技術。 在本發明之-實施例中，提供—種絲放大器，該差 器在其輸出端提供基本對稱的電壓轉換以回應於提 ===輸入信號。所述放大器包括-耦接到電源電 電机鏡’—差動對，用於接收_到電流鏡的輸入 Ι304·— 9Q0 單曰秦正替換頁 信號並且蚊其之_如；1麟，麟將差動_ 制參考€㈣；以及1路路徑，減於電流鏡和參考 電壓源之間。 在另-實施例中，提供_種差動放大器，該差動放大 器包括··-電流鏡，該電流鏡包括具有第―、第二以及控 制端的第-和第三電晶體，其巾電流鏡爐到電源電壓 源；-差動對，該差動對包括具有第―、第二、控制以及 基底端的第二和第四電晶體，所述差動對耦接到電流鏡； 一電流源，包括具有第一、第二以及控制端的第五電晶體， 所述電流源耦接到差動對和參考電源電壓源；以及一個控 制電路，其耦接到第三和第四電晶體的基底端以用於控制 它們的臨界電壓。 在另一實施例中，提供一種特別適合於低壓操作的差 動放大器，該放大器使用基底偏壓來控制Ν通道差動輸入 電晶體的臨界電壓(threshold voltage)以便允許更寬範圍的 輸入電位。更進一步，在此公開一種其中引入附加偏流(bias current)而特別適合於低壓操作的差動放大器，該差動放大 器使付輸出上拉（pull-up))電流增加而不增加下拉 (pull-down)電流。 在又一實施例中，提供一種用於産生和控制差動放大 器的基底偏壓的方法，所述差動放大器包括一個與其基底 偏壓被控制的差動放大器相同的差動放大器。將所述相同 的放大器的一個輸入設置爲固定的偏壓並且另一輸入連接 到其基底偏壓被控制的差動放大器的輸入之一。所述相同 1304681 14730twf.doc/m 的差動放大器的輸出與第二固定的偏壓進行比較，以及根 據該比較來産生控制信號，所述控制信號依次控制所有差 動放大器的基底偏壓。 為讓本發明之上述和其他目的、特徵和優點能更明顯 易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說 明如下。 【實施方式】 請參考圖1，其繪示傳統金氧半導體(metal oxide

semiconductor, MOS)差動放大器100的示意圖。傳統MOS 差動放大器100包括以下相關部分：電流鏡和差動對電路 102，包括串聯連接的p通道電晶體104和N通道電晶體 106 ’與之相並聯的是串聯連接的P通道電晶體11〇和n 通道電晶體112。電晶體104和110的源極端連接到電源 電壓源（VCC)，同時襄晶體106和112的源極端（節點 TAIL)經由電流源N通道電晶體108而搞接到電路接地的 參考電壓電位，所述電晶體108的閘極端連接到VCc。 電晶體104和110的閘極端一起麵接到如圖所示那樣 具有寄生電容的電晶體110的汲極端（節點MIRROR)。 所以電晶體104和100形成習知的電流鏡電路配置。電晶 體106的閘極端連接到輸入線114 (IN)，同時電晶體Π2 的閘極端連接到互補輸入線116 (INB)。電晶體1〇6和 112的後閘極(back gate)或基底接點一起耦接到第三輸入 線118 (NBIAS)。在電晶體104和1〇6公共連接的没極 端的節點120(節點OUTbi)處獲得傳統MOS差動放大器 93712. 2 7 — 年月日修正替換頁 I3046lSLvf.d〇c/m 100的輸出，以輸入到反相器122並且隨後在線124上輸 出（OUT) 〇節點120如圖所示那樣具有寄生電容。别 在所述的傳統MOS差動放大器1〇〇中，期望具有工 作在飽和區域的電晶體108以便使得流經放大器1〇〇'的電 流相對地獨立於電晶體108的汲極到源極電壓抓）以 及IN線114和INB線116上的電壓的絕對電位。然後通 過電晶體108的閘極到源極電壓（Vgs)以及取線114和 INB線116上電壓之間的差值來確定在節點12〇上 (〇UTbi)和在電晶體11〇汲極的MIRROR上的輸出電 壓，並且所述輸出電壓獨立於這些電壓的絕對電位（共模 電位）。包含反相器122以便將線124上的輸出銳化2且 該反相器引起電源電位VCC與接地電位之間的一個最大 振蕩(swing)。 請參考® 2,驗具有i.ov通道長度和2 8"寬的N 通道電晶體以及用於具有丨仰通道長度和6 (^寬的Μ 道電晶體的汲極電流的圖形說明，並且所述汲極電流作爲 在上述兩種情况中用於Vgs=1.6伏特幅度的Vds幅度的函 數。如能够確冑的那樣，兩個電晶體都緣示出在大約〇6 伏特vDS之上的相當平彳旦的飽和特性。 現在再參考圖3，示出另一圖形說明，其描述了用於 圖1所述的電晶體的汲極電流特性，但是對於N型和p型 。又備來口兒/上述電晶體分別具有〇·2^和〇 21#的最小通 道長度。很明顯，這兩個Vds必須大於大約〇·6伏特以致 於接近處於飽和並立於Vds。然而，#通道長度接近 130電_ gmm—— 年月日修正替換頁 這些最小值時，電晶體實際上從不飽和。 現在再參考圖4，進一步的圖形說明示出了先前圖形 中兩個最小通道長度電晶體的汲極電流，該汲極電流作爲 具有VDS=i.6伏特幅度的vGS的幅度的函數。]^通道設備 需要至少1·0伏特以便具有100//A的汲極電流並且p通 道設備需要h25伏特的vGS以便具有100//A的電流。給 出這些特徵，用於放大器1〇〇的電源電壓必須與用於電晶 體丨〇8的2·0伏特相似以便勉强運行於飽和區域，並且具 有足够的差動電壓以便實際上將所有的電流引入到具有高 輸入電位的一側信號的IN或ΙΝΒ的最小高值必須是至少 1.6伏特。 、 根據現在的MOS技術，電源電壓VCC能够是ΐ·6伏 特或，更低。另外，在一些將可比差動放大器1〇〇用作輸 入緩衝器的産品中，僅線114上的ΙΝ信號路徑切換，同 夺線116上的inb信號保持在一個固定的參考電壓上，所 述固疋的參考電壓能够如〇·8伏特一樣的低。 ϋ很明顯，對於放大器100的理想的操作無需任何要求 就能f符合這些條件，並且放大器1〇〇的性能對電晶體參 數酿度、以及操作電壓的變化敏感以致於到達非常重要 的程度富線114上的in信號下降到〇·8伏特時，對inb 線1/6上僅施加〇·8伏特，節點TAIL必須實質上接地以 便獲得任一電流流經電晶體112，並且將存在跨接在電晶 體108上的非常小的VDS。 所以，通過電晶體108的電流將非常依賴於電晶體本 1304681 14730twf.doc/m F3712T2T^ — 年月日修正替換頁 身的VDS。另外，節點MIRR〇R將不得不大於〇8伏特而 小於電源VCC以獲得任一電流流經電晶體iiq，直中任一 電流將通過電晶體104而被鏡像。所以，所有的電流流經 放大器100的右側時，電晶體112將具有〇·7的Vds。因 爲所有的電晶體以非常小的VDS和VGS來運行，所以如先

前所述那樣，通道長度必須實質上處於最小允許長度，以 便具有適當的通道寬度。 X 言月參考圖5，利用ι·6伏特的電源vcc、固定在〇·8 伏特的線116上的ΙΝΒ信號、在大於〇·25伏特小於〇 8伏 特之間轉換的線116上的線114的IN信號，以及利用如 通常那樣的處於〇.〇伏特的電晶體1〇6和u 壓，來說關1所示放大H⑽電路賴擬操作^考該 圖，很明顯，差動放大器100的輸出〇UTbi變形並且不對 稱主，問題會出現是因爲利用〇 8伏特的信號腿，所 =即使喊點TAIL實質上接地也存在通過電晶體的非 承小的電流。接著’這樣導致流經電晶體丨⑺的非常小的 電流通過電晶體104而被鏡像進而將節點〇UTW拉高。全 :結果在於線m上的信號ουτ具有一個非常失真的工 界cy—cli)。問題的根本原因在於電晶體112的臨 基底正向偏ί低臨界的方法__體112的 Μ和112的基底偏壓 m 爲 特之外(儘管0.5伏特作爲電晶體 的界電壓過高，電晶體觸具有本身偏壓的基底以 I30,01 'twf.doc/m 年月日修正替換頁 便維持對稱），在與先前_曲線所述的那些先前 ϋ的條件下而示出了放大器刚電路的性能。如所能够確 疋的那樣，結果能够充分地提高放Α||丨⑻電路的性处， 但疋具有55.6%工作周期的輸出仍舊不對稱。 §P通道電晶體l〇4、n〇 ‘‘慢(si〇w)，，（高 低飽和電流）並且N通道電晶體剛、112 “快(f^,電^ f界電壓，高飽和電流）以及輸入_口麵❺共模電位 南時’具有NBIASJiiL偏壓的臨界電麵少的贿並且放

大器100的性能受到不利的影響。在這些條件下，當信號 取高時，節點0UTbi被下拉的太低。在以上電晶^口^ 壓條件下，需要將NBIAS的電位設置爲ov。所以需要一 種方法以便回應於電晶體特徵、電壓以溫度變換從而控制 基底偏壓（NBIAS)。 工

現在再參考圖7,示出一產生並且控制NBIAS電位的 電路700。該電路700包括以下相關部分：第一差動放大 為702，與有關所有其基底偏壓被控制的差動放大器相 同’其在該實施例中是圖1所示的差動放大器。連接到節 點“DRIVE”的差動放大器702的輸入等效於圖1中被連 接到輸入“IN”的放大器的輸入。將節點DRIVE設置爲 通過由電阻R1和R2組成的電阻分壓器所確定的參考電 壓。將該參考電位設定得稍微低於差動放大器702的第二 輸入上的參考電位“INB” ，其連接與其基底偏壓被控制 的差動放大器的第二輸入端相同的信號，即圖1情况中的 INB 。在所示的電晶體704和706的公共連接没極端 11 I3〇46i§7l〇twf.doc/m 年曰修正替換頁 720 (OUTbi)上獲得差動放大器漏的輪4。由於晶體感 特徵、電源電壓、溫度以及“腿，，電位的變換，所以放 大器700的輸出電位也將變化。在圖丨的情况中，由於相 同的電晶體、電源電壓以及溫度變化，通過適當地選擇電 阻R1和R2此够進行差動放大器7〇〇的輸出改變以便反 映其基底偏壓被控制的差動放大器的輸出變化。 電路700進-步包括：―個第二電流鏡和差動放大器 724,包括串聯連接的P通道電晶體726 *n通道電晶體 728，以及與之並聯的串聯連接的p通道電晶體乃2和n 通道電晶體734。電晶體726和732的源極端連接到vcc， 同時電晶體728和734的源極端通過電流源N通道電晶體 730而耦接到電路接地的參考電壓電位，所述電源N通道 電晶體730的閘極端接VCC。 將電晶體726和732的閘極端一起輕接到電晶體732 的汲極端以便形成電流鏡。電晶體728的閘極端連接到 OUTbi卽點720，同時將電晶體734的閘極連接到串聯連 接的電阻R4和R5的中間（節點TRIP)，其中串聯連接 的電阻R4和R5包括連接在VCC和接地端之間的分壓器 736。 / 在電晶體726和728之間提供節點738 (〇FF〇以作 爲一對串聯連接的反相器740，742的輸入，該一對反相器 用於將（OFF)輸入到附加的反相器744和N通道電晶體 748的閘極端。電晶體706和712的基底接點連接到節點 718，同時也耦接到串聯連接的電阻752 (R〇)和n通道 年月日修正替換頁 電晶體754之間的節點（NBIASI)，如所示那樣，電阻乃2 (R0)和Ν通道電晶體754耦接於VCC和接地端之間。 與Ρ通道電晶體756的閘極端一樣，電晶體754的閘極端 也耦接到節點718，其中Ρ通道電晶體756的源極和汲極 端一起耦接到VCC。電晶體756在節點NBIASI上起到遽 波器電容器的作用。同樣將節點718上的NBIASI ^ ，通道電晶_ 一端以便在二上提 仏號。反相器744的輸出被提供到電晶體7私的閘極端， 同時電曰曰體748搞接到接地的線上以便回應於施加於電晶 體748的閘極端的〇FF信號。 通過第二差動放大器724來監控節點〇UTbi720並且 將節點OUTM720與節點TRIP上的參考電壓進行比較。如 不節點OUTbi720完全降到TRIP電位之下，那麼第二差動 放大器切換並且導致線750上的NBIAS信號變爲接地電位 (ground)，否則線718上的電壓（NBIASI)通過電晶體 746而直到線750 ( NBIAS )，其中通過跨接在電晶體754

上的電壓降來設置線718上的電壓。 如先前所示關於圖1所示的傳統MOS差動放大器 1〇〇’其具有工作在飽和區域的電晶體1〇8和具有足够的差 動輸入信號，當線114上的IN信號相對於線116上的INB 虎爲“高”時，通過電晶體106的用於節點120OUTbi 的下拉電流’由於其vGS是固定的，其是通過流經電晶體 108上的電流來確定的。該電流也不依賴於信號ιΝ的絕對 電位。當1N相對於INB爲“低，，時，通過電晶體104的 13 1304卿· +月日修正替換頁 用於卽點120OUTbi的上拉電流，等於流經電流鏡電晶體 110的電流，流經電流鏡電晶體110的電流再一次等於流 經電晶體108的電流。該電流也不依賴於線116上信號INB 的絕對電位。所以，因爲對於兩個電晶體來說，用於反相 器122輸入端的負載電容的充電電流是相同的，所以節點 120OUTbi上的上升和下降邊緣轉換實質上相同。 如先前所述那樣，不能够獲得理想的特徵並且通過電 晶體106和112的電流也不再完全被電晶體1〇8的Vgs所 控制，但同樣依賴於IN線114和INB線116上的電壓的 絕對電位。由於信號IN在INB的固定參考電位上上下變 動，所以IN的“高，，值高於INB的“高，，值。所以當取 咼時雨通過電晶體1〇6的下拉電流比當取“低，，時而 通過電晶體112的電流要大，導致更小的上拉電流通過電 晶體104。進一步，通過電晶體1〇4的上拉電流不等於通 過電流鏡電晶體110的電流，原因是兩個電晶體的不同的 汲極到源極電壓。這些不同於理想的分歧的最終結果在於 節點120OUTbi上的下拉電流大於上拉電流並且如根據圖 6所能够確定的那樣，下降和上升邊緣電壓轉換不對稱。 爲了獲得對稱的轉換，必須增加上拉電流而不增加下 拉電流。根據該發明，通過從節點MIRR〇R到接地端添加 一個附加的電流路徑來實現上述目的，該電流路徑不流經 晶體感1〇8(圖1)。 現在再參考圖8，示出一根據本發明的差動放大器電 路800，其巾增加上拉電流而不增加下拉電流，以便通過 14 i3〇m一 9^：Ι2Γ2Τ--------- 年月日修正替換買 附加一個從郎點MIRROR到接地端而不流經電晶體8〇8 (相應於圖1的電晶體108)的電流路徑而獲得對稱轉換。 差動放大電路800包括以下相關部分：一個電流鏡 和差動放大器802,包括串聯連接的P通道電晶體8〇:和 N通道電晶體806，與上述兩個電晶體相並聯的是串聯連 接的P通道電晶體810和N通道電晶體812。電晶體8〇4 和810的源極端連接到VCC，同時電晶體8〇6和812的源 極端經由電流源N通道電晶體808而耦接到電路的接地 端，所述電流源N通道電晶體808的閘極耦接到vcc。電 晶體804和810包括一個電流鏡，同時電晶體8〇6和812 包括一個差動對。電晶體808包括一個電流源。 將電sa體804和810的閘極端一起輕接到電晶體81〇 的·汲極端（節點MIRROR),該電晶體81〇具有如θ所指示 的寄生電容。電晶體806的閘極端連接到輸入線8m(in 同時電晶體812的閘極端°連接到一個互補輸入線 (INB)。將電晶體806和812的後閘極或基底接點一 耦接到第三輸入線818 (NBIAS)。在電晶體8〇4和⑽6 公共連接的汲極端的節點820(節點OUTbi)處獲得差動放 大器電路800的輸出，以用於反相$ 822的輸入和 .824上的輸出（〇UT)。節點也繪示出如所指岑 生電容。 ’、的苛 差動放大器電路800進一步包括如先前所述那樣 個附加的電流路徑，該附加的電流路徑包括耦接在電曰 810的基底接點和接地端之_㈣連接的N通道電=體 15 1304嫩· doc/m

826和828,電晶體826的基底接點減到線818並且其 極端減到線816。如所示那樣，電晶體⑽ ^ 接到VCC。 、稱 通過提供這個附加的電流路徑，當附加的電流流 晶體810時，電晶體81〇的Vgs增加，接著，電晶體_ 的VGS增加並且因此上拉電流將增加而不影響通過電晶 806的下拉電流。能够調節電晶體826和微的尺寸以致 於通過電晶體804的上拉電流足够提供對稱的電壓轉換。 現在再參考圖9,在有關先前所示的曲線而所述的以 及有關圖6所述的相同的條件下來制先前圖形中所示的 差動放大器電路8GG的回應。現在節點_上的正向和 換幾Ϊ對稱並且工作周期非常接近職。圖8所示的 口放大器電路800可優選地代替圖7所示的第一差動放 大器702以便使得NBIAS控制電路能够更加精確地 動放大器電路80〇的性能。 ” 广也^如所述圖7的基底偏壓電路持續地接通以便維持基 f電。在DRAM巾’待機電流(Standby euiTent)非常 二丄，且當在軸操作中使用DRAMs時，該待機電流變 〆 的關鍵。爲此原因，希望得到一種用於减少NBIAS 二、和控制電路上的待機電流的裝置。DRAMS包括-個 j控制時間間隔的内部時序電路，在所述時間間隔上， 謂的“自我更新模式”時，自動更新職Μ中存 路和1 &本發明的一個實施例使用該相同的内部時序電 時間間隔以便將圖7所示的差動放大器接通短暫的一 16 1304681 14730twf.doc/m 段時間，並且在該時間期間對節點“0FF”上的電壓電位 採樣以便周期地將NBIAS設置爲如先前所述的合適的電 位。在採樣周期之間斷開流經差動放大器的電流。採樣間 隔的周期一般來說是l〇ns，同時DRAM的内部計時器的 周期一般是5ms。所以，由NBIAS産生和控制電路所下拉 的平均電流减少2000級。 圖1〇示出了實施上述省電特性的電路900。輸入信號 REGPLSB是一個能够周期地産生以便更新DRAM的有效 ，脉衝。REGPLSB的脉衝寬度比接通差動放大器、採樣 節點“OFF”上的電位以及設置NBIAS所要求的脉衝寬 度要寬。在節點“ENABLE”上産生一個較短的脉衝，該 =衝具有通過反相器19413的延遲來設置的寬度。當信號 PAS.S”高時，通過傳輸閘M24/M12來採樣節點“〇FF” 的電壓電位，並且基於“OFF”的電位，將鎖存器13/15設 置爲合適的狀態以便既能設置NBIAS等於NmASI上的電 壓或能够接地。 在關閉傳輸閘之前，給予差動放大器足够的時間以便 調整並且使得“OTF”節輯職合適的電位是重要的。 如果過早採樣“OTF”，那麼節點將始終是高的以及電晶 體⑽接通並且將NBIAS放電爲地電位。如果被給予足够 的時間以便進行赃的“贈”的校正電位是低 ，那麼對 =聰AS來說將要花費很長時間來達到其合適電位，因爲 即點NBIASI上R0和M9組合的阻抗很高。反相器鏈I6-I2i 上的延時_ OFF @採樣進行足够長時間的延遲以便確 17

1304慨一 保節點達到其穩定的狀態值。 電阻R1的額定值是60k歐姆，電阻R2的額定值是40k敗 姆’電阻R3的額定值是25k歐姆，電阻R4的額定值是 l〇〇k歐姆，以及電阻R0的額定值是500k歐姆。當然，如 期望一特殊應用那樣，能够改變這些值。 圖11的時序圖不出了與圖10的基底偏壓産生器電路 90〇相關聯的REGPLSB、ENABLE以及PASS信號的相斜 時序。 雖然結合具體的部件、電路以及偏壓技術而描述了以 上本發明的原理，但是應該清楚地理解，僅作爲實例而砟 對發明範圍的限制來進行以上的描述。特別是，應該意織 到·上述公開内容的教導將向相關技術的這些技術人員建 4其他的修改。所述修改可以包括其他的特徵，這些其他 的特徵可以是本事已知的和可用於代替或除在此已經描述 的特徵之外的特徵。儘管在特徵的特殊組合的該申請中 明了權利要求，但^理解··在此公開内容的範圍也 =以明顯方式或隱含方式或任—般化或其修改形式所八 二的任-新穎的特徵或—麵穎特徵的組合，其對 ^士員來，是顯而易見的，公開内容的範圍是否涉及丄 4·、任—權利要求中要求的相同的發明並且是否緩和了、 :;====的技術問題。因此申請人 的權利。特或述特徵的組合闡_權利要求 測靴 twf.doc/m 換頁 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 和範圍内，當可作些許之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 圖1是傳統MOS差動放大器的示意圖； 圖2是作爲汲極到源極電壓（Vds)幅度的函數且用 於具有1·0//通道長度和2·8//寬的N通道電晶體以及用於 具有1.0//通道長度和6.0#寬的p通道電晶體的汲極電流 的圖形說明，並且在上轴種情况巾，概極電流具有等 於1.6伏特的閘極到源極電壓（Vgs)幅度； 圖3疋圖1中所說明的電晶體的汲極電流的特徵曲 =對於N和P設備來說，所晶齡職有最小的通 道長度0·20//和〇.2i# ; ^4制了输_巾_最小通道長度電晶體的汲 =:紐極電流作爲具有Vds=1,伏特的v〇s: 特、m轉變高於0.25伏特而低於〇 8伏特，以== 特的電晶體106和112 伙 電路的模擬；12的基底倾⑽US)的圖i所示 的那些相同條件之下的圖！的電路^^制形中所說明

I3〇46i§7l〇twf.doc/m 圖7疋根據本發明的電路的示意性說明，該電路産生 並制差動放大器的基底偏壓（NmAS)，所述差動放 大器等效於圖1中所示出的所有有關的放大器； 圖8是根據本發明的另一代表性差動放大器電路的進 二步示意性說明，在該放大器電路中，增加上拉電流而不 增加下拉電路以便通過從節點MIRR〇R到地的附加的電 流路徑而獲得對稱的轉換，所述附加的電流路徑不流經 晶體808 ; 、圖9是在與關於圖6所示模擬的所述相同條件下，先 前圖形中所示的電路的回應的曲線； 一圖10是根據本發明的電路的示意性說明，諸如圖1 所示那樣，該電路選擇性產生並且控制差動放大器中的一 些電晶體的基底偏壓（NBIAS)，該電路進一步包括省 電路；以及 圖11是與圖10電路的某些信號相關聯的時序圖。 【主要元件符號說明】 100 :差動放大器 102 :電流鏡和差動對電路 104,110 : P通道電晶體 ’ 106, 112 : N通道電晶體 114 :輸入線（IN) 116 ··互補輸入線（INB) 118 :第三輸入線 120 :節點 OUTbi 20 122 :反相器 124 :線 VCC :電源電壓源 TAIL，MIRROR :節點 NBIAS :基底偏壓 700 :電路 702 :第一差動放大器 704, 706, 712, 746, 748 :電晶體 718 :節點 720 :節點 OUTbi 724:第二電流鏡和差動放大器 726, 732, 756 : P通道電晶體 728, 730] 734, 748, 754 : N 通道電晶體 738 :節點（OFFi) 740, 742, 744 :反相器 750 :線 752 :電阻（R0) DRIVE, TRIP，NBIASI :節點 IN :輸入

Rl，R2 :電阻 800 :差動放大器電路 802 :電流鏡和差動放大器 804, 810 : P通道電晶體 806, 812, 826, 828 : N 通道電晶體 1304681 14730twf.doc/m 9； ；Τ2727* 曰修正替換ΐ 808 :電晶體 814 :輸入線（IN) 816 :互補輸入線（INB) 818 ··第三輸入線（NBIAS) 820 :節點 OUTbi 822 :反相器 824 :線 REGPLSB :輸入信號 ENABLE，NBIASI :節點 19-113 :反相器 16-121 :反相器鏈 PASS :信號 M8，M9 :電晶體 M24/M12 :傳輸閘 R0，R1，R2，R3，R4 :電阻 13/15 :鎖存器 22

Claims (1)

1304681

97-06-12 十、申請專利範圍： 1· 一種差動放大器，在且一 其上的多數個差動輸人信號的應於施加於 輸，該放大器包括：虎的Λ貝上對稱的多數個電壓傳 電流鏡，耦接到一電源電壓源； 入信號其==於該電流鏡輸差動輸 • m祕將該麵_接 一電流路徑，耗接科•鮮&二轉’ 該參考龍源之間；以Γ 共控制節點與 一偏壓信號産生器，具有—個選擇性地將 唬耦接到該差動對的一輸出。 θ、2·如中請專利範圍第1項所述之差動放大器，其中該 個用於選擇性地將該偏壓信號輕接到 3·如申請專利範圍第1項所述之差動放大器，其 偏壓産生器更包括一個省電電路。 β、4·如申請專利範圍第1項所述之差動放大器，其中該 偏壓産生器回應於一採樣間隔以便提供該偏壓信號。 一 5·如申請專利範圍第4項所述之差動放大器，其中該 採樣間隔小於一自我更新模式的一時間間隔。 6·—種差動放大器，耦接一第二差動放大器，該差動 放大器包括： 一電流鏡，包括具有一第一端、一第二端和一控制 23 l3〇468l 月· w正替換頁 97-06-12 〜電晶體’该電流鏡搞接到一電 端的—第一電晶體和一第 源電壓源； 端以及一^動對，包括具有一第一端、一第二端、一控制 對耦接到了第三電晶體和-第四電晶體;該差動 制端66-=源，包括具有—第—端、—第二端以及一控

弟五私晶體，該電流源柄接到該差動對和一參考 私澄源；以及 &制電路到該第三電晶體和該第四電晶體 =土底端，並依據該第二差動放大器的—輸出上的一信 以選擇性控制該第三電晶體和該第四電晶體的臨界 I "亥控制ι路更用以週期性地啟動該第二差動放大器。 λ如申請專利範圍第6項所述之差動放大器，其中該 ^兒路更包括—個_於—電流路徑的—輸出，該電流 k叙接於該電流鏡的—公共控綱與縣考電壓源之

8·如申請專利範圍第6項所述之差動放大器，其中該 控制電路更包括一個省電電路。 9·如申請專利範圍第6項所述之差動放大器，其中該 制電路回應於—採樣間隔以便提供-偏壓信號。 士 >10·如申請專利範圍第9項所述之差動放大器，其中 该採樣間隔小於-自我更新模式的—時間間隔。 U、一種用於控制一差動放大器的一基底偏壓的方 /，該差動放大器耦接一第二差動放大器，該方法包括： 24 1304681 月日落正替換頁 97-06-12 感測该第二差動放大器的一輪出上的一信號電位； 的根據被感測的該信號電位，來選擇性控制該差動放 大器的該基底偏壓；以及 週期性地啟動該第二差動放大器。 士口口 12·如申印專利範圍第11項所述之用於控制差動放 大裔的基底偏壓的方法，更包括·· 一—將-個附加的偏壓電流路徑提供給該差動放大器的 以便使得—上拉電流增加而實質上不增加流 '、二《亥是動放大态的一第二電晶體的—下拉電流。 大二範圍第12項所述之用於控制差動放 大為的基底偏壓的方法，更包括： 的一電节據σ亥基底偏壓選擇性控制該附加的偏壓電流路徑 大哭範圍第11項所述之用於控制差動放 大的基底偏昼的方法，更包括· 在第操作模式期間，將一控 底偏壓的控制，並且在H紗供…亥基 路。 弟—刼作杈式中，關閉該控制電 15甘如申請專利範圍第14項所述之胁控制差動放 大器的^底偏_妓，其中該控 上 隔以便提供-偏堡信號。 w狀抹樣間 16.如申請專利範圍第 動 大器的基底偏壓的方法，並 =用則工制差動放 模式的-時間間隔。/、中雜樣咖小於-自我更新 25 ' 1304681 ¢1¾ —^ 1 97-06-12 17· —種基底偏壓産生電路，其包括·· —差動放大器；以及 叙接到該差動放大器的一切換電路，具有用於接收 一時間信號的一輸入和用於提供一開關基底偏壓信號的一 輸出。 18·如申請專利範圍第17項所述之基底偏壓産生器 電路，其更包括一個省電電路。 φ 19·根據申請專利範圍第17項所述之基底偏壓産生 器電路，其中一時間信號小於一自我更新模式的一時間間 隔〇

26