[go: up one dir, main page]

TWI304234B - Semiconductor package fabrication - Google Patents

Semiconductor package fabrication Download PDF

Info

Publication number
TWI304234B
TWI304234B TW095107222A TW95107222A TWI304234B TW I304234 B TWI304234 B TW I304234B TW 095107222 A TW095107222 A TW 095107222A TW 95107222 A TW95107222 A TW 95107222A TW I304234 B TWI304234 B TW I304234B
Authority
TW
Taiwan
Prior art keywords
semiconductor package
semiconductor
solderable
drop
barrier
Prior art date
Application number
TW095107222A
Other languages
English (en)
Other versions
TW200711009A (en
Inventor
Martin Standing
Mark Pavier
Robert J Clarke
Andrew Sawle
Kenneth Mccartney
Original Assignee
Int Rectifier Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Int Rectifier Corp filed Critical Int Rectifier Corp
Publication of TW200711009A publication Critical patent/TW200711009A/zh
Application granted granted Critical
Publication of TWI304234B publication Critical patent/TWI304234B/zh

Links

Classifications

    • H10W70/041
    • H10W46/00
    • H10W70/093
    • H10W70/098
    • H10W72/0113
    • H10W72/20
    • H10W72/30
    • H10W72/60
    • H10W90/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/245Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H10W46/401
    • H10W46/607
    • H10W72/01331
    • H10W72/07251
    • H10W72/073
    • H10W72/07331
    • H10W72/251
    • H10W72/29
    • H10W72/325
    • H10W72/352
    • H10W72/354
    • H10W72/926
    • H10W72/932
    • H10W90/10

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

1304234 九、發明說明: 【發明所屬技術領域3 相關申請案 本申請案係根據並主張2005年3月4日以“Depositing 5 Passivations Using Jetting Technology (Ink·Jetting),’為名提 申之美國暫准申請案第60/658,607號的優先權,其揭露内容 在此以參照方式併入本說明書。 本發明係有關於半導體封裝體之製造。
【先前技術3 10 發明背景 發明係有關於半導體封裝體之製造及半導體封裝體。 在製造半導體封裝體時,通常需要加工其零件。舉例 來說,在讓渡予本發明之受讓人的美國專利申請案第 11/138,141號中,揭示一種封裝體之製造方法,其中半導體 15晶粒之前方表面經受一多重步驟製程,以藉此在該晶粒被 組裝於一傳導容器之前承接一鈍化體。 在根據本發明之製程中,使用一按需滴出沉積技術以 在半導體封裝體零件上形成一主體。根據本發明之製程可 以比方說在半導體晶粒之表面上形成一純化體、在半導體 20封裝體之導線架部分上形成―介電體、或諸如此類。 按需滴出沉積之主要優點在於製程步驟之減少。以下 為習知製私與典型按需滴出製程之比較: 習知技藝 旋塗材料 按需滴出 印刷材料 1304234 乾燥材料之揮發物 乾燥材料 紫外線曝光 固化材料 顯影材料 固化材料 習知方法具有缺點,因為:a)它需要的材料比最終結 構所需者為多;b)材料需要顯影,這意味所產生之化學物 與廢棄物將招致極大的成本;c)需要額外的步驟;d)造像用 之光起始劑系統可能削弱材料之效能;e)光工具之損壞或 10 污染可能導致鈍化層中產生開口進而造成問題。 另一方面,按需滴出沉積可:減少廢棄物;減少步驟; 加工不平坦表面;改變一單一操作中影像的厚度;不像習 知技藝般具有易受污染之缺陷。 按需滴出已知可使用於: 15 零組件標示; 在電漿顯示面板上沉積介電質;
印刷電路板生產及標示; 使用貴金屬及半貴金屬之細緻幾何電路跡線印刷。 然而,尚無任何研究顯示按需滴出沉積被用以製造半 20 導體封裝體零件如半導體晶粒、導線架等。 本發明之其他特徵與優點將可從本發明之參照隨附圖 示做成的下列說明中突顯出來。 【發明内容3 本發明係為一種製備半導體封裝體之方法包括:辨識 1304234 一半導體封裝體零件上之參考標記;依據該被辨識參考標 記定位一可按需滴出沉積材料之按需滴出頭;以及將該可 沉積材料沉積於該半導體封裝體零件之一表面上以產生一 圖案。 5 本發明亦為一種製造半導體元件之方法包括:形成一 傳導體,該傳導體包括一易受錫膏消耗之材料;將一屏障 沉積於該傳導體之頂部,該屏障可以避免易受消耗之該材 料的消耗;以及將一可焊錫體沉積於該屏障之頂部。
本發明又為一種製造多晶片模組之方法包括:以按需 10 滴出法將傳導跡線及介電體沉積於一導線架上以形成一可 以承接半導體元件之積體電路體;以及以按需滴出法將辨 識指標沉積於該導線架上。 圖式簡單說明 第1圖為一根據本發明實施例備製之半導體封裝體零 15 件的頂部平面圖; 第2圖為第1圖中該零件沿線條範圍2-2且從箭頭方向 檢視之橫剖面圖; 第3圖為另一根據本發明實施例備製之半導體封裝體 零件的頂部平面圖; 20 第4圖為另一根據本發明實施例備製之半導體封裝體 零件的頂部平面圖, 第5圖為一具有複數個晶粒之晶圓的頂部平面圖; 弟6圖為一具有複數個晶粒之晶圓在電極形成後的頂 部平面圖; 1304234 第7圖顯示第4圖中該晶圓之部分5-5在複數個可焊錫 層被形成後的狀態; 第8圖顯示該部分5-5在根據本發明之方法形成一鈍化 體後的狀態; 第9A圖例示一用以執行本發明方法之系統的範例; 第9B及9C圖例示一沉積操作; 第10圖例示一導線架之頂部平面圖;
第11圖顯示第10圖中該導線架之一放大部分; 第12至22B圖例示一使用根據本發明之方法製造多晶 10片模組的製程;以及 第23至25圖為第22B圖中該多晶片模組之橫剖面圖。 ^ 】 較佳實施例之詳細說明 參考第1及2圖,一根據本發明製成之半導體封裝體零 15件的範例包括一半導體晶粒10 ’該半導體晶粒10於其第一 主要表面上具有第一功率電極12及控制電極14 °在較佳實 施例中,該晶粒1〇包括至少一形成於該第一功率電極12上 之可焊錫體16、至少一形成於該控制電極14上之可焊锡體 Μ、以及一設置於該第一功率電極12及該控制電極14上之 20鈍化體18。該純化體18包括開口 以使位於該苐一功率電 極12上之該可焊錫體16曝光,以及開口 22以使位於該控制 電極14上之該可焊錫體16曝光。在較佳實施例中,該電極 12、14係以鋁或矽化鋁做成,且該可焊錫體16係以一三重 金屬堆疊或任何可焊錫材料做成。該三重金屬堆疊可於其 1304234 頂"卩包括一銀層,如鈦/鈀/銀之三重金屬堆疊。 该開口20可比該可焊錫體16為寬。故,該可焊錫體16
鈍化體18之間以—環繞該可焊錫體16之缺口 24隔開。 且’主思的是’在較佳實施例中,該開口22亦可比位於該控 5制電極14上之該可焊錫體16為寬,藉此,缺口 26產生於該 鈍化體18與位於該控制電極14上之該可焊錫體16之間。然 而’亦須注意的是,在根據本發明之半導體封裝體零件中, 該可焊錫體16與該鈍化體18之間並不需要缺口。因此,舉 例來說,各該電極12、14可包括一覆蓋其整個表面之可焊 10錫體以及設置於該可焊錫體上之鈍化體18。其它變化在沒 有背離本發明之範圍與精神下亦可實施。 該鈍化體18宜比該可焊錫體16為厚。故,該可焊錫體 16並不延伸超過該純化體18。亦即,各該可焊錫體16宜設 置於其個別開口 20之底部且不抵達其頂部。 15 根據第1及2圖中該實施例製成之半導體封裝體零件可 具有垂直傳導變化且因此在其面對該第一主要表面之第二 主要表面上包括第二功率電極28。舉例來說,根據第}及2 圖中該實施例製成之零件可為一功率MOSFET,其中該第 一功率電極I2為源極、該第二功率電極28為汲極、且該控 20制電極14為閘極。 然而,根據本發明之零件並不限於垂直傳導型元件。 參考第3圖,其中相同的數字代表相同的特徵,根據第二實 施例之元件可為覆晶類型,在此一情況下,該第一功率電 極12、該第二功率電極28、及該控制電極14被設置於該晶 1304234 粒ΓΓ共同表面上。根據第二實施例之零件可為一功率 ^件如功率賺ΕΤ,在此—情況下,該第_功率電極= 為源極、該第二功率電極28為 極。 且該控制電極14為閘 按卜來參照第4圖,其中相同的數 _
10 :據第三實施例之半導體封裝體零件在其主要表::: 括一單—功率電極28,且不同於第-實_及第二實施 例’其並不包括控制電極。根據第三實施例之零件可為比 方說垂直傳導型二極體,其中,其功率電極中—者(亦即陽 極或陰極)於其表面上包括在可焊錫體财含有開口之鈍 化體18 ’各關口比其環繞之各該可焊錫體16為寬且該純 化體18宜比該可焊錫體16為厚。
這三個實施例之類似處在於,在每一範例中,位於一 側之所有電極皆被組態成可以一料黏膠如錫膏或傳導環 15氧直接連接至一基板如電路板上之傳導襯墊。易言之,該 可丈干錫體16被設置於同一表面之所有電極上以允許直接連 接至一基板上之傳導襯墊。因此該鈍化體18保護該晶粒且 可在該零件被安裝時做為防焊劑。請注意,本發明並不限 於上述特定晶粒,其可應用至高電子移動率電晶體(ΗΕΜΤ) 20如氮化鎵族電晶體、積體電路等。 根據本發明之半導體元件可依據下列製程製造。 參考第5圖,首先,複數個晶粒1〇以傳統方式形成於一 晶圓50中。因此,舉例來說,在較佳實施例中,複數個垂 直傳導型功率MOSFET以任何已知方式形成於一矽晶圓 1304234 上0 其二入’一接觸金屬層以任何已知之傳統方式被沉積且 圖案化。因此,在較佳實施例中,一前方金屬層被沉積於 形成該MOSFET之該晶圓5 〇上且被圖案化以為各該晶粒i 〇 5形成該第一功率電極12(以下稱為源極接觸點或源極)及該 控制電極14(以下稱為閘極接觸點或閘極),如第6圖所示。 適合此一用途之前方金屬可為鋁或矽化鋁。
接下來’一可焊錫前方金屬被沉積於該接觸金屬層之 上。該可焊錫前方金屬可為任何適當的金屬組合如該三重 10 金屬組合鈦/纪/銀。 之後,該可焊錫前方金屬層被圖案化並於各該接觸點 如該源極接觸點12上留下至少一可焊錫體16,如第7圖所 示。因此,在較佳實施例中,該可焊錫前方金屬被圖案化 以在該閘極14及該源極12上產生至少一可焊錫體16,或者 15 更佳地,在該源極12上產生複數個可焊錫體16。 之後,如果各該晶粒之第二功率電極有需要的話,一 後方金屬接觸點(未示)被沉積於該晶圓50之後方。因此,舉 例來說,在較佳實施例中,一汲極後方金屬形成於該晶圓 之後方。該汲極後方金屬可以鋁或矽化鋁做成且進一步加 20 工以包括一可焊錫三重金屬組合。 接下來參照第8圖,根據本發明,一鈍化體18(以斜線 繪製)透過一按需滴出可沉積材料(可沉積材料)之按需滴出 沉積被形成於該晶圓50之前側,以形成該鈍化體18。請注 意,根據本發明,該可沉積材料被沉積成在沉積後將具有 11 1304234 該鈍化體18之期望圖案。因此,在較佳實施例中,該可沉 積材料於沉積後將具有該開口 20、22。如此,該製程將可 消除習知技藝為獲致圖案化成包含開口等之鈍化體所需的 多重步驟。根據本發明製成之半導體晶粒可於一傳導容器 中矣且裝以獲得如美國專利申請案苐11 /13 8,141號所示之封 衣體。 第9圖顯示一按需滴出系統之範例的概略圖,該按需滴 _ 出系統被使用以將一按需滴出可沉積材料如可沉積介電之 按需滴出沉積至半導體封裝使用之工作件如導線架。該系 1〇 統包括按需滴出頭(列印頭)30、一用以承接該工作件之平台 32、一圖案辨識系統34、電腦控制系統%、圖案儲存部分 38、以及平移腳架39。 該列印頭30將該可沉積材料沉積於一位於該平台32上 之工作件(如該晶圓50)上。該列印頭3〇宜包括一壓力泵浦以 及複數個沿其寬度以一直線隔離之噴嘴。喷嘴之數量視列 _ I類型而疋’通彳為⑽或更多。透過該壓力i浦之壓力 ^晶的攪動’壓力被施加至該可沉積材料(其呈流體形式)。 二果’該可沉積材料被逼出該列印頭之各該噴嘴並以液滴 20 /式退出’該液滴朝該工作件(如第6圖中之該晶圓5〇)前 進。為形成-圖案,該列印頭在該基板上往返移動。列印 碩驅動電路單獨控制各該100或更多的單獨嘴射 器以產生 位圖衫像檔中所指定之需求圖案。 該列印頭30宜安裝於一起重臺架上以控制其相對於該 工作件之位置。該起重臺架亦可具有_照相機及/或紫外線 12 1304234 或紅外線固化或乾燥單元。 該照相機可做為該圖案辨識系統34之一部分。該圖案 辨識系統被用以使該泵浦頭30與該工作件適當對準。节昭 相機提供對準以使該工作件可以和欲印刷於該工作件上之 2案對準。該對準係理想地依據基準做成,該基準為純粹 為對準目的而放置於該工作件及該影像上之大致獨—益二 的形貌體。該基準通常為一形狀,如十字形、正方形'、、圓 形等。發生於一產品上之自然形貌體如閘極襯墊、角落等 有時亦可做為基準使用。 1〇 該電腦控制系統3 6使用一 x _ y· z平移腳架對準該列印頭 3〇且操作該列印頭30以依據一儲存於該圖案儲存部分“中 之影像將-圖案沉積於該工作件上。該影像檔可以任何形 式儲存,如CAD檔、GDSII或Gerber檔。較佳地,該影像檔 為gerber形式且在印刷前被轉換成位圖。Gerber為廣泛使用 15於印刷電路板製造之通用刻度搬運形式。Gerber可以各種 不同的CAD軟體產生且一旦產生後即變成一通用稽。 各該影像檔宜包括一印刷層(包含欲在該工作件上印 刷成一圖案之影像的層)、一邊緣層(說明該產品之總體尺寸 且主宰可印刷區域之最大程度的層)、及一對準層(其包括準 20確對位至該印刷影像之該基準)。實際上只有該印刷層會被 印刷。請注意,可以具有不止一層印刷層。 該x-y-z平移系統係根據Cartesian空間定位系統。詳言 之,如本發明所使用者,該列印頭3〇及該工作件藉由沿一 或兩個方向移動該平台32及/或該列印頭30之方式被相對 13 1304234 對準。 >考第9B及9C圖,舉例來說,該平台32(上方放置該工 件)僅沿y軸(從頁面退出之軸)移動;而該列印頭3〇則可沿 轴㈣之X軸移動。在較佳實關中,y軸具關鍵性,原 因有三。第一,該承
10
15 一第—㈣陣列可首先在-操作中沉積於社作件上(見 第9B圖)°然後’該列印頭30可在x軸方向上以噴嘴高 相鄰喷嘴之間的距離)之1/2、1/4移動,以填充被沉㈣滴 之間的缺口,進而增加該被沉積液滴之密度。 -旦該工作件被粗略對準且固定至該平台&,該圖案 20辨識系統34之該照相機被指向一指定搜尋區域以尋找美 準。當每-實體基準皆被找出時,中央與座標被計算。: 後’該平台被移動以使該工作件與該影像上之基準相符, 或者該影像被點陣化以使該影像與該工作件上之基準準確 地互壓。實際上存有公差,亦即,該導線架上之各該形貌 32沿y軸移動以將該工作件定位於該 歹J:頭30下方。第二,當欲承接該可沉積材料之區域的需 求I度大於A列印碩3()_次操作所能覆蓋之區域的寬度 時’該列印頭30沿㈣移動。亦即,該圖案無法從該列印頭 30之-位置上在—單—沉積步驟中被實現時。第三,該列 頭30可以在y軸方向上以微小增幅移動,以使落於該喷嘴 之間之區域透過在每次操作巾使射嘴位置相對於該工作 件地稍微挪動被造像,進而改進關案之解析度。欲沉積 該按需滴出可沉積材料時,該列印頭3()在與y軸橫切之X轴 方向上移動。因此’如第犯及冗圖所示,該可沉積材料之 14 1304234 體皆稍具不準確性。因此,該座標被取平均值。結果,美 準越多,出現的對準失誤就越少。典型上,為求歧μ t ’-般❹三或四個基準並將其放置於該影像之極端以 給予點與點之間最大的距離以增加準確度。 5 f現«程最容易的方法是考慮對準兩個完全相同的 衫像,-者位於幻燈片上另一者位於紙張上。放置於該影 像之極端上的形貌體透過移動紙張或移動幻燈片之方式最 容易用於對準該影像。對準影像之方式有二。第一,該工 作件可對準至該印刷影像。選擇性地,該影像可點陣化以 10和該工作件對準。後者較佳。 按需滴出沉積之適當機器之一為傳統上使用於紙張與 纺織基板之印㈣變性平床X_y^。這麵^早已被用於 印刷電路板之加工,且經發現適合用於本發明之半導體封 裝體零件之加工。 15 以下為本發明之方法如何實現的範例。首先,一具有 期望圖案之gerber檔被產出並儲存於該儲存部分%成為影 像檔。然後該gerbei:檔被載入並轉換成位圖,以備印刷。 之後該工作件被放置於該平台32上。一旦印刷週期開 始,該工作件與該影像由該照相機以該基準對準。然後, 20對應該影像檔之影像的圖案以該列印頭30被印刷至該工作 件0 請注意,该系統可進一步包括燈單元。燈單元之新增 在某些情況下可提供好處。舉例來說,如果該可沉積材料 以紫外線為基礎,它可以在印刷之後馬上被固化或固定(固 15 1304234 定一辭係用以說明加稠材料以防止流動之部份固化)。如果 該材料為非紫外線且包括一溶劑,則可在印刷之後馬上完 全或部分驅動該溶劑。在兩種情況下,燈宜緊鄰安裝於該 列印頭30並於該印刷週期中開啟。 5 適合做為該可沉積材料以形成該鈍化體18之材料為具 有低吸水性、高附著力、在高濕度及溫度(THB)下具分層抵 抗力、具高温抵抗力、溶劑抵抗力及化學抵抗力之有機鈍 化體。 春 性質並不一定存在於-單-材料類型中。基礎材 1〇料業已經研究以發掘其個別的性質,實驗發現,該可沉積 材料主要宜以有機聚矽氧(矽樹脂)為基礎。有機聚矽氧具有 良好的吸水性數值及良好的高溫安定性。因此,材料發展 破展開以期產出一種以有機聚矽氧為基礎且可符合上述需 求之材料。根據實驗評估,矽環氧與矽聚酯比其他有機矽 15樹脂更具優點。 ^ 在開發適當的可沉積材料時,宜從組合與混合當中傳 可旎地取得優點。一般而言,較佳的目標應該是獲得·· 0比環氧、聚亞醯胺及雙馬來亞醯胺可獲得者更高的 抗水性; 20 2)高附著力; 3) 堅韌的非易碎塗層; 4) 高溶劑抵抗力; 5) 咼溫抵抗力;及 6) 低固化溫度(如低於210。〇 16 1304234 經發現,在某一範圍内達成任何顯著的改善可能會使 另一範圍中的效能降低。舉例來說,原始的矽樹脂展現良 好的抗水測試結果但卻獲得極差的溶劑抵抗力。增加環氧 基可增加溶劑抵抗力。然而,當材料抵達溶劑抵抗力變成 5可接受程度之點時,抗水性反倒變得令人無法接受。 在本發明一實施例中被做為可沉積材料使用之聚合物 合金包括矽聚酯樹脂、矽環氧樹脂、丙烯酸酯及光起始劑 (SPEA)。以極基礎之術語而言,以下為§1^八中使用或可以 使用之基礎材料的相關屬性列表: 1〇 1}矽環氧降低矽樹脂之固化溫度,並增加矽樹脂之交 聯; 2) 矽聚酯亦降低矽樹脂之固化溫度,且改善材料之機 械特性(使其更堅韌);及 3) 僅可以紫外線起始劑/觸媒劑起始之丙烯酸酯具有 特別稠密之交聯,且可改善溶劑抵抗力,並可在可能導致 易碎與低附著力下改善抗水性。 良好的效能結果以最新世代的81>]2八在可靠性測試中 被達成。因此,我們相信,SPEA為形成鈍化體之適當材料。 雖然SPEA為鈍化晶粒之適當選擇,仍有加工上的困 2〇 、,比方說此一材料在某些表面條件上的控制問題。詳言 4材料係以極高程度的溶劑為基礎,而基板之表面處 里中微小的差異有時候會導致該材料之溼度與流動上顯著 的差異。雖然可以克服spEA之控制上的困難,製程中第二 層材料可以克服此一問題且賦予極大的益處以改善材料固 17 1304234 定與加工之效能。 適當的第二材料為SPEARi-UVac。SPEARi_UVac具有 每一材料群組中某些最佳的屬性。它亦可帶來某些優於單 一薄膜系統之優點,最令人振奮者為遠端起始。 5 在SPEARi-UVac+,基礎的SPEA材料和光起始劑被移
除以前相同(矽聚酯樹脂、矽環氧樹脂、及丙烯酸酯)。將 Ri添加至SPEA之末(SPEARi)代表該丙烯酸自旨零件目前兩 要遠端起始。該UVac材料為一種完全紫外線固化丙烯酸酯 系統,其於混合物中包含額外的起始劑。該額外的起妒峭 10 係為達成該SPEARi層之遠端起始而設的。 製程如下: 1) SPEARi被沉積於一預備以本發明按需滴出沉積法 鈍化之基板的整個表面上; 2) SPEARi被乾燥(溶劑被驅離); 3) 紫外線丙烯酸酯被沉積成為SPEARi上之影像層· 4) 紫外線丙烯酸酯透過在365nM頻率之紫外線光、線下 曝光被固化; 5) 尚未被UVac塗覆之SPEARi被顯影;及 6) 完整的鈍化堆疊被固化。 20 如果該起始劑被包含於該SPEA層中,它將導欵材料固 化至一在該基板被曝光至紫外線光線後可能阻礙顯影之程 度。透過在該紫外線丙烯酸酯層中使用該遠端起始劑, SPEARi中之紫外線反應僅發生於該仍^層所覆蓄之區 域。SPEARi層在沉積該UVac層時被乾燥但未被固化,這音 i S] 18 1304234 味著該紫外線起始劑(如果黏性夠低的話)將被抽入SPEARi 層0 雖然SPEARi未被完全固化,因為它需要熱固化,遠端 起始意味著存在某些溶劑抵抗力,其可解決許多與在顯影 前僅固化頂層之成層製程有關的問題。 上述製程使影像印刷可以在一不受晶圓加工、金屬處 理及基板表面條件之變化影響的可控制表面上執行。該雙
20 層系統亦可提供顯著的效能優勢,使其較單層系統具有更 大的可撓性。 丙烯酸S旨通常可對水分及溶劑提供高抵抗力。這係部 分由於高密度交聯所致,此亦為附著力及易碎性之不佳效 月b的原因。然而,SPEARi與UVac之間的介面具有某一程产 之父聯與結合,這意味著附著力及易碎性問題相較於直接 放置於基板上之丙稀酸而言已被改善了。 因此,丙烯酸酉旨提供附加的障礙以防水份與溶劑之侵 襲,並由於其堅硬表面而帶來良好的刮傷抵抗力。此外, 在雙層系統中,水分運輸通常會受介面干擾。 优用一可沉積材料以在— 導體封裝體零件上形成-鈍化體18。—目前為止 討論之半㈣《體料為半導體晶粒,其可與其斤 體零件組裝或雜裝在—起。“均製㈣㈣於丰ΐ 體晶粒。根據本發明之製程亦可比方說包括沉積—可^ 傳導材料以在-半導體封裝體零件如導線架上形成 圖案俾形成一電阻或誘電器’或—可沉積介電材料 19 1304234 比方說一電容之介電體。因此,根據本發明之製程可用以 製造一完整的半導體封裝體及/或多晶片模組。舉例來說, 如下所述,完整的多晶片模組可以本發明之方法製造。 以下概述可用以製造根據本發明一應用範例之多晶片 5 模組的步驟: 1. 導線架預清洗; 2. 沉積一第一介電質及固化; 3. 沉積一第一介電導體及固化;
4. 沉積固晶黏著劑; 10 5.拾放晶粒及固化固晶黏著劑; 6. 沉積一第二介電質及固化; 7. 互連沉積及固化; 8_沉積一第三介電質及固化; 9.第二層互連沉積及固化; 15 10.最終鈍化沉積及固化; 11. 施用傳導支座絕緣子;及 12. 分割/測試/捲帶。 各個製程步驟之詳細說明如下: 1.導線架預清洗 20 在根據本發明沉積介電質以前,可能需要預清洗該導 線架。該預清洗步驟可用以提高後續介電質對表面之附著 力。在某些情況下,該預清洗可能牵涉電漿蝕刻之使用以 移除該表面上存在之任何固有的氧化物或致污物。 第10圖顯示一包括複數個單獨元件位置40之典型導線 20 1304234 架線帶的影像。基本上,導線架在其表面上具有若干材料 厚度(如雙口徑)。透過使雜據本發明之按需滴出沉積,可 以在该導線架之特定區域中施加介電質並產生隆起於該導 線架之平面之上的垂直結構。結果,有利地,形成導線架 5之需求被消除且可使用成本較雙口徑型低廉之單一口徑的 非形成導線架。 該導線架40之特寫顯示於糾圖中。設置於該導線架 40中之圓形孔U使該導線架40可以在各個製造步驟中編索 引。該導線架40通f是由0FHC銅或銅合金如〇c或 U) TAMAC4做成。為了降低後續層與該導線架4〇之間的壓 力,可使用具有降低熱膨脹係數之導線架合金,如銅_翻· 銅合金或堆疊。在這兩個範例中,該導線架4〇可能塗覆一 金屬表面以增加後續製程步驟中所添加之材料的附著力。 舉例來說’該導線架40可塗覆鎳銀以將固晶材料禱成合金 I5俾在該導線架40與半導體晶粒或封裝體之間形成一堅固的 附著結合。 參考第11圖,折線區域44代表各個元件被製造之製程 區域。一旦各該元件被加工,該折線區域44所約束之單獨 區域即被分割或蝕刻以產生一具有以實線46表示之尺寸的 2〇封裝體。該實線46與該折線料之間的區域被加入以容納切 割刀片或分割工具所移除之切口以及任何與該分割工具有 關的位置公差。因此,該折線44中之單獨的矩形(以該實線 46表示)代表分割後之最終產品尺寸。透過將注意力集中於 一由第11圖中各該矩形所代表的單一區域,可以說明完整 21 1304234 的封裝體或多晶片模組可以按需滴出沉積製成。 2·第一介電質之沉積 第12圖顯示該導線架4〇之一單獨部分在第一八“ ;丨電層48 被沉積後的狀態。該介電層48在後續放置於封裝體上之曰 5粒與該導線架40之間形成一電性絕緣層。該介電層补係: 根據本發明之按需滴出沉積進行沉積。 該介電層48可為變性環氧、石夕氧院聚@旨環氧内稀酸醋 _ (SPEA)、聚亞醯胺、苯環丁稀(BCB)、或變性矽氧烷。所使 用之介電質在大部分情況下將透過溶劑之添加如甲苯、二 1〇甲苯、己烷、庚烷、十四烷、ΕΤ-OH、三曱笨或水被變性, 以使其得以通過該列印頭30之該喷嘴(第9圖)。使用之典型 的列印頭可為Xaar XJ500 (Xaar公司所生產)或Spectra SEl28(Dimatix所擁有之Spectra公司所生產)。一旦進入該列 印頭’材料通常會透過壓電泵浦所施加之壓力或電熱蒸鍍 15製程被射出至該導線架。液滴尺寸可在4至80pL之範圍内。 _ 崎獨,該導線架可加熱以協助使該液滴中之該溶劑乾 燥並使最終材料固定位置。視使用之材料而定,可接續一 紫外線或熱固化步驟。在某些情況下,紫外線與熱固化可 能需要。 20 3·第一傳導材料之沉積 為了產生局部化電性絕緣晶粒結合概塾,一傳導材料 以根據本發明之按需滴出沉積被沉積於該第—介電層48 上。請注意,在此-步驟中,-晶粒結合概塾可以一^線 冰積,該跡線將該晶粒結合襯墊重新分配至該封裝體中之 22 1304234 另一位置。 為了沉積一第一傳導層,一變性工業列印頭如上述
Xaar XJ500或Spectra SE128可用以沉積一以金屬粒子為基 礎之/谷劑。為求改良散熱並降低元件中之電性寄生電阻, 5宜在該溶劑中具有高裝載之金屬粒子。此等材料之範例包 括 Cabot AG-IJ-G_l〇〇-Sl 或 Harima NPS-J 或 NPG_J。理想 上,該粒子材料為銀、鍍銀之銅或金。銀填充粒子來源為 較佳選擇,其可產生可以和後續製程腳架所使用之填銀固 晶材料形成堅固結合的層。典型上,粒子直徑在2至3〇奈米 10 之間。金屬粒子尺寸之尺寸上限係由該列印頭之喷嘴直徑 固定。為求降低電性阻力,包含墨水之奈米粒子提供某些 最低阻力與最高熱傳導數值。這些材料亦可作為固晶黏著 劑使用以省去對分別固晶與第一傳導層沉積之需要。 使用以奈米粒子為基礎之金屬墨水的附加益處為,其 15固化或燒結溫度遠低於傳統射擊金屬墨水,通常在攝氏150 至300度之間。射擊墨水通常具有65〇度或更高的燒結溫度。 參考第13圖,一旦該第一傳導材料被沉積於該介電質 上’其即被熱固化以固定其位置並將該粒子結合在一起。 第13圖顯示沉積於該介電層48頂部之該第一傳導材料的影 20 像。如所示,三個傳導襯墊區域52、54、56產生於可含晶 粒之該導線架40上。該襯墊52及該襯墊56與該導線架電性 絕緣,而該襯墊54則與該導線架40直接接觸。將晶粒孤立 於一封裝體中之能力為含有比方說積體電路之多晶片功率 元件封裝體的特別優點,因為在某些情況下需要將低電壓 23 1304234 電晶體如控制ic與高電壓電晶體如功率二極體、M〇SFET 或1GBT隔離開來。 使用根據本發明之方法,其他按需滴出傳 導材料可以 /儿積以形成襯墊或軌道並以一按需滴出或可絲網印刷之屏 5 P早金屬(如鎳或鉑)及可焊錫表面劑(如錫膏、銀或錫)進行表 面處理。舉例來說,鎳軌道可依據本發明沉積並塗覆一按 而滴出可焊錫襯墊。舉例來說,鎳可塗覆銀。應注意的是, 々人以按需滴出沉積鎳、銀或任何其他金屬時,含有該材料 之墨水可作為該按需滴出可沉積材料使用。然後該墨水可 1〇處理(比方說透過乾燥及/或固化步驟)以在沉積後形成該襯 墊、執道等。鎳在寄生物較不重要的情況下(比方說作為IC 互連件)可以使用。 4·沉積固晶黏著劑 一旦晶粒結合襯墊52、54、56經過圖案化,即有必要 15將晶粒黏著至該襯墊。這可透過使用一預塗覆至該晶粒之 傳‘薄膜固晶材料(比方說Ableflex 8007)或一填銀環氧固 晶材料如Ablestik 84-1 LMSR4或Ablestik 8352L完成。以錫 貧及銀奈米漿糊為基礎之材料亦可供此一用途使用。 在使用傳統固晶黏著劑(如Ablestik 84· 1 LMSR4)時,廡 20用方法為壓力時間或正位移分發。此一製程被加入黏晶及 拾放没備中。應注意的是,替代製程如絲網印刷或根據本 發明之按需滴出沉積亦可用以塗覆固晶黏著劑。 第14圖顯示固晶黏著劑5 8被塗覆至該襯墊5 2、5 4、5 6。 請注意,固晶材料在此一範例中可為填銀環氧。 24 1304234 5.拾放晶粒及固化固晶黏著劑 參考第15圖,一旦該固晶黏著劑被沉積,特定的晶粒 便於一黏晶操作中從一捲帶被拾起並放置於黏著劑58上。 在此一特定範例中,三種不同的晶粒被放置於該封裝體 5 中。它們可為 International Rectifier 之 IRF6623 控制功率 MOSFET60、IRF6620同步功率MOSFET62及IRF3505單相 閘驅動器積體電路64等三種晶粒。一旦被放置後,封褒體 即以大約攝氏150至200度之溫度固化30分鐘到1小時。本範
例中所使用之晶粒的組合將可實現一單相電壓調節器模 10 組0 6·沉積第二介電質及固化 一旦該固晶黏著劑被固化,一第二純化層即被塗覆以 做為一協助整平封裝體之頂部表面的校平儀。第二介電層 68可透過使用根據本發明之按需滴出沉積塗覆。材料藉由 15列印頭(比方說xaar XJ-500)被沉積於一類似第9圖所示之 系統中。當塗覆該第二介電層68時,喷射頭定位系統之圖 案辨識必須可以辨識並補償前面晶粒放置與固化步驟中可 能發生於該半導體晶粒之任何旋轉或x_y重新定位。該製程 導致該介電質在該封裝體之整個表面上的位移,除了預備 20在該製程之後續腳架中被電性絕緣的區域66以外(即該半 導體晶粒上之襯墊),如第16、17及18圖所示。 该第二介電層68所使用之材料可為變性環氧、矽氧烷 聚酯環氧丙烯酸酯(SPEA)、聚亞醯胺、苯環丁烯(bcb)、或 麦〖生夕氧燒材料。為了改善該介電質之熱傳導,可能需要 25 1304234 使該介電質填充氮化獨、氮化銘或類似的熱傳導填料。在 每一種情況下,該傳導填料之直徑可為3奈米至2微米且充 分小以透過一按需滴出系統之頭部被沉積。如果該介電材 料之最終厚度大於比方說100微米,可能需要在該噴射頭之 5若干動作中將該介電質塗覆於該基板上。 一旦;儿積以後,δ亥弟一介電材料被固化。就環氧基系 統而言,固化溫度基本上在攝氏15〇至2〇〇度之間;就矽氧 烧基材料而a,固化溫度基本上在攝氏2〇〇至3〇〇度之間。 在某些情況下,紫外線固著劑被添加至該介電材料中。在 10此一情況下,一旦該材料被沉積,熱固化腳架在短暫的紫 外線曝光後開始。 在該第二介電材料將殘留物過濾至未塗覆電極的情況 下’而要-額外的清洗、漂淨與乾燥腳架。額外的清洗移 除所有的殘留物並確保該電極在互連件沉積以前已充分清 15洗μ庄思,選擇性地,該第二純化體可以其他方法如絲 购刷、鏤空版印刷或伸展方式沉積。 > 7.互連沉積及固化 、 >考第19圖,在δ亥第二介電層68固化後,傳導跡線7〇 被積於”亥封裳體上以在該功率元件晶粒、Μ及該π晶 20拉料之間提供電性連接以及即將構成與終端使用者之電路 5體的電性連接之襯墊區域H線7G可以根據本發 明之按需滴出沉積進行沉積。 於,封跡線7G係透過使用工業时墨頭將傳導“墨水,,沉積 ;、、體之表面的方式形成。所使用之喷墨頭範例可包 26 1304234 % 括比方說Xaar XJ-500或HP或Epson所販售之變性列印頭。 所使用之按需滴出系統類似第9圖中所例示者。然而,在此 一腳架中,資料被讀入電腦控制器以辨別IC襯墊之精確位 置。如第6節所述,1C與功率元件可接受X及y軸中的位置變 5化。該按需滴出系統應該透過重新定位該列印頭以及小幅 修改跡線繞線來補償電極位置中之任何變化。修改可包括 減少/增加該跡線之長度、修改該跡線相對於义或乂軸之角 度、或增加或減少該傳導跡線之面積。 B 第19圖顯示該封裝體在該傳導跡線被施加後的影像。 10在沉積期間,周邊襯墊區域被產生並連接至該IC襯墊。較 大面積的跡線被用以使該功率元件6〇、62上之源極分別立 連至该導線架4〇及該襯墊。該傳導材料理想上具有低陴 力、最好是接近純粹的銀或銅。典型的材料類似第3節所述 之該第一傳導材料。一旦沉積,傳導跡線材料被固化以乾 15燥溶劑並將該跡線固定於該封裝體上。 g 8·沉積第三介電質及固化 參考第19圖,不一定可以將1(:上的電極繞線至週邊襯 墊而不需要使連接其他襯墊之傳導跡線交又。第19圖中所 不之兩個1C襯墊示範此一現象。此一問題之解決之道為橡 2〇用按需滴出沉積以將一小面積之介電質(第三介電)塗覆於 需要由其他跡線“橋接”之跡線上。這例示於第2〇圖中。橋 接介電72材料將類似,如果不是完全相同於,第6節中戶斤述 用以形成該第二介電質之材料。 9·第二層互連沉積及固化 27 1304234 一旦該介電“橋接器”72就位,該按需滴出沉積系統之 苐一輪細作將完成該1C 64上之所有電極概墊與其位於該 封裝體週邊之指定襯墊或與位於該功率晶粒60、62上之電 極的連接。完成的繞線24顯示於第21圖。一旦被沉積,介 5 電質即被固化以乾燥該溶劑且固定該跡線。
亦可使該傳導跡線70及該介電橋接器72在同一印表機 上運作,唯各個材料使用分別的儲藏槽。因此,橋接與“配 線”可以在一單一製程步驟中完成,這需要使該“橋接,,介電 質可以在原位完全固化(比方說使用紫外線固化)或具有類 1〇似傳導墨水之固化時程。如果墨水與配線材料在一腳架中 被固化,很重要的是,該墨水中之金屬粒子不應貫穿 接器且不應妥協介電能力以求隔絕鄰接的跡線。、^ 1〇·最終鈍化及沉積固化 15 20 ^弟μ圖,形成與該封裝體表面上之傳導跡線須受 保護以免$終端使用者之加巧驟影響,比方說焊接 流、清洗及終端使用者之操作環境。因此’最終純❹76 被增加至晶粒表面以作為環境屏障。此—層通常為環氧基 材枓或料絲醋環氧丙稀酸_spea)、聚亞 二 =呵、或變性w該材料可以根據本發明之二 面,除了欲焊接轉端mm該職趙之整個表 66以外。之後該沉積步驟L化步《續。視== Z化材料而定’該鈍化固化製程步驟執行前 外線固定步驟。 、她备、 28 1304234 5 10 15 20 施用以射合金為基礎之料支聽緣子材料 -旦最終鈍化腳架被固化,_錫膏合金材料使用一變 性錫膏鋼板被沉積至該封裝體之週邊襯塾。較佳材料包括 含有錦球之錫銀銅合金。此一材料之進階細節揭示於同步 之美國申請案第胸〇,557號中,該申請案讓渡予本 案之料人,其完整揭露内容在此以參照方式併入本 =書。賴h奴目的W懦狀職提供一 觸點78陣列’其中每—獨立的接觸表面相對於該 之^,ΐΐ面皆具有相同的高度。第划圖顯示該封裝體 ★ /、 °亥錫貧合金被塗覆於該導線架4〇之週邊。 …第2沈圖中該封裝體之特寫顯示於第23、24及25圖中。 以等片該騎合金支座絕緣子Μ、該晶粒 二:& ^"電質、以及封裝體表面上之金屬填充跡線互 °的區域。该錫貧合金支座絕緣子78包括以錫膏矩陣 膝合在一起之傳導粒子,如美國申請案第1〇/970,557號所 示。 ^意’鎳屏障材料可以根據本發明之按需滴出沉積 方式沉積於_塾上以避免錫膏在後續腳架七肖耗之。-旦鎳被"L積以後’可以按需滴出沉積方式沉積一附加的可 賴層(如銀)以避免鎳氧化。之後,該錫膏合金支座絕緣子 σ、被形成因此,舉例來說,為避免被沉積襯墊中所含 之銀被該锡賞消耗’鎳屏障可沉積於該傳導襯塾之頂部以 做為屏障。然後一含可焊錫體之銀可形成於該鎳屏障體 上以使其更適合接受錫膏。 29 1304234 選擇性地,可絲網印刷之鎳與銀厚膜膏可塗覆至該襯 墊以取代形成該支座絕緣子以前所使用之按需滴出沉積材 料。 在此應注意的是,替代性材料包括奈米粒子填充膏亦 可做為塗覆該封裝體之該週邊襯墊的適當選擇。 12.分割/測試/雷射刻印/捲帶 一旦最終可焊錫接觸點被塗覆後,該封裝體將經歷分 割、測試、及雷射刻印。最後,元件進入捲帶以遞交給客 戶。 10 15 20 元件分割可以任何已知製程或已知製程組合執行。典 型的範例包括傳統以旋轉刀片切割、壓印、V形刻印、雷射 切割/剝離及研磨媒介喷水切割。壓印由於其低成本而較受 歡迎。該分割、測試、及捲帶製程可在單件式設備上執行 以縮小製造地面空間並增加生產量。 除了上述功能以外,用以控制按需滴出遞送以製造多 晶片模組之該圖案辨識系統34(第9圖)理想上具有下列功 能 1) 它可程式以辨識及儲存半導體元件晶粒電極相對於 晶粒上之參考點的位置。 2) 它可辨識及儲存每一晶粒相對於該導線架或載體上 之定位孔或對準標記的位置與方位。 3) 它可辨識及儲存每一晶粒相對於該導線架或載體上 之導線架或襯墊曝光區域的位置與方位。 4) 它可記憶每一晶粒上之每一電極被放置於該導線架 30 1^04234 或,體上的精確位置以供後續按需滴出製程腳架使用(比 方說第7節所述之製輕)。 5)匕可以從獨立圖案辨識設備輸入晶粒與襯墊位置資 料。 5 6)它可以比較實際襯墊位置資料輸入與所輸入之設計 資料(如Gerber檔)並修改列印長度、位置或數量以補償該封 裝體中之平移、旋轉、傾斜或累積公差失誤。
雖然本發明已依據其特定實施例說明如上,許多其他 變化與修飾及其他用途對熟悉此項技藝之人士而言將顯而 10易見。因此,本發明不宜受限於此處所揭露之特定内容, 而應以隨附申請專利範圍界定之。
【圖式簡單說明;J 第1圖為一根據本發明實施例備製之半導體封裝體零 件的頂部平面圖; 15 第2圖為第1圖中該零件沿線條範圍2-2且從箭頭方向
檢視之橫剖面圖, 第3圖為另一根據本發明實施例備製之半導體封裝體 零件的頂部平面圖; 第4圖為另一根據本發明實施例備製之半導體封裝體 20 零件的頂部平面圖; 弟5圖為一具有複數個晶粒之晶圓的頂部平面圖; 第6圖為一具有複數個晶粒之晶圓在電極形成後的頂 部平面圖; 第7圖顯不第4圖中該晶圓之部分5-5在複數個可焊錫 κι 31 1304234 層被形成後的狀態; 第8圖顯示該部分5-5在根據本發明之方法形成一鈍化 體後的狀態; 第9A圖例示一用以執行本發明方法之系統的範例; 5 第9B及9C圖例示一沉積操作; 第10圖例示一導線架之頂部平面圖; 第11圖顯示第10圖中該導線架之一放大部分;
第12至22B圖例示一使用根據本發明之方法製造多晶 片模組的製程;以及 10 第23至25圖為第22B圖中該多晶片模組之橫剖面圖。 【主要元件符號說明】 10...半導體晶粒 39···平移腳架 12, 28, 30··.功率電極 40...導線架 14...控制電極 44...折線區域 16…可焊錫體 46…實線 18...鈍化體 48, 68...介電層 20, 22··.開口 52, 54, 56...傳導襯墊區域 24, 26···缺口 58…固晶黏著劑 50. _ •晶固 66...區域 30...按需滴出頭 70...傳導跡線 32…平台 72...橋接介電 34...圖案辨識系統 24...繞線 36...電腦控制系統 76...最終鈍化層 38...圖案儲存部分 78…可焊錫接觸點 32

Claims (1)

1304234 第95107222號專利申請案申請專利範圍修正本97.08.
10 15
20 十、申請專利範圍: 1. 一種製備半導體封裝體之方法,包括: 辨識一位在半導體封裝體零件上之參考標記; 依據該被辨識之參考標記,定位一按需滴出式頭 部,該頭部係可沉積滴狀可沉積材料;以及 將該可沉積材料沉積於該半導體封裝體零件之一 表面上以完成一圖案。 2. 如申請專利範圍第1項之方法,其中該半導體封裝體零 件為一半導體晶粒。 3. 如申請專利範圍第2項之方法,其中該半導體晶粒為一 半導體晶圓之一部分。 4. 如申請專利範圍第1項之方法,其中該半導體封裝體零 件為一金屬氧化半導體場效電晶體(MOSFET)、絕緣閘 極電晶體(IGBT)、二極體、高電子遷移率電晶體 (HEMT)、兩極電晶體、結型場效應電晶體(JFET)或積 體電路。 5. 如申請專利範圍第1項之方法,其中該可沉積材料為一 介電質。 6. 如申請專利範圍第1項之方法,其中該可沉積材料為一 導電材料。 7. 如申請專利範圍第1項之方法,其中該半導體封裝體零 件為一導線架之一部分。 8. 如申請專利範圍第1項之方法,其中該半導體封裝體零 件為一傳導容器。 33 1304234 λ 9·如申請專利範圍第1項之方法,其中該可沉積材料為一 聚合物合金。 10. 如申請專利範圍第9項之方法,其中該聚合物合金包括 一石夕環氧。 11. 如申請專利範圍第9項之方法,其中該聚合物合金包括 一石夕聚醋。 12. 如申請專利範圍第9項之方法,其中該聚合物合金包括 一丙稀酸酉旨。 其中該可沉積材料包括 10 15
13. 如申請專利範圍第1項之方法 一有機聚碎氧院。 其中該半導體封裝體零 14. 如申請專利範圍第1項之方法 件為一多晶片模組之一部分。 15. —種製造半導體元件之方法,包括: 形成一傳導體,該傳導體包括一易被焊錫消耗之材 料; 將一屏障沉積於該傳導體之頂部,該屏障可以避免 該易被消耗之材料的耗盡;以及 將一可焊體沉積於該屏障之頂部。 16.如申請專利範圍第15項之方法,其中該易被消耗之材料 20 包括銀。 17. 如申請專利範圍第15項之方法,其中該屏障包括鎳。 18. 如申請專利範圍第15項之方法,其中該屏障透過一按需 滴出式製程被沉積。 19. 如申請專利範圍第15項之方法,其中該屏障係經絲網印 34 A1304234 刷。 20. 如申請專利範圍第15項之方法,其中該可焊體包括銀。 21. 如申請專利範圍第15項之方法,其中該屏障包括鎳,且 該可焊體包括銀。 22. 如申請專利範圍第15項之方法,其中該易被消耗之材料 為銀、該屏障包括鎳、且該可焊體包括銀。 23. —種製造多晶片模組之方法,包括··
10 以按需滴出式將傳導性磁執及介電體沉積於一導 線架上以形成一可以承接半導體元件之積體電路體;以 及 以按需滴出式將辨識性指標沉積於該導線架上。 24.如申請專利範圍第23項之方法,其中該指標包括零件編 號或製造日期。
35 1304234 ^ 七、指定代表圖: (一) 本案指定代表圖為:第(1 )圖。 (二) 本代表圖之元件符號簡單說明: 10··.半導體晶粒 12.. .功率電極 14.. .控制電極 16.. .可焊錫體 18.. .鈍化體 20, 22···開口 24, 26···缺口 八、本案若有化學式時,請揭示最能顯示發明特徵的化學式:
TW095107222A 2005-03-04 2006-03-03 Semiconductor package fabrication TWI304234B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US65860705P 2005-03-04 2005-03-04
US11/367,725 US7402507B2 (en) 2005-03-04 2006-03-03 Semiconductor package fabrication

Publications (2)

Publication Number Publication Date
TW200711009A TW200711009A (en) 2007-03-16
TWI304234B true TWI304234B (en) 2008-12-11

Family

ID=36953930

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095107222A TWI304234B (en) 2005-03-04 2006-03-03 Semiconductor package fabrication

Country Status (5)

Country Link
US (1) US7402507B2 (zh)
CN (1) CN101238562B (zh)
DE (1) DE112006000505B4 (zh)
TW (1) TWI304234B (zh)
WO (1) WO2006096639A2 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7524701B2 (en) * 2005-04-20 2009-04-28 International Rectifier Corporation Chip-scale package
US7230333B2 (en) 2005-04-21 2007-06-12 International Rectifier Corporation Semiconductor package
US7348656B2 (en) * 2005-09-22 2008-03-25 International Rectifier Corp. Power semiconductor device with integrated passive component
US8017978B2 (en) * 2006-03-10 2011-09-13 International Rectifier Corporation Hybrid semiconductor device
US20070215997A1 (en) * 2006-03-17 2007-09-20 Martin Standing Chip-scale package
US7884030B1 (en) 2006-04-21 2011-02-08 Advanced Micro Devices, Inc. and Spansion LLC Gap-filling with uniform properties
US8362617B2 (en) * 2008-05-01 2013-01-29 Infineon Technologies Ag Semiconductor device
US7982292B2 (en) * 2008-08-25 2011-07-19 Infineon Technologies Ag Semiconductor device
US8447547B2 (en) * 2009-06-17 2013-05-21 Qualcomm Incorporated Static noise margin estimation
JP5588666B2 (ja) 2009-12-22 2014-09-10 矢崎総業株式会社 混成回路
CN102019264A (zh) * 2010-11-30 2011-04-20 沈阳芯源微电子设备有限公司 一种超微雾化喷涂方法
JP2012253125A (ja) * 2011-06-01 2012-12-20 Sumitomo Electric Ind Ltd 半導体装置及び配線基板
DE102011086687A1 (de) * 2011-11-21 2013-05-23 Robert Bosch Gmbh Verfahren zum Kontaktieren eines Halbleiters und Kontaktanordnung für einen Halbleiter
CN104620391B (zh) 2012-10-23 2017-09-19 富士电机株式会社 半导体装置及其制造方法
US11176635B2 (en) 2013-01-25 2021-11-16 Cyberoptics Corporation Automatic programming of solder paste inspection system
US9099441B2 (en) * 2013-02-05 2015-08-04 Infineon Technologies Austria Ag Power transistor arrangement and method for manufacturing the same
US9743527B2 (en) * 2013-08-09 2017-08-22 CyberOptics Corporaiton Stencil programming and inspection using solder paste inspection system
US9323880B2 (en) 2014-05-28 2016-04-26 GE Intelligent Platforms, Inc Apparatus and method for file translation
US9437492B2 (en) 2014-09-29 2016-09-06 Freescale Semiconductor, Inc. Substrate for alternative semiconductor die configurations
US9892997B2 (en) * 2016-04-19 2018-02-13 Infineon Technologies Americas Corp. Adaptable molded leadframe package and related method
US10796925B2 (en) 2016-04-28 2020-10-06 Denka Company Limited Ceramic circuit substrate and method for manufacturing same
CN107978576B (zh) 2016-10-21 2023-07-28 恩智浦美国有限公司 封装半导体器件的衬底互连结构
CN111343756A (zh) * 2020-04-23 2020-06-26 北京模电半导体有限公司 恒流控制器封装器件及驱动装置
TWI751009B (zh) * 2021-01-27 2021-12-21 鴻鎵科技股份有限公司 雙電晶體的封裝結構

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4124411A (en) * 1976-09-02 1978-11-07 U.S. Philips Corporation Method of providing a layer of solid material on a substrate in which liquid from which the solid material can be formed, is spread over the substrate surface
USH445H (en) * 1985-11-29 1988-03-01 American Telephone and Telegraph Company, AT&T Technologies, Incorporated Method of forming light emitting device with direct contact lens
US5773359A (en) * 1995-12-26 1998-06-30 Motorola, Inc. Interconnect system and method of fabrication
US6114187A (en) * 1997-01-11 2000-09-05 Microfab Technologies, Inc. Method for preparing a chip scale package and product produced by the method
KR100219806B1 (ko) * 1997-05-27 1999-09-01 윤종용 반도체장치의 플립 칩 실장형 솔더 범프의 제조방법, 이에 따라 제조되는 솔더범프 및 그 분석방법
ATE434259T1 (de) * 1997-10-14 2009-07-15 Patterning Technologies Ltd Methode zur herstellung eines elektrischen kondensators
US6624897B1 (en) * 1999-04-15 2003-09-23 Micron Technology, Inc. Apparatus and method for feature edge detection in semiconductor processing
US6440212B1 (en) * 2000-02-28 2002-08-27 Microfab Technologies, Inc. Low cost method for making thermoelectric coolers
TW459362B (en) * 2000-08-01 2001-10-11 Siliconware Precision Industries Co Ltd Bump structure to improve the smoothness
EP2315289A3 (en) * 2001-05-23 2011-09-28 Plastic Logic Limited Laser patterning of devices
US6413851B1 (en) * 2001-06-12 2002-07-02 Advanced Interconnect Technology, Ltd. Method of fabrication of barrier cap for under bump metal
US6992001B1 (en) * 2003-05-08 2006-01-31 Kulicke And Soffa Industries, Inc. Screen print under-bump metalization (UBM) to produce low cost flip chip substrate
US7393081B2 (en) * 2003-06-30 2008-07-01 Semiconductor Energy Laboratory Co., Ltd. Droplet jetting device and method of manufacturing pattern
US20050172894A1 (en) * 2004-02-10 2005-08-11 Farnworth Warren M. Selective deposition system and method for initiating deposition at a defined starting surface

Also Published As

Publication number Publication date
DE112006000505B4 (de) 2017-07-20
CN101238562A (zh) 2008-08-06
TW200711009A (en) 2007-03-16
US7402507B2 (en) 2008-07-22
DE112006000505T5 (de) 2008-01-17
US20060205112A1 (en) 2006-09-14
WO2006096639A2 (en) 2006-09-14
WO2006096639A3 (en) 2008-05-02
CN101238562B (zh) 2010-09-29

Similar Documents

Publication Publication Date Title
TWI304234B (en) Semiconductor package fabrication
TWI290357B (en) Dicing sheet, manufacturing method thereof, and manufacturing method of semiconductor apparatus
TWI313922B (en) Device package structure, device packaging method, droplet ejection head, connector, and semiconductor device
US7838410B2 (en) Method of electrically connecting element to wiring, method of producing light-emitting element assembly, and light-emitting element assembly
US9524926B2 (en) Packaged device with additive substrate surface modification
TWI575670B (zh) 包括一用於嵌入及/或間隔半導體晶粒之獨立薄膜層之半導體裝置
TWI333270B (en) Flip chip contact (fcc) power package
US8318540B2 (en) Method of manufacturing a semiconductor structure
US10586748B2 (en) Printed circuit board and semiconductor package
JP2011528507A (ja) 薄いメタルコンタクトを具備する集積回路をパッケージングする方法及びシステム
US20220230944A1 (en) Configurable leaded package
WO2013063030A1 (en) Jetting a highly reflective layer onto an led assembly
US11367699B2 (en) Integrated circuit backside metallization
US8835219B2 (en) Device contact, electric device package and method of manufacturing an electric device package
US11031311B2 (en) Packaged semiconductor device with multilayer stress buffer
CN110544639B (zh) 集成电路晶粒贴装方法及半导体器件
US20100102422A1 (en) Semiconductor device
JP4603383B2 (ja) 配線基板及び半導体装置並びにそれらの製造方法
US20150214184A1 (en) Epoxy coating on substrate for die attach
US20190109074A1 (en) Die attach surface copper layer with protective layer for microelectronic devices
US12094727B2 (en) Method forming a semiconductor package device
CN100437960C (zh) 印刷掩模及使用该掩模的电子零件的制造方法
JP2006135237A (ja) 電子デバイスの実装方法、回路基板、及び電子機器
JP2005353796A (ja) 半導体装置および半導体装置の製造方法
JP2003078074A (ja) 回路装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees