1303439 玫、發明說明： 【發明所屬之技術領域】 本發明一般而言係有關半導體電路，並且更特別地，係 有關半導體記憶體電路。 【先前技術】 本申請案已於2002年6月28曰在美國申請為專利應用號 碼第 10/184,720 號。 【發明内容】 在磁性材料方面的進步提出了磁性隨機存取記憶體 (MRAM)元件，該元件不論於一讀取或寫入處理中均可高速 運算。一磁性隨機存取記憶體（MRAM)元件一般包括一複數 個記憶體單元，以字元線和位元線交錯的方式排成陣列。 一磁性隨機存取記憶體（MRAM)元件的每一單元皆為一磁 性通道界面（MTJ)類型，其磁層間以一絕緣層分離。儲存在 磁性通道界面（MTJ)類型的記憶體單元内的資料可以磁向 里的方向或在該磁層内的偶極子來表示，並且該記憶體 單元可保留該已儲存的資料，直到外加至該記憶體單元的 信號改變磁向量的方向為止。 非揮發性記憶體，例如磁性隨機存取記憶體（MRAM)，在 互連網路間的設計上通常包括某些不對稱，該等網路將資 料仏唬和參考信號連接至一感測放大器。不對稱網路對用 於偵測記憶體單元狀態的感測放大器有負面的影響，每一 個皆具有一邏輯狀態“〇，，或“1”，或一類似數量的狀態。例 如’可能會以不平均的方式將雜訊源耦合至一不對稱網路 86283.doc 1303439 ，孩網路將記憶體單元連接至數個感測放大器，因而造成 該等放大器所感測到的信號的延遲和/或中斷。在一動能感 測系統中，一互連網路内數個感測放大器和一記憶體陣列 間的不對稱會造成一感測放大器數個輸入的負載電容声。 此負載電容差接著造成該感測放大器從一 “ 1，，到亦戈從 〇到1 ”邏輯值的錯誤的暫態。在一互連網路内的不對稱 也影響感測放大器的感測速度。在一不對稱互連網路内， 在一感測放大器内一有效狀態的感測也可能降級因為從來 源端搞合的事件例如該基材或鄰近的金屬線路。Re〇hr等人 所述在美國專利應用第6,269,040號一互連網路内用於將記 憶體單元連接至二雙輸入感測放大器透過使用一電晶體開 關連接至二分離的參考電壓，由一電晶體開關連接一起， 以產生一中位階參考電壓。該電晶體開關在該感測放大器 二輸入間的互連内產生一不對稱，並且二感測放大器同時 被致能以為了補償的目的。 【實施方式】 圖1說明一可能獲益於一具有一平衡負載結構的感測放 大器之記憶體陣列架構1〇。記憶體陣列架構1〇具有一列解 碼器12用於對應於解碼記憶體位址所選擇與一第一子陣列 或一子陣列14有關的的列。該子陣列14具有一第一部份或 一左邊部份和一第二部份或一右邊部份。一列解碼器16解 碼該記憶體位址以選擇與一第二子陣列或子陣列18有關的 的列也具有一左邊部份和一右邊部份。從子陣列14和18的 左邊和右邊部份，也可將記憶體陣列架構視為具有一第一 86283.doc 1303439 子陣列，一第二子陣列，一第三子陣列及一第四子陣列。 一行解碼器20連接至該子陣列14以解碼該記憶體位址，並 從在該子陣列14内的一預定欄存取位 體位址符合在子陣列14内的一欄位址。一行解碼器22連接 至該子陣列18，以解碼該記憶體位址，並存取位元資料從 一預定的攔在該子陣列18内若任一記憶體位址符合在子陣 列18内的一欄位址。一感測放大器24連接至每一個行解碼 器20和行解碼器22。感測放大器24決定一資料值為一個1或 個0在一兄憶體位元位置對應一交集選擇到在子陣列14 亦或子陣列18内的列和行。感測放大器24具有一輸出終端 用於k供該資料輸出（Data 〇ut)值正在記憶體陣列架構1〇 内定址的該位元。該解碼和感測功能在此所述之，以模組 化的形式重覆該輸出的每一資料位元。 圖2内說明圖丨行解碼器2〇，行解碼器22和感測放大器μ 内互連結構的進-步細節結合額外電路，能平衡該記憶體 結構的負m。該記憶體互連結構具有位元線的—上方部份 ’以一“τ”標示器標示’從το到’例如，τ3卜並且一位元 泉勺底4以Β払示器標示，例如從則到Β3丨，由一多工 器以-多工交換模组32的形式形成介面。行解碼器2〇具有 - Ν通道電晶體34;具有一源極連接至一位元線㈣導體 腦；-㈣電極或閘極連接至—控制信號A ;和一沒極 連接至一第一資料線或一導 ^ 飞導缸37。一N通道電晶體35具有一 源極連接至一位元線導體BLT1，— B，和一沒極連接至導触37 w閘極連接土 —控制信號 導粗37。—N通道電晶體36具有-源極 86283.doc 1303439 連接至一位元線導體BLT15，一閘極連接至一控制信號C， 和一汲極連接至導體37。如虛線所示，在電晶體35和36間 提供一具類比連接的預定數目干擾電晶體。干擾電晶體的 數目取決於該特別實現，以致於在該行解碼器20 (TL)的左 邊部份的位元線電晶體的總數通常為8，16，32，64或其它 可被2整除的值。為達成一平衡的互連架構，行解碼器20左 邊部份中位元線電晶體的總數應符合位於行解碼器20 (TR) 右上方内的欄選擇電晶體的總數，以及在行解碼器22左邊 和右邊部份的總數（分別為BL，和BR)。該行解碼器22 (BL) 的一左邊部份通常具有一複數個電晶體，例如一電晶體38 ;一電晶體39; —電晶體40和其它干擾電晶體（未顯示）。一 N通道電晶體38汲極和源極連接至一標示為BLB0的位元線 ;一標示為G的閘極連接至一控制信號，和一汲極連接至一 導體41，為行解碼器22的一第一資料線。一 N通道電晶體39 具有一源極連接至一標示為BLB1的位元線；一閘極連接至 一標示為Η的控制信號；和一汲極連接至導體41。一 N通道 電晶體40，具有一源極連接至一標示為BLB15的位元線； 一閘極連接至一標示為I的控制信號；和一汲極連接至導體 41。如虛線所示，在電晶體39和40間提供一具類比連接的 預定數目干擾電晶體（符合電晶體35和36間的數目）。一 Ν通 道電晶體44具有一源極，經由一第一參考線連接至一參考 電壓終端，用於接收一第一“高參考”電壓，一第一參考類 型，該第一參考線位於該第一子陣列14的第一（左邊）部份 。電晶體44的一閘極連接至一標示為“TRE”的控制信號，意 86283.doc 1303439 即“高參考致能（Top Reference Enable)”。電晶體44具有一汲 極連接至導體41。一 N通道電晶體46的一汲極連接至導體37 。電晶體46的一閘極連接至一標示為“BRE”的控制信號，意 即“低參考致能（Bottom Reference Enable)”，並且電晶體46 的一源極經由一第二參考線連接至一參考電壓終端，用於 接收一第二“高參考”電壓，也為該第一參考類型，該第二 參考線位於第二子陣列18的第一（左邊）部份。一 N通道電晶 體48具有一源極連接至一標示為BLT16的位元線；一閘極連 接至一標示為D的控制信號；和一汲極連接至一第二資料線 或一導體5 1。一 N通道電晶體49具有一源極連接至一標示為 BLT17的位元線；一閘極連接至一標示為E的控制信號；和 一汲極連接至導體5 1。一 N通道電晶體50具有一源極連接至 一標示為BLB3 1的位元線；一閘極連接至一標示為F的控制 信號；和一汲極連接至導體5 1。如虛線所示，在電晶體48 和49間提供一具類比連接的預定數目干擾電晶體（符合電晶 體35和36間的數目）。一N通道電晶體64具有一源極，經由一 第三參考線連接至一參考電壓終端，用於接收一第一 “低參 考”電壓，一第二參考類型，該第三參考線位於該第一子陣 列14的第二（右）部份。電晶體64的一閘極連接至一標示為 “TRE”的控制信號，意即“高參考致能（Top Reference Enable)，、電晶體64具有一汲極連接至一導體63，為行解碼 器22的一第二資料線。因而，導體37，41，51和63分別形 成一第一資料線、一第二資料線、一第三資料線和一第四 資料線。一 N通道電晶體66的一汲極連接至導體5 1。電晶體 86283.doc -10- 1303439 66的一閘極連接至一標示為“BRE”的控制信號，意即“低參 考致能（Bottom Reference Enable)”，並且電晶體66的一源極 連接至一參考電壓終端，用於接收一第二“低參考”電壓， 也為第二參考類型，經由一第四參考線在第二子陣列18的 第二（右）部份内。一N通道電晶體60具有一源極連接至一標 示為BLB16的位元線；一閘極連接至一標示為J的控制信號 ;和一汲極連接至該導體63。一N通道電晶體61具有一源極 連接至一標示為BLB17的位元線；一閘極連接至一標示為 K的控制信號；和一汲極連接至導體63。一 N通道電晶體62 具有一源極連接至一標示為BLB3 1的位元線；一閘極連接 至一標示為L的控制信號；和一汲極連接至導體63。如虛線 所示，在電晶體61和62間提供一具類比連接的預定數目干 擾電晶體（符合電晶體35和36間的數目）。 多工交換模組32通常具有平衡群組的N通道電晶體72, 74 ，76，78，N通道電晶體82，84，N通道電晶體86，88和N 通道電晶體92，94，96，98。電晶體72具有一閘極連接至 解碼邏輯30的一左上（TL)已解碼輸出，一源極連接至導體 41，和一汲極連接至一第一或高（H)參考輸出70，連接至一 第一輸入，感測放大器24的一高參考輸入。電晶體74具有 一閘極連接至解碼邏輯30的一左下（BL)已解碼輸出；一源 極連接至導體37 ;和一汲極連接至該高參考輸出70。電晶 體76具有一閘極連接至解碼邏輯30的一右上（TR)已解碼輸 出；一源極連接至導體41 ;和一汲極連接至該高參考輸出 70。電晶體78具有一閘極連接至解碼邏輯30的一右下（BR) 86283.doc -11- 1303439 已解碼輸出；一源極連接至導體37;和一沒極連接至該高 乡考輸出7G % H日體82具有-閘極連接至解碼邏輯％的該 j上已解碼輸出；-源極連接至導體37，和—沒極連接至 -位元（B)資料輸請^該位元資料輸出8()連接至—第二輸 入，感測放大器24的-位元資料輸人，電晶體料具有一問 極連接至解碼輯3〇的該已解騎丨；—源極連接至 導體41 ;和-沒極連接至該位元資料輸出⑽。電晶體％具 有-閘極連接至解碼邏輯3G的該右上已解碼輸出；一源極 連接至導體51 ;和1極連接至該位元資料輸出8〇。電晶 體88具有一閘極，連接至解碼邏輯3〇的該右下已解碼輸出 ，一源極連接至導體63 ;和一汲極連接至該位元資料輸出 8〇。電晶體92具有一閘極連接至解碼邏輯3〇的該左上已解 碼輸出；一源極連接至導體63 ;和一汲極連接至一第二或 一低（L)參考輸出90。該低參考輸出9〇連接至感測放大器24 的一第二輸入，一低參考輸入。電晶體94具有一閘極連接 至解碼邏輯30的該左下已解碼輸出；一源極連接至導體51 ·;和一汲極連接至該低參考輸出9〇。電晶體％具有一閘極 連接至該右上已解碼輸出的解碼邏輯3〇 ; 一源極連接至導 體63 ;和一汲極連接至該低參考輸出9〇。電晶體％具有一 閘極連接至解碼邏輯30的該右下輸出；一源極連接至導體 5 1 ;和一汲極連接至該低參考輸出9〇。 在操作上，該等位元線BLT0-BLT15，BLT16-BLT31， BLB0-BLB15和BLB16-BLB3 1中的每一條皆連接至一預定 的記憶體子陣列欄（未顯示）。該等記憶體子陣列欄中的每一 86283.doc -12- 1303439 個與一上方記憶體子陣列亦或一下方記憶體子陣列相關。 此外，該上方記憶體子陣列具有二部份，一左上部份和一 右上邵份。類似地，該下方記憶體子陣列具有二部份，一 左下部份和一右下部份。在每一部份内的位元線共享一共 同的感測路線，例如該左上邵份的導體3 7，個別的位元線 經由通路閘開關例如電晶體3 5或電晶體3 6連接至其上。在 該上方子陣列左上部份内和右上部份的位元線共享一共同 組的高參考和低參考位元線。來自該上方子陣列具有的高 參考和低參考位元線開關（分別為電晶體44和64)，將他們繞 徑或連接至該共同感測路線，在該下方子陣列為導體41和 63。類似地，來自該下方陣列的高參考和低參考位元線具 有開關（分別為電晶體46和66) ’將他們連接至該共同感測路 線’在該上半内為導體37和51。任何特定的讀取運算皆僅 存取該上方或下方記憶體子陣列中之一。假設對該上方記 憶體子陣列並對在其左邊子陣列的一特別櫚做一存取。一 先前解碼運算的結果以對應於該控制信號A，b到C中之一 ’電晶體34，35到36中之一的控制信號將被起動。為說明 的目的，假設只有該電晶體35為導通的。相對地，來自該 被存取攔的資料被放置於導體37的感測路線上。此外，到 該左上子陣列内的高參考以及到該右上子陣列内的低參考 的該控制信號TRE被起動。相對地，來自該高參考位元線 和低參考位元線的資料分別被放置於導體41和導體63的感 測路線上。由於僅有一子陣列為起動的，該上方亦或下方 子陣列，共享相同導體41的電晶體38，39到40所形成的另 86283.doc -13- 1303439 -開關中沒有-個是導通的。同#，共享相同導㈣的電 晶體60’ 61到62所形成的開關中也沒有—個是導通的。假 設開關連接至導體37，41，51和63的數目相等，在該互連 結構上有平衡電容。特別是，在該被存取的位元線上的電 容性負載連接至導體37源自該關閉狀態（〇ff_state)開關（電 晶體34 : 36’等)在導體37上與在該高參考位元線上的電容 性負載完全平衡，連接至導體41和該低參考位元線連接至 導體63。因而任-已致能的參考位元線的電容性負載己提 供該不起動子陣列的非導通電晶冑開關連接至該被致能的 參考位元線所位於的共同感測路線。 多工叉換模組32從該四個感測路線（或導體37，41，51和 63)取出資料，並將該資料傳送至該感測放大器以的輸入， 而在每一通路内的_聯電晶體的數目上以及電晶體的數目 界面連接至在每一通路内的各別節點方面維持完全平衡。 因而由電晶體35所傳送的資料被電晶體82傳送至感測放大 态24的位元（B)輸入對應於解碼邏輯3〇的信號(左上）。該 貝料被置放從導體37經由導體80到感測放大器24的位元輸 入。類似地，該鬲參考信號被電晶體72經由導體7〇傳送至 感測放大器24的高參考（High)輸入。電晶體92置放該低參考 輸入資料從導體63於導體90至感測放大器24的低參考 (Low)輸入。開關72，82和92由解碼邏輯30的一共同位址解 碼輸出控制。感測放大器24的三輸入和導體70，80和9〇在 其上皆具有一相同數目，即四個交換界面，並且因而彼此 維持電容性平衡。來自電晶體82，84，86和88的負載不但 86283.doc -14- 1303439 平衡了來自電晶體72’ 74’ 76和78的負載，並也平衡了來 自電晶體92，94，96和98的負載。由於欄解碼20和攔解碼22 的四個感測路線的結構内為完全平衡，並完全平衡在該多工 交換模組32的結構内，資料來自任一位元線，並且參考（高和 低）的對應對皆可傳輸至該感測放大器24以一完全平衡的 方式。 圖3所說明的為圖2該記憶體互連結構之交替實現。相對 於採用三個感測放大器輸入，高，低和位元，該感測放大 斋24僅具有一輸入位元和一中位階（miUevel)參考（Ref)。 為解釋的目的’圖3和圖2間的共同元素給予相同的參考號 碼。相反地，圖3的該記憶體互連結構採用一共同中位階（M) 參考導體99不對稱二分離的參考導體，該高參考導體7〇和 Μ低參考導體90。如在圖2中所解釋的所有該記憶體存取運 算的其它觀點皆與圖3結合相同。應注意，在此實現中感測 放大器24’的位元輸入上的負載為該參考輸入的負載的一 半。在该位元（Β)輸入上的負載包括來自開關82，84，86和 88的電容性負載，而在參考輸入馗上的負載包括來自開關 72 ’ 74 ’ 76和78以及開關92，94，96和98的電容性負載。 在感測放大器24,的設計中可考慮/納入此電容比。感測放大 器24,一内部補償技巧的實例為在其參考（Ref)輸入上施加 二倍於在其位元輸入上所施加的電流偏壓。 圖4所說明的為圖2該記憶體互連結構的另一實現。為解 釋的目的，圖4和圖2間的共同元素再次給予相同的參考號 碼，並且已稍微改良其中類似的元素，相同號碼再加上一 86283.doc -15- 1303439 上標，以代表某些結構或操作上的改變。圖4中有二感測放 大器，一感測放大器101和一感測放大器1〇2。每一感測放 大器具有三輸入：一位元輸入，一低參考輸入（Ref L)和一 高參考輸入（RefH)。此外，電晶體74，％，94和96皆從圖2 的結構中移除。解碼邏輯30,僅提供二解碼信號，一上方（τ) 陣列解碼信號和一下方（Β)解碼信號。電晶體72,，82，和92, 係以圖2的方式來連接，只除了其閘極係連接至該上方陣列 解碼信號。同時，電晶體72,的汲極連接至感測放大器1〇1 ，102中的每一高參考輸入，並且電晶體92，的汲極連接至 感測放大器101和102二者的低參考輸入。同時，電晶體82, 的汲極連接至感測放大斋1 〇 1的位元輸入；和電晶體8 6，的沒 極連接至感測放大斋102的位元輸入。電晶體84，如圖2般連 接，只除了其閘極係連接至該下方陣列解碼信號；並且其 源極連接至感測放大器1〇1的位元輸入。電晶體86，的閘極現 在連接至該上方陣列解碼信號，並且其汲極現在連接至感 測放大器102的位元輸入。電晶體78,，88，和98，亦如圖2般 連接，只除了其閘極係連接至該下方陣列解碼信號，電晶 體88’的汲極係連接至感測放大器1〇2的位元輸入；並且電 晶體78 ’和98 ’的汲極現在連接至該感測放大器ι〇丨和ι〇2二 者的參考輸入。應進一步注意到，若偏好一二輸入感測放 大器，則該向參考輸入係直接連接至圖4所圖示的低參考輸 入，並且實現一單一參考輸入感測放大器。 在操作上，從左邊子陣列（上或下）存取的資料係連接至感 測放大态101，並且從右邊子陣列（上或下）存取的資料同時 86283.doc -16- 1303439 連接至感測放大器1()2。在—讀取存取期間，只有該上方陣 或〉下方陣列被一起動的字組線（未顯示）起動。從左右子 陣列二處所存取的資料分別被感測放大器101和102同時感 相目4的改良提供_平衡的互連結構，用於將資料和中 位階（nud-level)參考值分別連接至該感測放大器ι〇ι和1⑽ 與圖3的琢互連結構相較，解碼邏輯3〇，的邏輯和輸出信號 的數目皆減半。相對於還要額外區分左和右子陣列讀取存 取，解碼邏輯30,僅需要區分上方和下方陣列讀取存取，因 而簡化該解碼邏輯3〇,。 圖5所說明的為一用於平衡資料移轉的互連結構刚，較 前述實現使用更多感測放大器但卻避免使用該多工交換模 組32或32，。圖5中任何與圖2, 3和4相同的元素也以類似方 式編號。先前圖式的導體37導通來自該左上子陣列的位元 資料亦或來自該下方子陣列的參考資料，並連接至一負載 裝置114’該裝置具有-輸出連接至分散導體⑽。一感測放 大器122的資料輸入連接至分散導體13〇。一感測放大器124 的同參考（High Ref)輸入和一感測放大器128的高參考輸入 每一個皆連接至該分散導體130。先前圖式的導體41導通來 自孩左下子陣列亦或來自該上方子陣列的參考資料，並連 接至一負載裝置116 ’具有一輸出連接至分散導體132。感測 放大器124的一資料輸入連接至分散導體132。每一個感測 放大态126和122皆具有一高參考輸入連接至分散導體。 先别圖式的導體51導通來自該右上子陣列的位元資料亦或 來自該下方子陣列的參考資料，並連接至負載裝置118，具 86283.doc -17- 1303439 有一輪〗出連接至分散導體丨34。感測放大器126的一資料輸 入連接至分散導體134。感測放大器128的一低參考（L〇w Ref)輸入連接至分散導體134,並且感測放大器124的一低參 考（Low Ref)輸入連接至分散導體134。先前圖式的導體63 從該右上子陣列導通位元資料，亦或從該上方子陣列導通 低參考資料，並連接至一負載裝置，具有一輸出連接至分 散導體136。每一感測放大器⑵和m的一低參考（L〇w Ref) 輸入連接至一分散導體136。 在操作上，在一讀取操作期間係存取該上方子陣列亦或 該下方子陣列。因而，來自一子陣列左和右二部份的資料 分別被傳輸至感測放大器122，126或感測放大器124，ι28 。由於導體37包括來自該左上子陣列的位元資料或來自該 下方子陣列的參考高資料，其對分散導體13〇的連接將該資 料傳輸至三個位置。該資料被傳輸至感測放大器122的位元 貝料輸入’感測放大益124的而參考輸入，和感測放大哭η8 的高參考輸入。類似地，在導體41，63和51上的資料分別 經由分散導體· 132 ’ 136 ’和134傳輸至適當的輸入至該感 測放大器122, 124, 126和128。在以電流為基礎的資料的 情況中，分別連接至分散導體：130，132，134和136的該 負載裝置114，116’ 118和120將遠電流信號轉換成一電壓信 號，以傳輸至該適當的感測放大器。例如，該負載裝置可 為一電阻’一二極體連接的電晶體或一電晶體偏塵為一固 定電流源。 圖5的負載裝置之一實現實例，負載裝置118，圖示於圖6 86283.doc -18 - 1303439 。圖6和先貧圖式間共同的相同元素皆予以相同的參考號碼 。一 P通道電晶體138具有一源極連接至一標示為VDD的電源 供應終端；一閘極連接至一終端，用於接收一電壓參考VREF ;和一汲極連接至導體51和分散導體134。行解碼器20連接 至導體51。一 P通道電晶體140具有一閘極連接至分散導體 134 ; —源極連接至該VDD電源供應終端；和一汲極連接至 在感測放大器126内的其它電路。感測放大器126具有一第 二輸入，將一P通道電晶體142的一閘極連接至分散導體134 。電晶體142的一源極連接至該VDD電源供應終端，和電晶 體142的一汲極連接至感測放大器126内的其它電路。一 P通 道電晶體144的一閘極連接至該分散導體134。電晶體144的 一源極連接至該VDD電源供應終端；和電晶體144的一汲極 連接至在感測放大器128内的其它電路。一P通道電晶體146 的一閘極連接至該分散導體134。電晶體146的一源極連接 至該VDD電源供應終端和一其汲極連接至感測放大器124内 的其它電路。 在操作上，以一要被導通的參考電壓偏壓P通道電晶體 138。電晶體138充當一固定的電流源以供應電流至在該陣 列内一選定的位元經由導體51和行解碼器20。應了解到， 以交替形式，電晶體138的閘極可為二極體連接的以致於其 閘極和汲極一起連接在導體134。以此種形式，電晶體140 ，142，144和146充當對應電晶體138的電流鏡。由該位元 或參考產生的該電壓信號的記憶體狀態被經由導體134傳 輸至感測放大器126，128和124内該P通道電晶體中的每一 86283.doc -19- 1303439 個，以執行該感測操作。若一感測放大器結構偏好額外的 輸入’可提供一或多個輸入透過將一額外的電晶體，例如 電晶體142連接至在導體134的該輸入。在該說明形式，感測 放大器126具有《—輸入’由電晶體140和142形成。當對一感 測放大器提供二輸入，將對該位元輸入的狀態和一中位階 (mid-level)參考輸入的狀態做比較，以決定是否該位元較該 中位階（mid-level)為高或低。該結果決定是否該位元被視為 是一邏輯的高值或一邏輯的低值。當對一感測放大器提供 三輸入，該感測放大器將來自該高和低參考輸入的信號加 以平均，並將該平均值與該資料位元值相比較，以決定是 否孩資料位元處於一高或一低狀態。當提供四個輸入至一 感測放大器，該等輸入中有二輸入將具有相同的位元資料 值，並且另二個輸入為一高參考和一低參考。該感測放大 器比較孩高參考和該第一位元資料值間的差值相對與該低 參考和該第二位元資料值間的差值，以決定是否該資料位 兀處於一南或低狀態。同時，若在一感測放大器内需要如 先前在圖3中所述的互連電容平衡補償，則可以類似方式提 供額外的電晶體，例如電晶體丨42。 回到圖5,由於該連接的對稱性質，所有至該感測放大器 的貝料和參考線和輸入的負載電容皆達平衡。使用四個感 "、J放大备，每一子陣列皆有一個，減少了對一多工交換模 組的需求，而仍能維持對稱。減少一多工交換模組使得位 元線經由該欄解碼開關直接連接至該感測放大器，無需額 外的電晶體和其相關的電壓降在該通路内。圖7所說明的為 86283.doc -20- 1303439 ^叉替具體實施例的棱要圖可用於實現為圖5該負載中之 例如負載118 °该等負載係用於提供―高參考輸出，一 低^考輸出和-位元輸出。為便於說明，元素是與該負載 具體實施例圖示於圖6内者編號相同，且做為該結構上的連 接將不重覆說明。圖7中負載118的實現不同於圖㈣實現之 處在於一 P通道電晶體147具有一源極連接至一電壓V。該電 壓V可供應電壓VDD或可A小於Vdd的某電壓。電晶體147的 閘極連接至其—汲極，並連接至節點134。圖7的負載η 8 的所有其它結構上的連接與圖6的負載ιΐ8相同。 在操作上，將電壓ν施加至電晶體丨47的源極，並且一電 壓造成橫越導體51。電晶體147的特質和要被測量的該位元 將定義該電壓橫越導體51。在該輸入上一較高的阻抗（未顯 示於圖7但經由行解碼器2〇耦合）會具有一較高的電壓橫越 導體51，並且一較低的阻抗將導致一較低的電壓。電壓ν 被整流，以將導體51上的電壓限制在一預定範圍内。 圖8所說明的為一感測放大器126的概要圖。感測放大器 126具有一 Ρ通道電晶體140具有一第一電流電極或一源極 連接至一第一電源供應終端或一 VDD供應電壓終端，一控制 電極或一閘極連接至一第一輸入終端用於接收一要被感測 的位元電壓，VB，和一第二電流電極或一導通一電流匕的 汲極。電晶體140的汲極連接至一輸出終端在一節點丨56， 具有一第一輸出終端，OUT。一 P通道電晶體142具有一源 極連接至該VDD供應電壓終端，一閘極連接至該輸入終端， 用於接收該要被感測的位元電壓Vb，和一也導通電流iB的 86283.doc -21 · 1303439 汲極。電晶體142的汲極連接至節點169。一 P通道電晶體150 具有一源極連接至該VDD供應電壓終端；一閘極連接至一第 二輸入終端用於接收一高參考電壓VH ;和一汲極連接至一 N通道電晶體154的一汲極。電晶體150導通一電流iH。電晶 體154的一閘極連接至其汲極。電晶體154的一源極連接至 一第二電源供應器終端或一 Vss供應電壓終端。一 N通道電 晶體158具有一汲極連接至節點156 ; —閘極連接至電晶體 154的汲極；及一源極連接至該Vss供應電壓終端。一 N通道 電晶體160具有一汲極連接至節點156 ; —閘極連接至一節 點164,提供一第二輸出終端OUT JB;和一源極連接至該Vss 供應電壓終端。一N通道電晶體170具有一汲極，在節點169 連接至其閘極；並具有一源極連接至該Vss供應電壓終端。 一 N通道電晶體166具有一汲極，在節點164連接至第二輸出 終端；一閘極連接至節點169 ;和一源極連接至該Vss供應 電壓終端。一N通道電晶體168具有一汲極，在節點164連接 至第二輸出終端；一閘極在節點156連接至該第一輸出終端 ;和一源極連接至該Vss供應電壓終端。一 P通道電晶體162 具有一源極連接至該VDD供應電壓終端；一閘極用於提供一 輸入，用於接收一低參考電壓VL ;和一汲極在節點164連接 至第二輸出終端。電晶體162導通一電流iL。一 N通道等化電 晶體172具有一源極在節點156連接至該第一輸出終端；一 汲極在節點164連接至第二輸出終端；和一閘極連接至一等 化電壓VEQ。 在操作上，首先假設信號VEQ首先被起動以等效OUT和 86283.doc -22- 1303439 OUT—B間的電位並且當啟動一感測運算時將被停止。該等 化特色的目的是要增進該感測速度。在一感測運算期間， 施加至電晶體150的閘極的該VH信號的電壓產生一中間或 一飽和電流位準，iH，for電晶體150與[(VH-VDD)-Vt]2成比例 ，其中Vt為P通道電晶體150的電晶體門限電壓。類似地， 該Vd言號的電壓施加至P通道電晶體162的閘極產生一中間 或一飽和電流位準，，for P通道電晶體162，與 [(VL-VDD)-Vt]2成比例，其中Vt為P通道電晶體162的電晶體 門限電壓。類似地，該VB信號的電壓施加至電晶體140和142 的閘極產生另一中間或飽和電流位準，iB，對二個電晶體140 和142與[(VB-VDD)-Vt]2成比例，其中Vt為每一電晶體140和 142的P通道電晶體門限電壓。因而，電晶體150，154，140 和158充當一第一差值或減法電路。電晶體150，154和158 充當一第一電流鏡以實現該差值。電晶體162，166，142和 170充當一第二差值或減法電路。在該說明形式，以電晶體 142，170和166充當一第二電流鏡以實現第二不同的電路。 電流I η經由電晶體15 4鏡像，以產生電晶體15 8的· 飽和電流 位準，等於iH。類似地，電流iB經由電晶體170鏡像，以產 生電晶體166的一飽和電流位準，等於iB。一電流iH流經電 晶體15 8 ’但該電流造成有效電流在電晶體15 8的沒極寺於ίβ 。剩餘的，亦即該二電流iB-iH間的差值流經電晶體160。類 似地，由於電流寺於iB流經電晶體166 ’但電晶體166的、;及極 可取仔的電流寺於i l ’該剩餘的’亦即該二電流i l - i b間的差 值，流經電晶體168。在節點156的輸出電壓OUT由電晶體160 86283.doc -23- 1303439 的汲極到源極電壓決定，依次取決於流經電晶體16〇的b七 的電流。類似地，電晶體168的汲極到源極電壓決定該輸出 電壓即點164 ’ OUT—B，依次取決於流經電晶體168，匕七 的電流。因而，該輸出電壓〇υΊ^ 〇UT_B間的差值為該差 值的函數’ [(iB-iH)-(iL_iB)]，在該二電流電位差間。以此方 式，電晶體160，168和172充當一第三差值或減法電路。交 互耦合的電晶體160和168的閘極更增強該輸出電壓out和 OUT一B間的差值。雖未詳盡說明，可將該輸出電壓，〇υτ 和OUT一Β，提供至一閂鎖階段的一輸入，用於決定被感測 到該位元B的狀態。在該閂鎖階段，輸出電壓〇1；丁和〇UT_B 間的差值被放大並儲存。 做為一實例，若所感測到的該記憶體單元的位元B被程式 化成一高阻抗狀態，該電流差值，Ib_Ih，將接近〇。該電流 差值，IL-IB，將一電流值等於一高阻抗位元和一低阻抗位 元間的一完全或最大電流差值。因而，當與傳統使用一平 均參考[Ib_(IH+IL)/2]相較，[(iB_iH)_(iL_iB)]的電流差值提供二 倍的信號於感測之用。因而，較易感測該輸出電壓OUT和 OUT一B間的差值。結果，感測放大器126較使用平均參考值 來感測的感測放大器更快速並且更免疫於雜訊來源誤差。 類似地’若該記憶體單元的位元B所感測到的被程式化成 一低阻抗狀態，該電流差值，IL-IB，將接近0。該電流差值 ，Ib-Ιη，將一電流值等於一高阻抗位元和一低阻抗位元間 的一完全或最大電流差值。再次，相較與傳統使用一平均 參考，的電流差值提供二倍的信號於感測。 86283.doc -24- 1303439 截至目別為止，應了解已提供—感測放大器，具有三輸 入和叆感測放大器決定一位元單元的狀態透過將一位元輸 入電壓，一高參考電壓，和一低參考電壓轉換至各自的電 流值，並取出該差值於下列兩者之間··（1)一位元電流和一 高參考錢；和⑺一低參考電流和—位元電流。在與電流 指導電路連接所使用的電流鏡形成該位元電流和該高參考 電流的差值’並且也形成該低參考電流和該位元電流的差 值此外，"亥感測放大器功能透過使用電晶體160和丨68以 驅動電位差輸出以反映該二電流電位差數量間的差值。 截至目前為止應了解已提供—平衡的記憶體互連結構用 於將資料（位元線和參考）傳輸至感測放大器。該記憶體互連 結構’在此所提供的可被建構以維持對形成—中位階 (mid-level)參考。此外’冑記憶體互連結構在此所提供的是 採用未起動子陣列以取得該資料線的對稱負載。若偏好的 Γ可使用―❸卜的交換單元，以允許僅使用—感測放大 杏。可建構額外的交換單元，以將卜2, 3或更多資料信號 遞送至該感測放大器。 由於實現本發明的裝置，大立 衣罝大4伤，包括那些熟諳此藝者 所週知的電子元件和電路，除 、 除了如以上所說明的必要細節 外將不會再詳述電路細節，為 μ 為了了解和热知本發明背後的 觀念。並為了不模糊或背離本發明之教義。 在前述的規格書中，已參考牿、 争疋八β豆貫施例來描述本發 明。然而，熟諳此藝者將了解 听」攸事各種改艮和改變， 不偏離於以下專利申誇銘囹〜^ 叫 申^圍内所說明的本發明料。例如 86283.doc -25- 1303439 ’在此所教導的該感測放大器與一起使用的該記憶體互連 結構的電路實現可以各種方法改變和運作，以執行資料感
測。雖然所說明的是特定導電類型的金氧半導體場效電Z 體（MOSFET)，應十分了解在改變該導電類型或電晶體類型 以實現該互連結構。可以各種方式改變該多工交換模組Μ 的電路結構，而仍維持電容性負載平衡。據此，應以說明 而非限制的方式來看待該規格和圖式，並且意圖包括所有 此種改良於本發明範蜂内。 πππ禾ο於珂面金 對特定具體實施例加以敘述。然而，可能造成任何利益， 優點’或解決方案發生或變得較明顯的該利益，優點，^ 問題的解決方案，和任何元素（們）不應被解釋為任何或所肩 該專利巾請的-重要的，必要的，錢對必要的特色 或兀素。如S此所使用的該等術語，，包含”，"包括”，或任 其變化，皆意圖涵蓋—非互斥包含，以致於一處理，方法 ’文件，或裝置其包私_矣 - 纟列的兀素並不僅包括那些元素 括其它未詳盡列示或内涵於此處理’方法，文件， 或裝置的元素。 又仵 【圖式簡單說明】 透過實例來說明本發 ⑽夫去4 尽毛明，並不被孩圖式所限制 同的參考表示類似的元素。 ”目 圖1以方塊圖形诖# 、 飞說明一記憶體陣列架構； 圖2以部份相f | 大器如本發明圖的形式說明-平衡負裁記億體感測放 86283.doc -26 - 1303439 圖3以部份概要的形式說明另一型式的—平衡負載記憶 體感測放大器如本發明； 圖4以部份概要的形式說明仍為另一型式的一平衡負載 記憶體感測放大器如本發明； 圖5以方塊圖形式說明另一記憶體互連結構，使用一平衡 的互連架構如本發明具有一負載裝置代替多工開關和相關 的解碼邏輯； 圖6以概要的形式說明圖5該負載中之一範例實現； 圖7以概要的形式說明圖5該負載中之另一共源極範例實 現；及 圖8以概要的形式說明一配合圖7該負載概要圖所產生的 電壓之感測放大器。 良好技術的專家將了解在圖式中的元素係以簡單清晰的 方式來說明，且非依比例繪製。例如，可能會放大圖式中 該元素相對於其它的元素的尺寸以協助提高對本發明具體 實施例之了解。 【圖式代表符號說明】 記憶體陣列架構 列解碼器 子陣列 行解碼器 感測放大器 解碼邏辑 多工交換模組 10 12, 16 14, 18 20,，22 24, 101，102, 122, 124, 126, 128 30, 30， 32, 32， 86283.doc -27- 1303439 34-36, 38-40, 48-50, 60-62, 64, 66， 72, 74, 76, 78, 82, 84, 86, 88, 92， 94, 96, 98, 154, 158, 160, 170, 166, 168, 72，，78，，82，，84，，86，，88，， 92，，98’ N通道電晶體 37, 41，51，63 導體 44, 46 電晶體 70 高參考導體 80 位元資料導體 90 低參考導體 99 參考導體 104 互連結構 114, 116, 118, 120 負載裝置 130, 132, 134, 136 分散導體 138, 140, 142, 144, 146, 147, 150， 162, 174 P通道電晶體 156 第一輸出終端 164 第二輸出終端 169 節點 172 N通道等效電晶 86283.doc -28-