TWI301655B - Method for fabricating semiconductor device - Google Patents

Description

1301655 七、指定代表圖： (一） 本案指定代表圖為：第（2h )圖。 (二) 本代表圖之元件符號簡單說明： 11 0半導體基板 123第一氧化膜 125氮化膜 127第二氧化膜 130元件隔離結構 B 160閘極絕緣膜 170閘極電極 180硬式光罩層圖案 190閘極 八、本案若有化學式時，請揭示最能顯示發明特徵的化學式： 無 5 1301655 九、發明說明： 【發明所屬之技術領域】 、本發明係有關於一種用於製造一記憶體元件的方法 尤其，本發明係有關於一種用於製造一半導體元件/ 法，其中一埋入式絕緣膜係被形成在一閘極之、^ 一 SOI(絕緣層上覆矽）通道區域，藉此降低該元 、¥、，+ 丁列勉^通 迢效應及接面漏電流。 【先前技術】 圖la至le是描繪一種用於製造一半導體元件之習知 的方法的簡化剖面圖。 請參照圖la，一墊（pad)氧化膜13以及一墊 係被形成在一半導體基板1〇之上。該墊氮化膜15、墊氧 化膜13以及半導體基板1〇係被蝕刻一預設的厚度，以形 成一溝槽（trench)20。 睛參照圖lb與lc，一填滿該溝槽2〇之用於元件隔離 的絕緣膜（未顯示）係被形成。接著，該用於元件隔離的絕 緣膜係被拋光直到該墊氮化膜丨5露出為止，以形成一個 界定一主動區域的元件隔離結構3〇。之後，該墊氮化膜15 係被移除。 請參照圖Id與ie，—用於植入雜質離子的製程33係 在整個表面上被執行，以在該半導體基板1〇中形成一個 井及通道離子植入區域（未顯示）。該墊氧化膜13係被移徐 以露出該半導體基板10。接著，一閘極絕緣膜6〇係被形 成在戎路出的半導體基板丨〇之上。一閘極導電層（未顯示） I3Q1655 以及一硬式光罩層（未顯示）係被形成在該所產生的結構的 整個表面上。之後，該硬式光罩層以及閘極導電層係利用 一閘極光罩（未顯示）而被钱刻以形成一閘極9 〇，該間極9 〇 係具有一閘極電極70以及一硬式光罩層圖案8〇之堆疊的 結構。 根據上述用於製造一半導體元件的方法，降低閾值 (threshold)電壓是困難的，因為通道長度是隨著縮小的設 計規則而縮短。由於在閘極與閘極之間的寬度縮短，所以 ® 短通道效應也會出現。尤其，當一汲極區域的電壓增高時， 在一源極區域處之電位障會由於該汲極區域與主動區域的 互動而降低，因而增大DIBL(汲極引發的位障降低）效應。 ^ 於是，閘極電壓無法控制汲極電壓，並且在一個最壞情況 中’它們的空乏區會彼此遭遇到。於是，電子會由於在該 源極區域以及沒極區域之間的高電場而被驅向該汲極區 域。為了根據閘極之縮減的寬度來維持該元件的閾值電 • 壓，該通道區域的離子摻雜的濃度係被增高。為了控制“穿 通（punch-through)”的現象，雜質離子係被植入在該通道區 域中’以相對增加該接面區域的電場。於是，該元件的更 新特性變差。 【發明内容】 根據本發明，用於製造一記憶體元件之方法的技術係 被提出。尤其，本發明係提出一種用於製造一半導體元件 之方法’其中，為了改善穿通效應，電場效應以及通道長 度基體效應係由於縮小的設計規則而被降低，其中一埋入 7 1301655 式絕緣膜係被形成在一閘 1 ^ VS ^ ^ . 之下，以形成一 S0I(絕緣層上 後夕）通道區域，藉此膝 一 漏 電流 ^ ^ 降低该70件的短通道效應以及接面 在本發明的一個實祐你丨tb 杜…… 1U貫鉍例中，-種用於製造一半導體元 , /、有一墊絕緣膜的半導體基板中 =一元件隔離結構，以界定―個儲存節點的接點區域， '中該元件隔離結構係包含—第一氧化膜、一氮化膜以及 弟-乳化膜之堆疊的結構；(b)移除一個位元線的接點區 :的元件隔離結構以露出該半導體基板；(c则在該位元 線的接點區域中露出的塾絕緣膜及氮化膜，以在該元件隔 離結構中形成-個用於閘極通道的底切（und㈣叫空間， =元件隔離結構係相鄰於該位元線的接點區域；（d)利用該 路出的半‘體基板作為__晶種層來形成—選擇性的蟲晶生 長（“SEG”）層’其中該SEG層係填滿該位元線的接點區域 以及用於閘極通道的底切空間；⑷移除—閘極區域中在該 位兀線的接點區域旁邊的第二氧化膜，以形成一凹槽；⑺ 在該凹槽的表面上形成—閘極絕緣膜；（g)在該所產生的結 構的整個表面上形成—平坦化閘極導電層，其中該閑極導 %層係貫質上填滿該凹槽；（h)在該閘極導電層之上形成一 硬式光罩層；以及⑴利用一閉極光罩來使得該硬式光罩層 以及閘極導電層形成圖案’以形成一閘極。 一種用於製造一半導體元件之方法係包含在一半導體 在該第一膜之上的第二膜、以及一在 土板中开y成第一、弟二以及第三元件結構。每個元件結構 係包含一第一膜、 8 1301655 該第二膜之上的第三膜。該等第一及第三元件結構是元件 隔離結構。該第二元件結構的一部份係被触刻&界定一個 ::兀線的接點區域’該位元線的接點區域係從該第二元件 結構之一上方的表面延伸至該第二元件結構之一下方的表 面^亥第二元件結構的第二膜係被敍刻以在該等第-及第 =之間界疋一個底切空間。一半導體層係被形成在該底 切空間以及位元線的接點區域之内。該第二元件結構的第 三膜係被姓刻或移除以界定一凹槽，該凹槽係界定一閑極 ―閘極結構係至少部分被形成在該凹槽之内。該等 弟_、第二以及第三膜分別是氧化膜、氮化膜以及氧化膜。 【實施方式】 現在將詳細參考本發明之範例的實施例。只要有可能 的話，相同的參考圖號將會在整個圖式被利用來參照相同 或類似的元件。應該體認到的是，該些實施 描述本發明並且使得本發明對於熟習此項技術者而古= 在此所述的實施例可以在不脫離本發； _下加以修改。 圖2a至2h是描繪根據本發明的一個 於製造一半導體基板之方法的簡化的剖面圖。之種用 =照圖一塾氧化膜⑴以及一塾氮化膜Η 被形成在一半導體基板11〇 糸 係被形成在該錢㈣1]5之上未顯示） ΛΛ h 丑接者利用一儲存10 料點光W未顯示）㈣曝光及顯影，以形成-界定錯存 即點的接點區域之光阻膜圖案(未顯示)。之後，該塾氮化 9 1301655 膜115、墊氧化膜113以及半導體基板11〇係利用該光阻 膜圖案作為一#刻光罩而被錄刻一預設的厚度以形成一個 溝槽120，其中一位元線的接點區域以及其相鄰的閘極區 域之半導體基板11 〇係被蝕刻。該光阻膜圖案係接著被移 除。在此之後，一第一氧化膜123係被形成在該所產生的 結構的整個表面上。該第一氧化膜123係被蝕刻以移除在 該溝槽120的側壁處之第一氧化膜123。在某些實施例中， 在形成該溝槽120的製程期間，該被蝕刻的半導體基板1 i 〇 之預設的厚度範圍是從大約2500A至大約3500A。在某上 實施例中，用於該第一氧化膜123的蝕刻製程係藉由一種 — 等向性乾式或濕式蝕刻方法而被執行。在某些實施例令， ~ 該第一氧化膜123的厚度範圍是從大約10〇〇A至大約 2000A 〇 請參照圖2b與2c，一氮化膜125係被形成在該所產 生的結構的整個表面上，並且接著被蝕刻以移除在該溝槽 _ 120的側壁處之氮化膜125。接著，一填滿該溝槽12〇的 第二氧化膜127係被形成在該所產生的結構的整個表面 上’並且接著被平坦化直到該墊氮化膜丨15露出為止，以 形成一元件隔離結構13 0。在此，該元件隔離結構1 3 0係 包含該第一氧化膜123、氮化膜125以及第二氧化膜i27 之堆疊的結構。在某些實施例中，該氮化膜丨25是一 pE_ 氮化膜’其中該氮化膜125在該溝槽120的側壁處之厚度 係小於該氮化膜125在該第一氧化膜123上之厚度。在某 些實施例中，用於該氮化膜125的蝕刻製程係藉由一種等 10 1301655 點區域以及用於閘極通道區域的底切空間145中露出的半 導體基板110而被形成’以填滿該位元線的接點區域以及 用於閘極通道區域的底切空間.145。肖SEGg 150係利用 該露出的半導體基板110作為一晶種層而被形成。之後， 該S E G層1 5 0係被平土曰/(卜吉知丨+ 一 ， 散十坦化直到该兀件隔離結構1 30的頂端 表面露出為止。 請參照圖2g，-光阻膜（未顯示）係被形成在該所產生 •的結構的整個表面上，並且接著被曝光及顯影以形成—露 出在該位元線的接點區域中# SEG们5〇以及其相鄰的第 二氧化膜127之光阻膜圖案153。接著，該露出的第二氧 -化膜127係選擇性地被移除以形成一凹槽155。在某些實 施例中’用於該第二氧化膜127的移除製程係藉由一種濕 式餘刻方法而被執行。 請參照圖2h，該光阻膜圖案153係被移除。一閘極絕 緣膜1 6〇係接著形成在該凹槽1 55的表面上。接著，一填 ，入该凹槽155的平坦化閘極導電層（未顯示）係被形成在該 7產生的結構的整個表面上。一硬式光罩層（未顯示）係接 著幵=成在该閘極導電層之上。之後，該硬式光罩層以及閘 極導電層係利用一閘極光罩（未顯示）而被形成圖案，以形 j 一包含一閘極電極17〇以及一硬式光罩層圖案180之堆 宜的結構的閘極i 9〇。在此時，該閘極i 9〇係被形成在一 巴、彖層上復石夕（“s〇I”）通道區域之上，其中該Seg層15〇 係被形成在該埋入式第一氧化膜 123之上。 根據本發明的另一個實施例，平的閘極可取代凹形閘 12 130.1655 極而被形成在該S0I通道區域之上，其中一石夕層係被形成 在該埋入式氧化膜之上。 此外，例如是用於在閘極的側壁上形成一間隙壁的製 耘、用於在主動區域中形成源極/汲極區域的離子植入的製 程、用於形成連接插塞的製程、用於形成位元線接點及位 兀線的製程、用於形成電容器的製程、以及用於形成内連 線的製程之後續的製程都可被執行。 • 士上所述根據本發明的一個實施例之用於製造一半 導體基板的方法係提出在一閘極之下形成一埋入式絕緣膜 以形成一 SOI通道區域，藉此降低由於空乏層之增大的寬 度所引起之汲極引發的位障降低（DIBL)效應，並且避免由 -於閾值電壓的電容所造成的漏電流。於是，該元件的穿通 現象可有效地降低。 此外’由於該元件具有該SOI通道區域，所以例如是 穿通現象的短通道效應（“SCE”）係被避免。於是，該元件的 鲁更新特性可被改善。由於該s〇I通道區域，該元件的基體 效應係被改善以形成一淺接面區域。 將會體認到的是，上述的方法是作例證的，並且其它 的·交化及修改也是可能的。步驟的順序可以改變，並且步 驟可加以修改或組合。 先前針對本發明的各種實施例的說明已經為了舉例及 說明之目的而被提供。其並非意欲全部列舉出或是限制本 發明僅止於所揭露的明確的形式，而是依據上述的教示或 是從本發明的實施都可以得到對其的修改與變化。該些實 13 130.1655 施例係被選擇與描述以便於解說本發明的原理及其實際的 應用以使侍熟習此項技術者能夠在各種的實施例中以及 在適合所思及的特定用途之各種修改下利用本發明。 【圖式簡單說明】 ® 16是描繪—㈣於製造-半導體元件之習知 的方法的簡化的剖面圖；以及

於制至广是描繪根據本發明的-個實施例之-種用 於…+導體元件之方法的簡化的剖面圖。 【主要元件符號說明】 1 0、1 1 〇半導體基板 1 3、1 1 3墊氧化膜 1 5、1 1 5墊氮化膜 20、120溝槽 30、130元件隔離結構 33用於植入雜質離子的製程 60、160閘極絕緣膜 7 0、1 7 0閘極電極 80、180硬式光罩層圖案 90、190閘極 123第一氧化膜 125氮化膜 127第二氧化膜 135位元線的接點區域 140光阻膜圖案 14 1301655 145底切空間 150 SEG 層 153光阻膜圖案 155凹槽

Claims (1)

1301655 十、申請專利範圍： 1·一種用於製造一半導體元件之方法，該方法係包括： (a) 在一具有一墊絕緣膜的半導體基板中形成一元件隔 離結構以界定一個儲存節點的接點區域，其中該元件隔離 結構係包含一第一氧化膜、一氮化膜以及一第二氧化膜之 堆疊的結構； (b) 蝕刻該元件隔離結構的一部份，以界定一個位元線 的接點區域並且露出該半導體基板； 籲 （c)敍刻在該位元線的接點區域中露出的氮化膜，以在 讜7G件隔離結構中形成一個用於一閘極通道的底切空間， ^该70件隔離結構係相鄰於該位元線的接點區域； 擇性的磊晶生長（“SEG”）層 (d)利用該露出的半導體基板作為一晶種層以形成一選 其中該SEG層係填入該位元 線的接點區域以及底切空間； 1⑷移除該it件隔離結構㈣二氧化膜以界定一凹槽， s亥凹槽係界定一閘極區域； (f) 在該凹槽之内形成一閘 笔層係貫質上填入該凹槽； 閘極絕緣膜； 形成一閘極導電層，該閘極導 (g) 在該閘極絕緣膜之上形 凹槽； (h)在該閘極導電層之上提供

茶，以形成一閘極結構。 2·根據申請專利範圍帛』 一個形成有圖案的硬式光 的硬式光罩層來使得該閘極導電 項之方法，其中步驟（a)係更 16 I3Q1655 包含： (a-l)利用-儲存節點的接點光罩來钮刻—且有該塾絕 緣膜的半導體基板之-預設的厚度，以形成_個界定_儲 存節點的接點區•的溝#，該溝槽係具有離該基板的—上 方的表面之第一深度； (a-2)在该溝槽之上且在該溝槽之内形成該第一氧化 膜； (a-3)蝕刻該第一氧化膜，使得該第一氧化膜的一上方 的表面對齊一離該基板的該上方的表面之第二深度，該第 一深度係小於該第一深度； (a-4)在該第一氧化膜之上且在該溝槽之内形成該氮化 膜； (a-5)蝕刻該氮化膜以移除該氮化膜，使得該氮化膜的 一上方的表面對齊一離該基板的該上方的表面之第三深 度’該第三深度係小於該第二深度； (a-6)在該氮化膜之上形成該第二氧化膜，該第二氧化 膜係至少實質上填入該溝槽；以及 (a-7)移除該第二氧化膜位在該溝槽之外的部份，以形 成該元件隔離結構。 3·根據申請專利範圍第2項之方法，其中該被蝕刻的 半導體基板之預設的厚度範圍是從大约2500A至大約 3 5 0 〇 A 〇 4·根據申請專利範圍第2項之方法，其中用於該第一 氧化膜的蝕刻製程係藉由一種等向性乾式戒濕式蝕刻方法 17 130.1655 而被執行。 5·根據申請專利範圍第2項之 里的蝕刻製程係藉由一種八中用於該氮化 法而被執行。 万去或疋一種回蝕方 其中该第一氧化 1000A至大約 6·根據申請專利範圍第1項之方法， fe以及第二氧化膜的厚度範圍是從大約 2000A。

7_根據申請專利範圍第丨 —m 貝i万凌，其中該氮化膜是 關從大約50A至大約15〇A的pE_氮化膜。 8·根據申請專利範圍第1 # , m 固矛1項之方法，其中用於在該位 7C線的接點區域中的元丰 人丁日]兀仵隔離結構之移除製程係藉由一種 乾式蝕刻方法而被執行。 9·根據中請專利範圍第1項之方法，其中該氮化膜係 利用一種利用H3P〇4的濕式蝕刻方法而被蝕刻。 1 〇·根據申請專利範圍第丨項之方法，該方法係更包括 藉由利用HF來清洗該底切空間。 n.根據申請專利範圍第1項之方法，該方法係更包括 平坦化該SEG層直到該元件隔離結構的頂端表面露出為 止。 # 12·根據申請專利範圍第1項之方法，其中用於該第二 氧化膜的移除製程係藉由一種濕式蝕刻製程而被執行。 13· —種用於製造一半導體元件之方法，該方法係包 括： 在一半導體基板中形成第一、第二以及第三元件結構， 18 1301655 每個元件結構都包含-第-膜、-在該第-膜之上的第二 、以及-在該第二膜之上的第三膜，該等第—及第三元 件結構是元件隔離結構； 、】/弟一元件結構的一部份以界定一個位元線的接 點區域，该位元線的接點區域係從該第二元件結構之一上 方的表面延伸至該第二元件結構之一下方的表面； ^蝕刻該第二元件結構的第二膜，以在該等第一及第二 膜之間界定一個底切空間； 在°亥底切空間以及位元線的接點區域之内形成一半導 體層； 从丁 $ :除該第二元件結構的第三膜以界定一凹槽，該凹槽 ’、丨疋一閘極區域；以及 形成-閘極結構，其至少部分在該凹槽之内。 “·根據申請專利範圍第13項之方法其中該等第一、 及第三膜分別是氧化膜、氮化膜以及氧化膜。 15.根據申請專利範圍第13 哕竹；成1 只心乃决，其中用以界定 -位兀線的接點區域而對 係露出哕皁^弟―疋件結構的部份的蝕刻 半導體基板的一部份。 16·根據申請專利範圍第I 層係利用^ 法，其中該半導體 k擇性的絲晶生長（“SEG，，）jb & 1 層係利用兮本道姊苴4 · )層而被形成，該SEG Μ +導肢基板路出的部份而被形成。 17·根據申請專利範圍第13 第二與第三膜是不同的膜。、以，其中至少該等 19