[go: up one dir, main page]

TWI301641B - - Google Patents

Download PDF

Info

Publication number
TWI301641B
TWI301641B TW091121425A TW91121425A TWI301641B TW I301641 B TWI301641 B TW I301641B TW 091121425 A TW091121425 A TW 091121425A TW 91121425 A TW91121425 A TW 91121425A TW I301641 B TWI301641 B TW I301641B
Authority
TW
Taiwan
Prior art keywords
polycrystalline
etching
annealing treatment
polycrystalline germanium
planarizing
Prior art date
Application number
TW091121425A
Other languages
English (en)
Inventor
yu cheng Chen
Jia Xing Lin
Chi Lin Chen
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW091121425A priority Critical patent/TWI301641B/zh
Priority to US10/358,184 priority patent/US20040055999A1/en
Priority to JP2003181382A priority patent/JP2004111912A/ja
Application granted granted Critical
Publication of TWI301641B publication Critical patent/TWI301641B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6729Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731Top-gate only TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/674Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743Silicon
    • H10D30/6745Polycrystalline or microcrystalline silicon
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6758Thin-film transistors [TFT] characterised by the insulating substrates

Landscapes

  • Recrystallisation Techniques (AREA)
  • Weting (AREA)
  • Thin Film Transistor (AREA)

Description

1301641 九、發明說明: 【發明所屬之技術領域】 本發明係有關於一種多晶石夕平坦化之方法’特別有關 於使用餘刻及雷射退火的方式來改善多晶石夕表面粗韆度’ 以形成高>口質的多晶矽薄膜電晶體(pol^silicon thin film transistor)。此方式可應用於多晶砍薄膜電晶體製程’例 如,低溫多晶矽薄膜電晶體(L〇w TemPerature p〇1y_Silicon
Thin Film Transistor; LTPS-TFT) 〇 【先前技#ί】 多晶矽薄膜電晶體已廣泛應用於各種領域,例如主動 式陣列液晶顯示器(Active Matrix Liquid Crystal Displays; AM-LCD)、主動有機發光顯示器(Active Matrix Organic Light-Emitting Displays; AM-OLED)、靜態隨機存取記憶體 (Static Random Access Memory; SRAM)、投影機(Projector) 以及接觸式影像感測器(Contact type image sensor)等。 多晶矽薄膜面對的問題是表面太過粗糙,且隨著多晶 矽晶粒尺寸增大,情況更為嚴重,這對於元件的電性極為 不利,其影響例如崩潰電場、漏電流、次臨界擺盪 (subthreshold swing)、臨界電壓(thresh〇ld voltage)以及電子 電洞的遷移率(mobility)等。 多晶石夕的粗糙的表面,將直接影響產業量產良率。於 半導體製程中’ ¥形成閘極氧化層(gate oxide)於多晶石夕 上,如第1圖所示’由於多晶矽層1〇厚度不均勻,將使得 0412-8303TWF1 (N);03-910024;jamngw 1301641 上層閘極氧化層12厚度亦不均勻,而且在多晶石夕層ι〇中 的隆起(ridge)會形成局部(local)較大的電場,導致閘極氧化 層12容易崩潰,增加漏電流,影響元件的可靠度。尤其對 於形成薄閘極氧化層,此問題更顯嚴重。 此外,在半導體製程中的微影製程,多晶矽表面粗糙 度會產生雜亂散射,導致尺寸定義的誤‘,使得製程中圖 形的定義變得困難。 針對多晶矽的粗糙表面,化學機械研磨(Chemical Mechanical Polishing; CMP )可能為解決的方法,例如C.Y· Chang 等人發表於 IEEE ( International Electrical and Electronic Engineering) Electron Device Letters,vol· 17, Νο·3 ’ March 1996 的”Fabrication of Thin Film Transistors by Chemical Mechanical Polished Polycrystalline Silicon Films”研究報告指出,藉由化學機械研磨(CMP),多晶 矽的表面粗糙度方均根值(RMS)值從9〇A減為37λ,進而 改善如電子電洞遷移率、臨界電壓、次臨界擺盪等元件性 能。另外,Alain C.K.Chan 等人於 IEEE Electron Devices Meeting 1999 Proceedings,June 1999,提出之^Improved Thin Film Transistor (TFT) Characteristics on Chemical-Mechanically Polished Polycrystalline Silicon Film”研究報告中亦指出以化學機械研磨改善多晶矽表面 粗糙度具有提升TFT元件性能的效果。 依照多晶矽薄膜電晶體技術的發展趨勢,也就是使用 大面積的基板來製作量多、尺寸更細微的元件,例如製造 0412-8303TWF1 (N);03-910024;jamngw 1301641 1公之薄膜電晶體,其多晶砍基板面積大甚至達到 基板上使用上的H 111此必須考慮到在大面積的 應用於大心 …、而’目前化學機械研磨方式並無 因此基於及積基ΐ的機台’必須研發新型機台因應使用, 粗链度在=考1上’此方法並不制。此外,上述表面 RMS)仍在。後的表面粗糙度方均根值(Root Mean Square; 下,勢必/〜4GA的範圍’在元件尺寸越細微的發產趨勢 須開發一::使多晶矽表面更為平坦的改良方法,因此必 趟度的方^用於大面積且能更進—步降低多晶破表面粗 【發明内容】 平括化目的為提供能應用於大面積多晶歡多晶石夕 式改變表…5亥方法主要係對已結晶的多晶矽用蝕刻方 較弱包括去除自生氧化層、去除多晶石夕鍵結 多晶發表二二ί移=晶石夕表面不純雜質,以初步降低 做部分Μ ^ 再進行雷射退火處理對多晶石夕 面“_ ,使夕晶石夕表面重構以形成平坦的多晶石夕表 。!由調整蝕刻程度及雷射 乂 表面極為平坦的多晶石夕。、火處理的條件’可以得到 驟包:達坦化之方法,其步 曰純成有多晶矽層的基板;(b)將兮多 ;曰.:用蝕刻方式改變表面形態,以初步降低表面粗糙 及⑷進行雷射退火處理對多晶錢部分融化^ 日日矽表面重構以形成表面平坦的多晶矽層。 使夕 〇412-8303TWF1(N);03-910〇24;]amngw 13〇1641 上述表面形成有多晶矽層之基板係指例如玻璃、石英 破璃、石夕曰曰圓、塑膠或絕緣層上有石夕(SiHc〇n 〇n insuiat〇r·, SOI)等。也就是說,本發明之多晶矽平坦化之方法適用於 任何表面形成有多晶矽層的基板,並不限於特定材質的基 板。 在上述降低多晶矽表面粗k度的方法中,蝕刻可藉由 溼蝕刻或乾蝕刻進行,濕蝕刻所選用之蝕刻液可舉例如稀 釋緩衝氧化物钱刻液(Buffer 〇xide Etchant; BOE)、稀釋氫 氟酸(Dilute Hydr0flU0ric acid; DHF)等;乾蝕刻所使用的方 式,只要能滿足上述的功能即可。上述雷射退火處理之步 驟,由於使用不同機台即有不同的控制條件,因此在製程 參數的控制上可針對個別應用以及所使㈣機台做調整, 只要能夠達到該步驟之主要目的,也就是將多晶砍部分融 化,使其晶格重構而形成平坦化表面即可。 夕根據本發明之多晶石夕平坦化之方法,係藉由餘刻改變 f晶石夕表面形態後’再以雷射退火得到表面極為平坦的多 晶石夕薄膜,其優點包括可大幅降低多晶石夕表面粗糙度及可 適用大面積多晶矽的應用領域。 為了讓本發明之上述目的、特徵和優點更明顯鎌,下文特 舉料交佳實施例,並配合所附圖示,作詳細說明如下: 【實施方式】 請參照第2圖,其顯示根據本發明之多晶石夕平坦 方法的流程圖。 首先’步驟S10提供一表面形成有多晶石夕的基板,該 〇412-83Q3TWF1(n);()3-91GG24;jamngw 1301641 ^曰曰石夕可為以任何形柄成者,並不限於以狀方式形 取例士田射結晶或直接以化學氣相沈積等。然後進行步 :刻’在本實施例係選用稀釋缓衝氧化物㈣液對 以夕曰曰矽表面進仃蝕刻而改變其表面形態 ,此時位於該多 晶石夕表面的自生惫各s α ^ ^ 層、阳格鍵結較弱的部分及表面不純 雜貝將被移除。上诚績^ ϋ 建緩衝:氧化物蝕刻液(βοε)的詳細組 y :、'HF、NH4F及η2〇,且該稀釋緩衝氧化触刻液與水的 比例範圍較佳為1·3〇π】 」ϋ0〜1:0。但其他蝕刻液例如稀釋氫氟 .、用,該稀釋氫氟酸中氫氟酸與水的比例範圍 較佳為1:600〜1:1 〇芒 士 、 右U上述蝕刻溶液進行濕蝕刻,蝕刻 二乂仏為600秒以下。此外,亦可使用乾姓刻㈣etching: 列如含cf4氣體的電漿蝕刻。 雙π進订步驟S30之雷射退火處理,在本實施例係 行,脈衝位移重複率車mexQclmer 1順),以掃描方式進 車X佳為98°/〇,使用氣氛較佳為一大氣 M(atm)的氮氣’脈衝雷射頻率範圍較佳為mz至400Hz, 更隹係使用2_z;波長範隨佳為157腿至351謂,更 佳為308nm,能量密度較佳是使用雷射能量範圍低於多晶 石夕發t全融的臨界能量,也就是⑽〜35G議A脈衝雷 射持績時間範圍較佳兔 為Wns至1ms,更佳為55ns ;基板 溫度範圍較佳為室溫至6〇〇。〇。 土 上述雷射退火處理步驟之主要目的為使多晶矽表面 :分融:使其晶格重構,因而將多晶矽表面平坦化而得低 、面粗I度的夕晶石夕。此步驟之控制條件,例如溫度、壓 0412-8303TWF1 (N) :03-910024;jamngw 1301641 力、雷射能量等由於使用不同機台即有不同的控制條件, 因此在製程參數的控制上可針對個別應用以及所使用的 機台做調整。 為了突顯本發明提供之多晶矽平坦化之方法的優異 效果,請參照第4A、4B、5A、5B圖。第4A圖係顯示習 ϊ 知未進行平坦化的:原始多晶矽的穿透式電子顯微’鏡 (Transmissive Electron Microscope; TEM)剖面圖。第 4B 圖 係顯示根據本發明之實施例所得之多晶矽的TEM剖面 圖。第5A圖係顯示習知未進行平坦化的原始多晶矽的原 子力顯微鏡(Atomic Force Microscope; AFM)立體圖。第 圖係顯示根據本發明之實施例所得之多晶矽的AFM立體 圖。 如第4A圖所示,原始多晶矽的表面有高低起伏,而 第4B圖則顯不根據本發明實施例所得之多晶秒表面,由 圖中可看出多晶矽表面相當平坦,且與閘極氧化層的界面 亦沒有隆起(ridge)的產生。 同樣地’由第5A、5B之AFM立體圖所不,多晶秒表 面的粗糙度方均根值(RMS)大幅減少,由120A減為18人, 僅為原始多晶矽的15%。與習知技術使用CMP方法相 比,本發明所得之粗糙度18A僅為傳統使用CMP技術的 50%,具有極佳的平坦化效果。 由上述結果以及第3圖之圖示可得知,根據本發明之 多晶砍平坦化之方法,原始多晶砍(·)、經過钱刻(▲) 以及雷射退火()步驟後,多晶矽表面粗糙度可減少3〇 0412-8303TWF1 (N) :03-910024;jamngw 10 1301641 〜95%,且多晶矽表面粗糙度方均根值(RMS),可減少至 20A以下,與習知技術相比,可得到表面更為平滑的多晶 矽。此外,本發明之方法可應用於處理大面積多晶矽之製 程,對於未來低溫多晶矽電晶體之發展有相當大的的幫 助。 雖然本發明已以較佳實施例揭露如上,然其並一用以 限定本發明,任何熟習此技藝者,在不脫離本發明之精神 和範圍内,當可作些許之更動與潤飾,因此任何符合本專 利發明精神的更動與潤飾均屬於後附所界定之申請專利 範圍内。 0412-8303TWF1(N);03-910024;jamngw 11 1301641 【圖式簡單說明】 第1圖係顯示習知多晶矽以及閘氧化層之穿透式電子 顯微鏡(TEM)剖面圖。 第2圖係顯示根據本發明之多晶矽平坦化之方法的流 程圖。 ^ ’ 第3圖係顯示根據本發明之實施例所得之:多晶矽平坦 化的粗糙度方均根值(RMS)改善結果。 苐4A圖係顯不習知未進行平坦化的原始多晶梦的穿 透式電子顯微鏡(TEM)剖面圖。 第4B圖係顯示根據本發明之實施例所得之多晶矽的 穿透式電子顯微鏡(TEM)剖面圖。 第5A圖係顯示習知未進行平坦化的原子力顯微鏡 (AFM)立體圖。 第5B圖係顯示根據本發明之實施例所得之多晶矽的 原子力顯微鏡(AFM)立體圖。 【主要元件符號說明】 1 〇〜多晶石夕層; 12〜閘極氧化層; S10〜原始表面粗糖之多晶碎; S20〜濕式或乾式蝕刻; S30〜雷射退火處理。 0412-8303TWF1 (N) :03-910024;jamngw 12

Claims (1)

13 0 1U25號申請專利範圍修正本 修正日期:96 · 6 · 28 十、申請專利範圍: 1·一種多晶矽平坦化之方法,其步驟包括: a. 提供一表面形成有多晶石夕層的基板; b. 將該多晶矽層用蝕刻方式改變表面形態,以初步降 低表面粗彳造度,以及 c. 進行#射退火處理對多晶矽做部分融化'使多晶矽 表面重構以形成表面更為平坦化的多晶矽層; 其中步驟(b)之蝕刻可藉由乾蝕刻或濕蝕刻進行; 其中濕蝕刻係使用稀釋缓衝氧化物蝕刻液或稀釋氫氟 酸姓刻液; 其中該乾蝕刻係使用含CF4氣體的電漿蝕刻;以及 其中該步驟(c)之雷射退火處理,脈衝雷射持續時間範 圍為10ns至lms。 2. 如申請專利範圍第1項所述之多晶矽平坦化之方 法,其中步驟(b)之蝕刻包括去除該多晶矽層的自生氧化 層、多晶矽鍵結較弱的部份以及位於多晶矽表面的不純雜 質。 3. 如申請專利範圍第1項所述之多晶矽平坦化之方 法,其中該稀釋緩衝氧化物蝕刻液與水的比例範圍為 1:300〜1:0。 4. 如申請專利範圍第1項所述之多晶矽平坦化之方 法,其中該稀釋氫氣酸餘刻液,氳氟酸與水的比例範圍 1:600〜1]。 5. 如申請專利範圍第1項所述之多晶矽平坦化之方 0412-8303TWF1(N);03-910024;jamngw 13 1301641 法,其中該濕蝕刻之蝕刻時間為600秒以下β ⑷之㈣退火處理,脈衝雷射波長範圍為 法,7其m專㈣圍第1 述之多晶料坦化之方 308nm。驟⑷之雷射退火處理,脈衝雷射波長為 8甘如巾請專利範圍第〗項所述之多㈣平坦化之方 :〜、中該步驟⑷之雷射退火處理,脈㈣射持續時 55ns 〇 、、9.如申請專利範圍#1項所述之多晶石夕平坦化之方 法’其中該步驟⑷之雷射退火處理,基板溫 至600°C。 _ ~主/皿 1〇·如申請專利範圍第丨項所述之多晶矽平坦化之方 法/、中°亥步驟(c)之雷射退火處理,脈衝雷射頻率範圍為 1Hz 至 40〇Hz。 11·如申請專利範圍第1項所述之多晶矽平坦化之方 法其中该步驟(C)之雷射退火處理,脈衝雷射頻率為 200Hz。 、、、、 12·如申請專利範圍第1項所述之多晶矽平坦化之方 法’其中該步驟(c)之雷射退火處理,使用之雷射能量範圍 為低於多晶矽發生全融的臨界能量。 13·如申請專利範圍第1項所述之多晶矽平坦化之方 法,其中該步驟(c)之雷射退火處理,使用之雷射能量範圍 0412-8303TWF1 (N);〇3~910024;jamngw 14 1301641 為 250〜350 mJ/cm2。 14.如申請專利範圍第1項所述之多晶矽平坦化之方 法,其中該表面形成有多晶石夕層之基板為玻璃、石英玻璃、 矽晶圓、塑膠或絕緣層上有矽(SOI)。 0412-8303TWF1 (N);03-910024;jamngw 15 1301641 七、指定代表圖: (一) 本案指定代表圖為:第(2 )圖。 (二) 本代表圖之元件符號簡單說明: S10 原始表面粗糙之多晶石夕 S20 濕式或乾式蝕刻 S30 ,雷射退火處理 八、本案若有化學式時,請揭示最能顯示發明特徵的化學式: 無0 0412-8303TWF1(N);03-910024;jamngw
TW091121425A 2002-09-19 2002-09-19 TWI301641B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW091121425A TWI301641B (zh) 2002-09-19 2002-09-19
US10/358,184 US20040055999A1 (en) 2002-09-19 2003-02-05 Method for planarizing polysilicon
JP2003181382A JP2004111912A (ja) 2002-09-19 2003-06-25 ポリシリコンの平坦化方法およびその方法から得られるポリシリコンからなる薄膜トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW091121425A TWI301641B (zh) 2002-09-19 2002-09-19

Publications (1)

Publication Number Publication Date
TWI301641B true TWI301641B (zh) 2008-10-01

Family

ID=31989760

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091121425A TWI301641B (zh) 2002-09-19 2002-09-19

Country Status (3)

Country Link
US (1) US20040055999A1 (zh)
JP (1) JP2004111912A (zh)
TW (1) TWI301641B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI290768B (en) * 2003-06-05 2007-12-01 Au Optronics Corp Method for manufacturing polysilicon film
TWI306667B (en) * 2004-09-07 2009-02-21 Ind Tech Res Inst Method of fabricating planarized poly-silicon thin film transistors
CN100382255C (zh) * 2004-09-24 2008-04-16 财团法人工业技术研究院 平坦多晶硅薄膜晶体管的制作方法
SG121918A1 (en) * 2004-10-27 2006-05-26 Sony Corp A method and system of treating a surface of a fabricated microcomponent
JP5114848B2 (ja) * 2006-02-09 2013-01-09 凸版印刷株式会社 インプリント用モールドの欠陥修正方法及びインプリント用モールドの製造方法
US7579654B2 (en) * 2006-05-31 2009-08-25 Corning Incorporated Semiconductor on insulator structure made using radiation annealing
TWI325613B (en) * 2006-07-20 2010-06-01 Ind Tech Res Inst Memory cell and fabricating method thereof
JP5452900B2 (ja) * 2007-09-21 2014-03-26 株式会社半導体エネルギー研究所 半導体膜付き基板の作製方法
JP5250228B2 (ja) * 2007-09-21 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2009094488A (ja) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd 半導体膜付き基板の作製方法
JP5490393B2 (ja) * 2007-10-10 2014-05-14 株式会社半導体エネルギー研究所 半導体基板の製造方法
US8377804B2 (en) * 2008-10-02 2013-02-19 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor substrate and semiconductor device
US9455350B2 (en) 2014-03-25 2016-09-27 National Applied Research Laboratories Transistor device structure that includes polycrystalline semiconductor thin film that has large grain size
CN105513959A (zh) 2016-01-04 2016-04-20 京东方科技集团股份有限公司 一种多晶硅薄膜的处理方法和薄膜晶体管的制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5202278A (en) * 1991-09-10 1993-04-13 Micron Technology, Inc. Method of forming a capacitor in semiconductor wafer processing
US6393042B1 (en) * 1999-03-08 2002-05-21 Semiconductor Energy Laboratory Co., Ltd. Beam homogenizer and laser irradiation apparatus
JP4101409B2 (ja) * 1999-08-19 2008-06-18 シャープ株式会社 半導体装置の製造方法
JP2002043274A (ja) * 2000-07-25 2002-02-08 Kanto Chem Co Inc ポリシリコン膜の表面処理剤及びそれを用いたポリシリコン膜の表面処理方法

Also Published As

Publication number Publication date
US20040055999A1 (en) 2004-03-25
JP2004111912A (ja) 2004-04-08

Similar Documents

Publication Publication Date Title
TWI301641B (zh)
US7119365B2 (en) Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
US8021936B2 (en) Method of manufacturing thin film transistor
KR101276230B1 (ko) 에스오아이 기판 및 에스오아이 기판의 제조방법
TW200937508A (en) Substrate provided with semiconductor films and manufacturing method thereof
TW200832714A (en) Fabricating method for low temperatyue polysilicon thin film
KR20000035823A (ko) 반도체 물질의 웨이퍼를 큰 치수로 제조하는 방법 및 이 결과의웨이퍼를 절연체 상의 반도체 형태의 기판을 제조하는 데 사용하는 방법
JPH05217821A (ja) 半導体基板の作製方法
TWI298911B (en) Sige/soi cmos and method of making the same
US8703580B2 (en) Silicon on insulator (SOI) wafer and process for producing same
JP5038326B2 (ja) 半導体素子の製造方法
US20060043072A1 (en) Method for planarizing polysilicon
JPH05206422A (ja) 半導体装置及びその作製方法
US8029890B2 (en) Structure of thermal resistive layer and the method of forming the same
US20060113596A1 (en) Single crystal substrate and method of fabricating the same
KR100596093B1 (ko) 에스오아이 웨이퍼의 제조 방법
TWI306667B (en) Method of fabricating planarized poly-silicon thin film transistors
CN100382255C (zh) 平坦多晶硅薄膜晶体管的制作方法
JP3119384B2 (ja) 半導体基板及びその作製方法
JP3203652B2 (ja) 半導体薄膜の製造方法
KR100718265B1 (ko) 반도체 장치의 제조 방법
KR100761346B1 (ko) 결정질 실리콘의 제조방법
JP2004119636A (ja) 半導体装置およびその製造方法
JPS63119576A (ja) 薄膜トランジスターの活性領域の形成方法
KR101133941B1 (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees