[go: up one dir, main page]

TWI300261B - Chip package structur - Google Patents

Chip package structur Download PDF

Info

Publication number
TWI300261B
TWI300261B TW092118039A TW92118039A TWI300261B TW I300261 B TWI300261 B TW I300261B TW 092118039 A TW092118039 A TW 092118039A TW 92118039 A TW92118039 A TW 92118039A TW I300261 B TWI300261 B TW I300261B
Authority
TW
Taiwan
Prior art keywords
substrate
heat sink
wafer
package structure
disposed
Prior art date
Application number
TW092118039A
Other languages
English (en)
Other versions
TW200503200A (en
Inventor
Ming Lun Ho
Yu Wen Chen
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW092118039A priority Critical patent/TWI300261B/zh
Priority to US10/710,344 priority patent/US7002246B2/en
Publication of TW200503200A publication Critical patent/TW200503200A/zh
Application granted granted Critical
Publication of TWI300261B publication Critical patent/TWI300261B/zh

Links

Classifications

    • H10W40/10
    • H10W72/07251
    • H10W72/20
    • H10W72/877
    • H10W74/117
    • H10W74/15
    • H10W90/724

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

1300261
五、發明說明α) 發明所屬之技 本發明是有關於一 一種能夠增強晶片私▲種曰曰片封裝結構,且特別是有關於 形的晶片封裝結構。“’、禾’防止基板翹曲(warpage)變 先前技術 在半導體產業中,籍 1C)的生產,主要八a積體電路(Integrated Circuits, 體電路UC)的製作刀Λ三積個體階^晶圓(心r)的製造、積 中,裸晶片係經由在开電裝(Package^。其 等步驟以完成,4: 元:以及切割晶圓 ,一丄,田a u L 母顆由日日圓切割所形成的裸晶片,在 I 03 之接點與外部訊號電性連接後,可再以封膠 材,將裸曰:曰片包覆著,其封裝之目的在於防止裸晶片受到· 濕氣、熱量、雜訊的影響,並提供裸晶片與外部電路之間 電性連接的媒介,如此即完成積體電路的封裝步驟。 其中覆晶接合技術(Flip Chip Interconnect Technology ’簡稱FC)乃是利用面昧列(area array)的方 式’將多個晶片墊(die pad)配置於晶片(die)之主動表面 (activesurface)上,並在晶片墊上形成凸塊(bump),接 著將晶片翻覆(f 1 i p)之後,再利用這些凸塊來分別電性及 機械性連接晶片之晶片墊至基板(s u b s t r a t e )上的接點 (contact ),使得晶片可經由凸塊而電性連接至基板,並 經由基板之内部線路而電性連接至外界之電子裝置。 值得注意的是,由於覆晶接合技術(F C )係可適用於高 腳數(High Pin Count)之覆晶封裝結構,並同時具有縮小
10796twf.ptd 第5頁 l3〇〇261 _________________ 五、發明說明(2) 晶片封裝面積及縮短訊號傳輸路徑等諸多優點,所以覆晶 ,合技術目前已經廣泛地應用於晶片封裝領域,常見應^ 覆晶接合技術之覆晶封裝結構例如有覆晶球格陣列型^ (FUp Chip Ball Grid Array,FC/BGA)之覆晶封裝結 構。由於晶片運作速度加快,散熱需求便相應增加^ 第1圖所繪示為習知一種覆晶球格陣列型的晶片封裝 結構100的側視圖。其令晶片102與基板104之間係藉由^ 鬼1 0 6電性連接’換言之’晶片1 〇 2上的晶片接點(d i e p a d,未圖示)係藉由凸塊1 〇 6與基板丨〇 4上的基板接點 (electrode pad,未圖示)電性連接。並且,在晶片1〇2與 基板1 0 4之間係填入一填充材料1 〇 8以包覆凸塊1 〇 6 ,此填 充材料1 0 8具有應力緩衝的效果,可有效保護晶片丨〇 2與基© 板104之間的凸塊106,避免因晶片1〇2與基板1〇4之間熱膨 脹係數差異所導致的損壞。固定環(st if fene]r ring)係環 繞晶片102而配置在基板104上,而散熱片(hea1: Sink)ii2 係配置於固定環1 1 0與晶片1 Ο 2的背面上。此外,在基板 110承載晶片102的另一面上還配置有焊球(s〇ider b a 11 ) 1 1 4 ’晶片1 0 2上的晶片接點係透過基板j 〇 4 t的線路 而於焊球114電性連接。 然而,在上述第1圖之晶片封裝結構中,在經由例如 是信賴性測試或是配置有此晶片封裳結構之儀器的開/關 機等的溫度循環(thermal cycle)之後,由於晶片與基板 具有熱膨服係數的差異(晶片約Ζ.βρρυ/Ι,基板約15〜· 1 8 p p m /它),而使得晶片封裝的整體結構容易產生翹曲變
10796twf.ptd 第6頁 1300261 五、發明說明(3) 形,甚而情況嚴重者會如第2圖所示,產生部分凸塊斷裂 (b u m p c r a c k )的情形。當晶粒尺寸與基板尺寸越接近時, 此種破壞型態是越顯著,如晶片尺寸為1 9 * 2 3 mm,而基板 尺寸為27*27mm時。 發明内容 因此,本發明的目的是提供一種晶片封裝結構,能夠 增強晶片的散熱效果。 本發明的另一目的是提供一種晶片封裝結構,能夠抑 制基板受到溫度循環所產生的翹曲。 為達上述目的,本發明提出一種晶片封裝結構,至少 包括具有一上表面與一下表面的一基板,具有一主動表面 與一背面的一晶片、一固定環,一第一散熱片與一第二散_ 熱片。其中晶片係以主動表面配置於基板之上表面上,且 晶片係電性連接於基板,固定環係環繞晶片配置於基板之 上表面上,第一散熱片係配置於晶片之背面上與固定環 上,而第二散熱片係配置於基板之下表面上,且其位置係 對應於晶片下方。 本發明提出另一種晶片封裝結構,至少包括具有一上 表面與一下表面的一基板,具有一主動表面與一背面的一 晶片、一固定環,一第一散熱片與一第二散熱片。其中晶 片係以主動表面配置於基板之上表面上,且晶片係電性連 接於基板,固定環係環繞晶片配置於基板之上表面上,第_ 一散熱片係配置於晶片之背面上與固定環上,而第二散熱胃 片係配置於基板之下表面上,且其位置係對應晶片下方,
10796twf.ptd 第7頁 1300261 五、發明說明(4) 其中第二散熱片之熱膨脹係數與基板之熱膨脹係數相同。 而且,在上述之晶片封裝結構中,還可以在第二散熱 片上配置複數的鰭片,以增加第二散熱晶片的散熱效率。 此外,其中之固定環係可以一體成形於第一散熱片 上。 如上所述,由於本發明係在晶片封裝結構中之基板的 下表面增加配置一第二散熱片,因此,藉由此散熱片的配 置係能夠更加強對此晶片封裝結構中之晶片的散熱效率。 而且,由於本發明係在晶片封裝結構甲之基板的下表 面增加配置一第二散熱片,並且此第二散熱片係以相當牢 固的方式貼合於基板的下表面,因此藉由此牢固的貼合, 係能夠抑制基板的翹曲變形。 ® 並且,由於本發明係在晶片封裝結構中之基板的下表 面增加配置一第二散熱片,並且此第二散熱片係具有與基 板相同或是相近的熱膨脹係數,因此貼合於基板之下表面 的第二散熱片可視為基板的強化結構體,能夠有效抑制基 板的紐曲變形。 為讓本發明之上述目的、特徵、和優點能更明顯易 懂,下文特舉一較佳實施例,並配合所附圖式,作詳細說 明如下: 實施方式 首先,請參照第2圖,第2圖所繪示為本發明較佳實;^ 例之一種晶片封裝結構2 0 0的側視圖。於第2圖中所繪示者_ 為一種覆晶封裝結構,本發明之晶片封裝結構至少包括晶
10796twf.ptd 第8頁 1300261 五、發明說明(5) 片202 、基板2 04、固定環210、第一散熱片212與第二散熱 片 216。 其中基板204具有一上表面204a與一下表面204b,且 晶片202具有一主動表面202a與一背面202b。而晶片202與 基板2 0 4係藉由凸塊2 0 6電性連接晶片2 0 2之主動表面2 0 2 a 上的晶片接點(die pad,未圖示)與基板204之上表面204a 上的基板接點(electrode pad,未圖示)。 固定環(stiffener ring)210係環繞晶片202而配置在 基板2 0 4的上表面2 0 4a上,此固定環210係用以加強後續第 一散熱片212貼合製程之散熱片的定位效果,並擴大第一 散熱片212的面積,以增進第一散熱片212的散熱效果。 第一散熱片2 1 2係同時配置在晶片2 0 2的背面2 0 2 b上以· 及固定環2 10上,其中第一散熱片212的材質包括金屬材 質,例如是銅,且第一散熱片2 1 2例如是使用膠合的方式 配置在晶片2 0 2的背面2 0 2 b上以及固定環2 1 0上。 第二散熱片216係配置於基板202的下表面204a上,且 此第二散熱片2 1 6係對應於晶片2 0 2下方,其中第二散熱片 2 1 6的材質包括金屬材質,例如是銅,請參照第4圖,第4 圖所繪示為本發明較佳實施例之由晶片封取結構的基板 204下表面204b所見的平面示意圖,如第4圖所示,於本發 明較佳實施例中,在基板2 04的下表面204b上還配置有複 數個焊球2 1 4,而第二散熱片2 1 6則配置在基板2 0 4的下表· 面204b之未配置焊球2 14的中央區域。 此處值得注意的是,此第二散熱片2 1 6係以相當牢固
10796twf.ptd 第9頁 1300261 五、發明說明(6) 的方式配置貼附在基板2 0 4的下表面2 0 4 b上,因此,在能 夠藉由此第二散熱片2 1 6增強晶片20 2的散熱效果之外,還 能夠藉由第二散熱片2 1 6與基板2 0 4的強力貼合以抑制此基 板2 0 4的翹曲變形。 而且,第二散熱片216的材質還可·以採用具有與基板 2 0 4相同或是相近之熱膨脹係數的材質,舉例而言,第二 散熱片2 1 6係可以採用與基板2 0 4相同的材質,於此情況 下,由於第二散熱片2 1 6的冷縮熱漲幅度係與基板2 〇 4接近 或相同,因此,貼合於基板2 04之下表面204b的第二散熱 片2 1 6可與貼合部位的基板2 0 4視為一體的強化結構體。 並且,本發明還可以在晶片2 0 2與基板2 0 4之間填入填 充材料2 0 8以包覆凸塊2 0 6,其係用以降低晶片2 0 2與基板· 2 0 4的應力。 本發明除了上述較佳實施例外,還具有其他的實施 例,請參照第5圖,第5圖所繪示本發明另一較佳實施例之 一種晶片封裝結構之剖面放大圖,其中若是本實施例中的 標號與上述較佳實施例相同者,則表示在本實施例中所指 明的構件係雷同於在上述較佳實施例中所指明的構件,在 此便不再贅述。 在本實施例中,係在第二散熱片2 1 6上更加裝鰭片 (f i η ) 2 1 8,藉由鰭片2 1 8的裝設,係能夠使第二散熱片的 散熱面積增加,增強對晶片2 0 2的散熱效果,唯此處必須· 注意的是鰭片2 1 8裝設的高度必須加以限制,以本發明較· 佳實施例為例,鰭片2 1 8的高度必須低於焊球2 1 4的高度,
10796twf.ptd 第10頁 1300261 五、發明說明(7) 以避免妨礙到焊球2 1 4與其他構件的接合。 在上述較佳實施例令,第二散熱片2 1 6的形狀係為矩 形,然而本發明並不限定於此,本發明亦可以因應實際的 需要,採用各種不同形狀的散熱片。 ' 尚且,在上述較佳實施例中,其中之固定環2 1 Q與散 熱片2 1 2為分別設置,然而本發明並不限定於此,請參照 第6圖與第7圖’其中構件與第4圖與第5圖相同者係使用相 , 同的標號並省略其說明。在第6圖與第7圖中,其中之散熱 片2 5 0上係形成有固定環,亦即是固定環與散熱片2 5 0係為 ‘ 一體成形而構成的。 綜上所述,本發明至少具備下述優點·· 1 ·由於本發明係在晶片封裝結構中之基板的下表面增馨 加配置一散熱片,因此,藉由此散熱片的配置係能夠更加 強對此晶片封裝結構中之晶片的散熱效率。 2 ·由於本發明係在晶片封裝結構中之基板的下表面增 加配置一散熱片,並且此散熱片係以相當牢固的方式貼合 於基板的下表面,因此藉由此牢固的貼合,係能夠抑制基 板的翹曲變形。 3 ·並且’由於本發明係在晶片封裝結構_之基板的下 表面增加配置一散熱片,並且此散熱片係具有與基板相同 或是相近的熱膨脹係數,因此貼合於基板下表面的散熱片 可視為基板的強化結構體,能夠有效抑制基板的翹曲變 ▲ 形。 · 雖然本發明已以一較佳實施例揭露如上,然其並非用
10796twf.ptd 第11頁 1300261 五、發明說明(8) 以限定本發明,任何熟習此技藝者,在不脫離本發明之精 神和範圍内,當可作各種之更動與潤飾,因此本發明之保 護範圍當視後附之申請專利範圍所界定者為準。 _ _
10796twf.ptd 第12頁 1300261 圖式簡單說明 第1圖所繪示為習知一種晶片封裝結構的側視圖。 第2圖所繪示為習知的晶片封裝結構因溫度循環而導 致基板魍曲的側視圖。 第3圖所繪示為本發明較佳實施例之一種晶片封裝結 構的側視圖。 第4圖所繪示為本發明較佳實施例之一種晶片封裝結 構由基板下表面所見之平面圖。 第5圖所繪示為本發明另一較佳實施例之一種晶片封 裝結構的側視圖。 第6圖所繪示為本發明另一較佳實施例之一種晶片封 裝結構的側視圖。 第7圖所繪示為本發明另一較佳實施例之一種晶片封籲 裝結構的側視圖。 圖式標不說明 · 1 0 0、2 0 0 :晶片封裝結構 1 0 2 、2 0 2 :晶片 1 0 4、2 0 4 :基板 1 0 6、2 0 6 ··凸塊 1 0 8、2 0 8 :填充材料 110 、 210 :固定環 1 1 2、2 1 2、2 5 0 :第一散熱片 1 1 4、2 1 4 :焊球 攀 2 0 2a :主動表面
10796twf.ptd 第13頁 1300261
10796twf.ptd 第14頁

Claims (1)

1300261 六、申請專利範圍 1 · 一種晶片封裝結構,包括: 一基板,其具有一上表面與——下表面; 一晶片,其具有一主動表面與一背面,且該晶片係以 該主動表面配置於該基板之該上表面上,其中該晶片係電 性連接於該基板; 一固定環,配置於該基板之該上表面上,其中該固定 壞係壞繞該晶片; 一第一散熱片,其中該第一散熱片係配置於該晶片之 該背面上與該固定環上;以及 一第二散熱片,配置於該基板之該下表面上,且該第 二散熱片係位於該晶j下方。 2 ·如申請專利範圍第1項所述之晶片封裝結構,其中· 於該第二散熱片具有複數的鰭片,以增加該第二散熱晶片 的散熱效率。 3 ·如申請專利範圍第1項所述之晶片封裝結構,其中 該第一散熱片的材質包括金屬。 4. 如申請專利範圍第1項所述之晶片封裝結構,其中 該第二散熱片的材質包括金屬。 5. 如申請專利範圍第1項所述之晶片封裝結構,其中 更包括複數個凸塊,且該晶片係以該些凸塊固定於該基板 之該上表面上並電性連接該基板。 6. 如申請專利範圍第5項所述之晶片封裝結構,其t _ 更具有一填充材料,且該填充材料係配置於該晶片與該基® 板之間。
10796twf,ptd 第15頁 1300261 六、申請專利範圍 7·如申請專利範圍第1項所述之晶片封裝結構,其中 更包括複數個焊球,且該些焊球係配置於該基板之該下表 面之未配置該第二散熱片的區域。 8·如申請專利範圍第1項所述之晶片封裝結構,其中 該固定環係一體成形於該第一散熱片。 9 · 一種晶片封裝結構,包括: 一基板,其具有一上表面與一下表面; 一晶片,其具有一主動表面與一背面,且該晶片係以 該主動表面配置於該基板之該上表面上,其中該晶片係電 性連接於該基板; 一固定環,配置於該基板之該上表面上,其令該固定 環係環繞該晶片; 1 一第一散熱片,其中該第一散熱片係配置於該晶片之 該背面上與該固定環上;以及 一第二散熱片,配置於該基板之該下表面上,且該第 二散熱片係位於該晶片下方,其中該第二散熱片之熱膨脹 係數與該基板之熱膨脹係數相同。 10.如申請專利範圍第9項所述之晶片封裝結構,其中 於該第二散熱片具有複數的鰭片,以增加該第二散熱晶片 的散熱效率。 1 1 .如申請專利範圍第9項所述之晶片封裝結構,其中 該第一散熱片的材質包括金屬。 I 1 2.如申請專利範圍第9項所述之晶片封裝結構,其中1 該第二散熱片的材質包括與該基板相同的材質。
10796twf.ptd 第16頁 1300261 六、申請專利範圍 1 3 ·如申請專利範圍第9項所述之晶片封裝結構,其中 更包括複數個凸塊,且該晶片係以該些凸塊固定於該基板 之該上表面上並電性連接該基板。 1 4 ·如申請專利範圍第1 3項所述之晶片封裝結構,其 中更具有一填充材料,且該填充材料係配置於該晶片與該 基板之間。 1 5 ·如申請專利範圍第9項所述之晶片封裝結構,其t 更包括複數個焊球,且該些焊球係配置於該基板之該下表 面之未配置該第二散熱片的區域。 1 6 ·如申請專利範圍第9項所述之晶片封裝結構,其t 該固定環係一體成形於該第一散熱片。
10796twf.ptd 第17頁
TW092118039A 2003-07-02 2003-07-02 Chip package structur TWI300261B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW092118039A TWI300261B (en) 2003-07-02 2003-07-02 Chip package structur
US10/710,344 US7002246B2 (en) 2003-07-02 2004-07-02 Chip package structure with dual heat sinks

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW092118039A TWI300261B (en) 2003-07-02 2003-07-02 Chip package structur

Publications (2)

Publication Number Publication Date
TW200503200A TW200503200A (en) 2005-01-16
TWI300261B true TWI300261B (en) 2008-08-21

Family

ID=33550735

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092118039A TWI300261B (en) 2003-07-02 2003-07-02 Chip package structur

Country Status (2)

Country Link
US (1) US7002246B2 (zh)
TW (1) TWI300261B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019636A (ja) * 2004-07-05 2006-01-19 Renesas Technology Corp 半導体装置
JP4014591B2 (ja) * 2004-10-05 2007-11-28 シャープ株式会社 半導体装置および電子機器
TWI252575B (en) * 2005-01-17 2006-04-01 Phoenix Prec Technology Corp Flip-chip package structure with direct electrical connection of semiconductor chip
JP4534062B2 (ja) 2005-04-19 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
US7504718B2 (en) * 2005-05-10 2009-03-17 International Business Machines Corporation Apparatus and methods for constructing balanced chip packages to reduce thermally induced mechanical strain
US8063482B2 (en) 2006-06-30 2011-11-22 Intel Corporation Heat spreader as mechanical reinforcement for ultra-thin die
US7985621B2 (en) * 2006-08-31 2011-07-26 Ati Technologies Ulc Method and apparatus for making semiconductor packages
US7821141B2 (en) * 2008-02-22 2010-10-26 Infineon Technologies Ag Semiconductor device
RU2386190C1 (ru) * 2008-12-05 2010-04-10 Закрытое акционерное общество "Научно-производственное объединение "НИИТАЛ" (ЗАО "НПО "НИИТАЛ") Корпус интегральной схемы
US9721868B2 (en) 2009-07-30 2017-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Three dimensional integrated circuit (3DIC) having a thermally enhanced heat spreader embedded in a substrate
US8970029B2 (en) * 2009-07-30 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Thermally enhanced heat spreader for flip chip packaging
GB2479174A (en) * 2010-03-31 2011-10-05 Ge Aviation Systems Limited Semiconductor apparatus with heat sink
US20120188721A1 (en) * 2011-01-21 2012-07-26 Nxp B.V. Non-metal stiffener ring for fcbga
US8937376B2 (en) 2012-04-16 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor packages with heat dissipation structures and related methods
US8704341B2 (en) 2012-05-15 2014-04-22 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal dissipation structures and EMI shielding
US9425114B2 (en) 2014-03-28 2016-08-23 Oracle International Corporation Flip chip packages
US9899305B1 (en) * 2017-04-28 2018-02-20 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure
US11545407B2 (en) * 2019-01-10 2023-01-03 Intel Corporation Thermal management solutions for integrated circuit packages
US11527457B2 (en) * 2021-02-26 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure with buffer layer embedded in lid layer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5909056A (en) * 1997-06-03 1999-06-01 Lsi Logic Corporation High performance heat spreader for flip chip packages
US7259448B2 (en) * 2001-05-07 2007-08-21 Broadcom Corporation Die-up ball grid array package with a heat spreader and method for making the same
US6519154B1 (en) * 2001-08-17 2003-02-11 Intel Corporation Thermal bus design to cool a microelectronic die

Also Published As

Publication number Publication date
TW200503200A (en) 2005-01-16
US20050001311A1 (en) 2005-01-06
US7002246B2 (en) 2006-02-21

Similar Documents

Publication Publication Date Title
TWI300261B (en) Chip package structur
JP3685947B2 (ja) 半導体装置及びその製造方法
JP5566161B2 (ja) 回路パターンの浮き上がり現象を抑制するパッケージオンパッケージ及びその製造方法
US7608915B2 (en) Heat dissipation semiconductor package
CN103620762B (zh) 半导体装置
US7348218B2 (en) Semiconductor packages and methods of manufacturing thereof
US10424526B2 (en) Chip package structure and manufacturing method thereof
US20060249852A1 (en) Flip-chip semiconductor device
US9548220B2 (en) Method of fabricating semiconductor package having an interposer structure
KR100630684B1 (ko) 솔더 접합 신뢰도(sjr)를 높일 수 있는 인쇄회로기판및 이를 이용한 반도체 패키지 모듈
US20060097402A1 (en) Semiconductor device having flip-chip package and method for fabricating the same
CN1254185A (zh) 小型半导体封装装置
CN112420628B (zh) 半导体封装件
TWI741207B (zh) 半導體裝置
JPH10284544A (ja) 半導体装置およびその製造方法
JP3547303B2 (ja) 半導体装置の製造方法
US8829687B2 (en) Semiconductor package and fabrication method thereof
US20050035444A1 (en) Multi-chip package device with heat sink and fabrication method thereof
JP2008277457A (ja) 積層型半導体装置および実装体
US20060103008A1 (en) Hyper thermally enhanced semiconductor package system
US20080283982A1 (en) Multi-chip semiconductor device having leads and method for fabricating the same
US20060278975A1 (en) Ball grid array package with thermally-enhanced heat spreader
JP4972968B2 (ja) 半導体装置及びその製造方法
KR20110137060A (ko) 반도체 패키지
KR20080044518A (ko) 반도체 패키지 및 이의 제조 방법

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent