[go: up one dir, main page]

TWI399137B - Manufacture of multilayer wiring boards - Google Patents

Manufacture of multilayer wiring boards Download PDF

Info

Publication number
TWI399137B
TWI399137B TW096104869A TW96104869A TWI399137B TW I399137 B TWI399137 B TW I399137B TW 096104869 A TW096104869 A TW 096104869A TW 96104869 A TW96104869 A TW 96104869A TW I399137 B TWI399137 B TW I399137B
Authority
TW
Taiwan
Prior art keywords
circuit board
printed circuit
insulating adhesive
hole
solder
Prior art date
Application number
TW096104869A
Other languages
English (en)
Other versions
TW200810626A (en
Inventor
Eiichi Shinada
Masahiro Katou
Noriaki Watanabe
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Publication of TW200810626A publication Critical patent/TW200810626A/zh
Application granted granted Critical
Publication of TWI399137B publication Critical patent/TWI399137B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/0949—Pad close to a hole, not surrounding the hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

多層配線板之製造法
本發明，係有關於多層配線板之製造法。
先前之多層配線板之製造法，一般而言，係以將被形成有電路之兩面貼銅層積板與絕緣性接著劑相互層積並重疊複數枚而一體化，並在連接時所需要之場所設置貫通孔，而在其內壁作電鍍。而伴隨配線之高密度化，雖係以將孔徑小徑化，以及將配線圖案細線化而對應之，但是由於在原本不必要之場所亦形成有孔，因此有必要避開此些貫通孔來作配線設計，而成為追求更高密度化時之障礙。
作為對應策，係提案有：廢除貫通孔，而僅將相連接之各層作連接的層間連接。作為其中一例，係有在被形成電路之絕緣基板上，形成層積層(build－up layer)，並藉由雷射等形成非貫通孔，且在其內壁作電鍍並連接之，而因應於所需要之層數來依序進行重疊層積，亦即是所謂的層積(build－up)工法。進而，作為層積工法以外的層間層積技術，從各公司係提案有：在層間連接構件上，不使用電鍍而使用導電性糊或是向異導電材料的技術，並出現在市場中。
例如，被提案有：如專利文獻1中所示，在不織布中設置孔，並於其中填充導電性糊，而在其兩面層積接著銅箔或電路板之方法；或是如專利文獻2中所示，在銅箔上以導電性材料形成銲錫凸塊，而後重疊合成樹脂薄片，將銅箔或電路板層積接著的方法等。又，作為使用銲錫之層間連接，係提案有如專利文獻3所示，在電路圖案之配線端子部依序形成金屬突起、銲錫，並經由使其相互對向，而將銲錫彼此溶融接著，以得到電性連接的方法。又，在專利文獻4中，係揭示有：在被鑽開於絕緣基材內之通孔內，填充特定之組成的導電性樹脂組成物，並使導電性樹脂組成物在通孔中硬化，而將絕緣基材表面之上下電極層相互電性連接的兩面印刷基板。
〔專利文獻1〕日本特開平10－200258號公報〔專利文獻2〕日本特開平10－79579號公報〔專利文獻3〕日本特開平5－90763號公報〔專利文獻4〕日本專利第3038210號公報
構件安裝方法，雖係以表面安裝所致者為主流，但是由於亦有與銷插入型之構件或是連接器等所併用的領域，因此係有貫通孔或是成為具備有可將銷插入之深度的非貫通孔成為必要的情況。然而，在先前之技術中，於製造上，係在進行以非貫通孔所致的各層間之連接後，因應於需要，而設置貫通孔並將其內壁電鍍，以製作同時具備有層間連接以及貫通孔所致之連接的多層配線板。在一般的層積工法中，由於係依序形成層積層，因此當在形成層積層時已具有貫通孔的情況，則該孔會被層積材所掩埋。
又，在使用層間連接構件的情況時，係有必要使與層間連接構件接觸之電路或銅箔為平坦，而當與貫通孔連接的情況時，係進行在將貫通孔埋起之後，再作覆蓋電鍍而使表面成為平坦的手法，或是將電路從貫通孔拉出，而以所拉出之部分來連接以進行層間連接。進而，經由在必要之場所設置貫通孔，並將其內壁作電鍍，而形成同時具備有貫通孔與層間連接之多層配線板。又，當使用有導電性糊時，為了保持電性的連接性，係以如專利文獻4之實施例所示的5MPa(MegaPascal)，或是如專利文獻2所示之4MPa一般的高壓條件下作層積，而保持電性的連接。因此，當欲在印刷基板上連接被設置有空洞之貫通孔者時，層積時之壓力所致的應力會對貫通孔內壁之被電鍍的部分造成損傷，而使信賴性降低，在層積時，會有造成斷線之可能性。
由於上述事態，在先前之層間連接方法中，欲與電路間之層間連接同時形成貫通孔一事係為困難，而有以其他工程來形成貫通孔的必要。進而，欲將2枚之中的至少一方之印刷基板的貫通孔在層積之後殘留，而形成成為空洞之非貫通孔一事係為困難。本發明，係為提供一種：不會對貫通孔內壁之被電鍍的部分造成損傷，而能在有效率地進行層間連接的同時，形成中空構造之非貫通孔又或是貫通孔的多層配線板之製造法。
本發明之多層配線板之製造法，係在以下之各點具有特徵。
1.一種多層配線板之製造法，此製造法，係將具備有墊片部之第1印刷基板，和具備有具有墊片部、配線部與凸塊搭載用墊片之配線以及基板部的第2印刷基板相對向，而將前述第1印刷基板之墊片部與前述第2印刷基板之凸塊搭載用墊片，藉由銲錫凸塊而連接，並將其他之連接部經由絕緣性接著劑而接著，且，在被設置於前述第1印刷基板與前述第2印刷基板中之至少一方的印刷基板上之貫通孔之中，至少一部份的貫通孔係為中空構造，其特徵為，具備有：在前述第1印刷基板之墊片部與前述第2印刷基板之銲錫凸塊搭載用墊片的至少一方，使用銲錫糊而形成銲錫凸塊的工程；和在前述第1印刷基板與前述第2印刷基板之間，經由絕緣性接著劑而將前述第1印刷基板與前述第2印刷基板層積接著，並將前述第1印刷基板與前述第2印刷基板電性連接的工程。
2.前述銲錫凸塊的尺寸，係較前述絕緣性接著劑之厚度尺寸為更大，而較前述絕緣性接著劑之厚度尺寸的4倍為小。
3.作為絕緣性接著劑，係使用在前述絕緣性接著劑之對應於前述前述銲錫凸塊的位置，預先設置有貫通孔的絕緣性接著劑薄膜。
4.將進行前述層積接著時之前述絕緣性接著劑的流動 設為1~300μm的範圍內。
5.當進行前述層積接著時，前述層積接著時之溫度，係在從銲錫糊之融點起到銲錫糊之融點+40℃的範圍之內，且，前述層積接著時之壓力係為1.5MPa以下的壓力。
6.更進而具備有：當將前述第1印刷基板與前述第2印刷基板以及前述絕緣性接著劑作位置對準時，將此些重疊而在所期望之位置設置貫通孔的工程；和在前述貫通孔中，插入較前述第1印刷基板與前述第2印刷基板以及前述絕緣性接著劑之總厚度更短0.1mm以上之銷的工程。
7.更進而具備有：在至少一方之印刷基板上的形成銲錫凸塊之連接面的被形成有銲錫凸塊之電路圖案以外的電路圖案上、以及基材上，設置絕緣樹脂層的工程；和在另外一方之印刷基板的連接面之電路圖案上以外的基材上，設置絕緣樹脂層的工程。
8.前述絕緣樹脂層，係為由感光性樹脂所成。
9.前述第1印刷基板與前述第2印刷基板之尺寸係為相異。
10.在藉由於至少一方之印刷基板的必要場所鑽開鑽孔，並在其內壁施加金屬電鍍所得到的貫通孔中，其至少一部份，係為由至少2種之孔徑來形成1個的貫通孔。
11.在被拉出有被形成有銲錫凸塊之電路圖案的貫通孔中，其至少一部份，係為由至少2種之孔徑來形成1個的貫通孔。
12.一種多層配線板之製造法，此製造法，係將具備有墊片部之第1印刷基板，和具備有具有墊片部、配線部與凸塊搭載用墊片之配線以及基板部的第2印刷基板相對向，而將前述第1印刷基板之墊片部與前述第2印刷基板之凸塊搭載用墊片，藉由銲錫凸塊而連接，並將其他之連接部經由絕緣性接著劑而接著，且，在被設置於前述第1印刷基板與前述第2印刷基板中之至少一方的印刷基板上之貫通孔之中，至少一部份的貫通孔係為中空構造，其特徵為，具備有：在前述第1印刷基板之銲錫凸塊搭載用墊片與前述第2印刷基板之墊片部的至少一方，使用銲錫糊而形成銲錫凸塊的工程；和在前述第1印刷基板與前述第2印刷基板之間，經由絕緣性接著劑而將前述第1印刷基板與前述第2印刷基板層積接著，並將前述第1印刷基板與前述第2印刷基板電性連接的工程，前述銲錫凸塊之高度的尺寸，係較前述絕緣性接著劑之厚度尺寸為更大，而較前述絕緣性接著劑之厚度尺寸的4倍為小，當進行前述層積接著時，前述層積接著時之溫度，係在從銲錫糊之融點起到銲錫糊之融點+40℃的範圍之內，且，前述層積接著時之壓力係為1.5MPa以下的壓力，且更進而具備有：在至少一方之印刷基板上的形成銲錫凸塊之連接面的被形成有銲錫凸塊之電路圖案以外的電路圖案上、以及基材上，設置絕緣樹脂層的工程；和在另外一方之印刷基板的連接面之電路圖案上以外的基材上，設置絕緣樹脂層的工程。
13.作為絕緣性接著劑，係使用在前述絕緣性接著劑之對應於前述前述銲錫凸塊的位置，預先設置有貫通孔的絕緣性接著劑薄膜。
14.將進行前述層積接著時之前述絕緣性接著劑的流動設為1~300μm的範圍內。
15.更進而具備有：當將前述第1印刷基板與前述第2印刷基板以及前述絕緣性接著劑作位置對準時，將此些重疊而在所期望之位置設置貫通孔的工程；和在前述貫通孔中，插入較前述第1印刷基板與前述第2印刷基板以及前述絕緣性接著劑之總厚度更短0.1mm以上之銷的工程。
16.前述絕緣樹脂層，係為由感光性樹脂所成。
17.前述第1印刷基板與前述第2印刷基板之尺寸係為相異。
18.在藉由於至少一方之印刷基板的必要場所鑽開鑽孔，並在其內壁施加金屬電鍍所得到的貫通孔中，其至少一部份，係為由至少2種之孔徑來形成1個的貫通孔。
19.在被拉出有被形成有銲錫凸塊之電路圖案的貫通孔中，其至少一部份，係為由至少2種之孔徑來形成1個的貫通孔。
若藉由本發明，則成為可以製造：不會對貫通孔內壁之被電鍍的部分造成損傷，而能在有效率地進行2枚之印刷基板的電性連接的同時，形成中空構造之非貫通孔又或是貫通孔的多層配線板。
以下，使用各圖，針對本發明之多層配線板之製造法的實施形態作說明，但是，本發明係並不限定於此。
首先，藉由圖1~圖4來說明本發明之製造法的各工程。如圖1所示，製造第1印刷基板1與第2印刷基板2(製造工程(a))。各別之印刷基板1、2，係可為兩面電路板、多層配線板、亦或是多重導線板均無妨。又，對印刷基板所使用之基材的種類，雖並不特別限定，但是為了能抑制因層積時之加熱加壓所導致的變形，係以包含有玻璃交織(glass－cross)等之強化材的絕緣基材為理想，更進而，係以包含有FR(flame retardant)－5級之基材或是聚醯亞胺樹脂系等之Tg(玻璃轉移點)高的基材為理想。
第2印刷基板，係具備有：具有墊片部、配線部以及凸塊搭載用墊片14之配線；和基板部。又，第1印刷基板，雖係具備有墊片部15，但是除此之外，亦可具備有配線部或是銲錫凸塊搭載用墊片等，而亦可具備有具有此些之配線。
接下來，如圖2所示，在至少一方之印刷基板(於此，為了方便，以第2印刷基板2來作說明)印刷銲錫糊，並藉由進行回銲而形成凸塊3(製造工程(b))。此時，以銲錫糊而形成凸塊之場所，係以經由金屬箔等而形成有墊片為理想。當形成凸塊之場所為貫通孔等的情況時，由於銲錫在貫通孔內容易流動，而造成難以控制凸塊之高度，因此以將墊片從貫通孔拉出而形成為理想。
銲錫糊之印刷，係藉由一般之網版印刷法，或是分注(dispense)法而被印刷。另外，銲錫凸塊，係被標示為「銲錫凸塊」又或是「凸塊」。
第1印刷基板的墊片部，當除了墊片之外，亦具備有：設置貫通孔並在其內壁電鍍而形成銲墊之形狀、設置貫通孔並在其內壁電鍍，之後更進而將孔埋起並作覆蓋電鍍而形成銲墊之形狀、以及具備有凸塊搭載用墊片的情況時，則亦包含凸塊搭載用墊片。第2印刷基板之凸塊搭載用墊片，係經由銲錫凸塊而與前述第1印刷基板之墊片部電性連接，而形成凸塊連接部。
銲錫糊，係可為任何種類，可列舉出一般之共晶銲錫、低溶點銲錫、高溫銲錫、鉛游離銲錫等。進而，在銲錫糊內所包含之銲劑的種類亦不被限定，可使用水溶性、非水溶性等。又，銲錫之融點，係可使用示差掃瞄熱量計(DSC：Differential Scanning Calorimetry)，而在氮氣氣體環境中進行，由吸熱峰值而求取出。
接下來，銲錫凸塊3的高度尺寸，係以較絕緣性接著劑之厚度尺寸為更大，而較絕緣性接著劑之厚度尺寸的4倍為小為理想，而係以絕緣性接著劑之厚度尺寸的2~3倍之大小為更理想。當銲錫凸塊3之高度尺寸為較絕緣性接著劑之厚度尺寸為更小的情況時，銲錫凸塊將不會與對向之連接場所接觸，而容易產生連接不良。當銲錫凸塊23之高度尺寸為較絕緣性接著劑之厚度尺寸的4倍為更大的情況時，由於絕緣性接著劑與至少一方之印刷基板不會相互接著而會產生空隙，因此銲錫會從此空隙滲出，而當其附近鄰接有電路時，會與電路接觸而容易產生短路不良。
接下來，如圖3所示，將絕緣性接著劑4配置於2枚的印刷基板之間(製造工程(c))。絕緣性接著劑4，雖亦可藉由印刷法而將絕緣性漆(Varnish)直接塗布於印刷基板上，並將其乾燥而得到，但是為了縮短工程，係以使用薄膜材料為理想。作為薄膜材料，只要是具備有絕緣性之接著劑，則不論是何者均可，但是，以能控制流動性者為理想，而以由包含有聚合物成分之樹脂組成物所成的薄膜材料為理想。進而，絕緣性接著劑4，係以由熱硬化性樹脂所成為理想。例如，可列舉出：AS－3000(日立化成工業有限公司製，商品名)，或是ABF－SH(味之素fine－techno公司製，商品名)等。又，絕緣性接著劑之厚度係為任一均可，但係以50~100 μm的範圍內為理想。在薄膜材料的情況，若是未滿50 μm，則會有薄膜單體之可處理性下降的可能性。又，若是超過100 μm，則會有塗布性降低的可能性。
接下來，如圖4一般作層積接著。此時，在第1印刷基板1與第2印刷基板2的連接面之中，將除了凸塊連接部以外，亦即是除了關係於電性連接之第1印刷基板的凸塊搭載用墊片與第2印刷基板的凸塊搭載用墊片之外的區域，以前述絕緣接著劑而層積接著，同時，將凸塊連接部藉由銲錫而作電性連接(製造工程(d))。所謂關係於電性連接之第1印刷基板的凸塊搭載用墊片與第2印刷基板的凸塊搭載用墊片之外的區域，具體而言，係箔凸塊搭載用墊片之外的電路圖案，又或是露出之基材，又或是抗蝕劑表面等。此時，銲錫凸塊係突破絕緣性接著劑而得到電性連接。
層積接著，係以前述層積接著時之溫度為銲錫糊之融點~銲錫糊之融點＋40℃的溫度範圍，且為1.5MPa以下之壓力的層積條件為理想，而以前述層積接著時之溫度為銲錫糊之融點~銲錫糊之融點＋20℃的溫度範圍，且為1MPa以下之壓力的層積條件為更理想。當前述層積接著時之溫度為未滿銲錫糊之融點的情況時，則銲錫無法溶融，而會成為主要係以物理性地與電路連接，並未被溶融連接，因此有連接性降低的可能性。又，若是超過銲錫融點＋40℃，則由於銲錫係完全成為溶融狀態，因此當對貫通孔作連接的情況時，銲錫會沿著其內壁之電鍍而流動，使得貫通孔之完全空洞化成為困難。
進而，若是壓力超過1.5MPa，則施加於銲錫之壓力會太高，而使得銲錫凸塊變形，且變的容易產生龜裂或破損，而在層積時有產生斷線的可能性。
又，如圖5所示，以使用在對應於銲錫凸塊3的位置，預先設置有貫通孔的絕緣性接著劑5為理想。孔，係可使用雷射、鑽頭、衝孔等之任意手法來加工。藉由設置孔，由於在層積前之位置對準時，凸塊3會從絕緣性接著劑5突出，因此將銲錫凸塊3從絕緣性接著劑5拉拔突出之製程係成為不需要。藉由此，成為能使2枚的印刷基板之間之電性連接更加確實。
又，絕緣性接著劑之流動性，在層積結合條件下，係以1~300 μm的範圍內為理想，而以1~150 μm為更理想。若是流動性為較1 μm更小，則由於絕緣性接著劑5之對印刷基板的融入係並不足夠，因此無法得到足夠的接著力，而若是大於300 μm，則會有在銲錫凸塊3連接之電路之間樹脂流動而成為未連接的可能性。當使用流動性高的材料時，若是由熱硬化樹脂所成的情況，則以在層積接著前預先進行預備加熱，並以使其成為所期望之流動性的方式來進行硬化為理想。又，若是由熱可塑性樹脂所成的情況時，則以例如提高分子量，或是減低揮發量，以使其成為所期望之流動性而作調整為理想。另外，流動性，舉例而言，係測定預先設置有孔之絕緣性接著劑5的孔徑(直徑)，並在銅箔層積板之上重疊絕緣性接著劑5，進而在重疊有銅箔之狀態下以層積接著條件而層積，並更進而將銅箔以蝕刻來去除，之後，測定絕緣性接著劑5之孔徑，並由層積前後之孔徑的差而求取出。
又，如圖6所示，以當將第1印刷基板1與第2印刷基板2與絕緣性接著劑4作位置對準時，將此些重疊而在所期望之位置設置孔，並在孔中，插入較第1印刷基板1與第2印刷基板2與絕緣性接著劑4之總厚度更短0.1mm以上之銷6而層積為理想。藉由插入銷6，能容易地進行各基板1、2與絕緣性接著劑4之層積時的位置對準，並能除去位置偏移。又，藉由使用短0.1mm以上之銷6，在層積時銷6不會從基板突出，而成為能進行使用通常之鏡板的層積。
又，如圖7所示，以在至少一方之印刷基板2上的形成凸塊3之面的被形成有凸塊3之電路圖案以外的電路圖案上、以及基材上，設置絕緣樹脂層7，並在另外一方之印刷基板1的電路圖案上以外的基材上，設置絕緣樹脂層7為理想。為了將凸塊3形成於電路上，並保持凸塊之位置精確度，藉由在形成凸塊3以外之部分的電路圖案上設置絕緣樹脂層7，能抑制不必要的銲錫之對電路上的附著。
又，當在另外一方之印刷基板1的電路圖案上設置絕緣樹脂層7的情況時，由於經由電路圖案，會在電路圖案上產生絕緣樹脂層7相重疊的部分，而使第1印刷基板1與第2印刷基板2的間隔產生差異，因此成為容易產生未連接之部分。
又，絕緣樹脂層，係以由感光性樹脂所成為理想。在熱硬化樹脂的情況，藉由使用附有遮罩的印刷板所致的網版印刷之方法，或是在全面塗布後使用雷射等，而可使形成銲錫凸塊之電路露出。當感光性樹脂的情況時，在全面塗布後，經由曝光、濕式處理工程，而成為可容易地使其露出，故更為理想。
另外，若藉由上述多層配線板之製造法，則由於能將第1印刷基板以及第2印刷基板的貫通孔以空洞的狀態殘留，因此能容易地形成非貫通孔，進而，藉由使在第1印刷基板與第2印刷基板在相同位置上具有貫通孔，且在絕緣性接著劑4上亦於相同位置設置孔，則成為在接合後亦可作為貫通孔來利用。因此，成為能在進行層間接合的同時，形成貫通孔。
又，如圖8所示之第1印刷基板1與第2印刷基板2，係可為相同尺寸亦可為相異尺寸，而不限定基板尺寸以及形狀。。
又，當第1印刷基板1與第2印刷基板2之成為凸塊連接部的場所附近之貫通孔間隔為較1mm為更狹窄的情況時，則將用以形成銲錫凸塊之從貫通孔所拉出的墊片作形成之區域係變少，而相鄰接之電路間會互相接觸。當在此貫通孔中被插入有插入型之銷的情況時，無法將貫通孔設為小口徑。此時，如圖9所示，藉由將形成用以形成銲錫凸塊之墊片一側的孔徑縮小而設為附有階段之貫通孔，而在保持用以將銷插入之口徑的同時，於小口徑孔部，係使貫通孔間隔之區域擴大，而能確保形成墊片之區域，而亦能對應貫通孔間隔之狹小化。附有階段之貫通孔，係以將小口徑孔貫通開孔，而在相同之位置將大口徑孔以所需要之深度來開孔的方式作加工為理想。
另外，大口徑孔加工時之鑽頭前端形狀，係為任意形狀均可，但係以圓錐切刃、且切刃之角度為銳角者為理想。如圖9所示一般，附有階段之貫通孔的大口徑孔之底部(錐形)，係具有與切刃之角度同等的傾斜。當在此內壁進行電鍍時，隨著錐形之角度變大(接近90°)，在階段部之角部電鍍液會成為容易滯留，而成為電鍍變薄的原因，亦會因接合時之壓力所造成之應力集中於以銳角所形成之電鍍的角部，而成為斷線的原因。
進而，以能夠確保用以形成從形成銲錫凸塊之印刷基板的被插入有插入型銷之貫通孔起，藉由內層電路等而將配線朝向狹間隔外之區域拉出並形成墊片的區域之孔間隔，來形成第2貫通孔。由於係從此第2貫通孔將墊片拉出，並形成用以作電性連接之銲錫凸塊，而與另外一方之印刷基板作電性連接，因此以將用以插入銷之貫通孔的間隔設為狹窄為理想。此些事項，係可因應需要，作單獨的採用，或是此些之組合使用。
如此這般，可以提供一種：能一面將印刷基板彼此藉由銲錫而作電性連接，一面容易地同時形成空洞之非貫通孔或是貫通孔的多層配線板之製造法。另外，本發明之製造法，係可合適地使用於對LSI晶片等之半導體裝置的諸電性特性作測定的探針基板之製造。
〔實施例1〕
圖10，係為用以說明本發明之實施例1中的構造之剖面圖。
在身為聚醯亞胺系之兩面貼銅層積板的0.1mm厚之MCL－I－671(日立化成工業公司製，商品名)之銅箔上，形成蝕刻抗蝕劑，將不必要之銅箔作蝕刻除去，而製作兩面電路板。將此兩面電路板製作10枚，並於其間挾持身為聚醯亞胺系玻璃布預浸體之0.05mm厚的GIA－671(日立化成工業公司製，商品名)，而作層積接著。接下來，在有必要作連接之場所，以鑽頭徑0.35，孔間隔1.6mm而進行貫通孔開孔，並於其內壁進行電鍍，作為第1印刷基板1，而製作20層之多層配線板。
又，在厚度1.6mm之MCL－I－671上，以鑽頭徑0.45，孔間隔1.6mm而設置貫通孔，並於其內壁進行電鍍，在銅箔上形成蝕刻抗蝕劑，將不必要之銅箔作蝕刻除去，作為第2印刷基板2，而製作2層之多層配線板。第1印刷基板1與第2印刷基板2，係同樣為500mm平方。
在第2印刷基板2之與第1印刷基板1相對向之面上，於與第1印刷基板1之貫通孔相連接之場所，印刷銲錫糊(共晶銲錫，融點183℃)，並藉由回銲處理而得到高度100 μm之銲錫凸塊3。另外，銲錫凸塊3之連接，係設為5000點。
在第1印刷基板1與第2印刷基板2之間，作為絕緣性接著劑4，以50 μm之厚度來配置樹脂流動性平均為150 μm的AS－3000，並以200℃ 1MPa30分鐘的條件來層積接著。其結果，滿足了所有之5000點的連接，且每一銲錫凸塊連接之電阻值成為約10m Ω，而得到良好的電性連接。又，在銲錫凸塊之連接於第1印刷基板1的貫通孔處之場所，銲錫凸塊係僅侵入貫通孔內約0.1mm，而具有深度1.5mm之中空構造，又，第2印刷基板2之貫通孔，係為具備有中空構造的狀態，而能個別作為多層配線板之非貫通孔而形成。
〔實施例2〕
圖11，係為用以說明本發明之實施例2中的構造之剖面圖。在實施例2中，係將實施例之與第2印刷基板2的銲錫凸塊電性連接之第1印刷基板1的貫通孔，以環氧樹脂材料而將孔填埋，並在其表面進行覆蓋電鍍，而製作將貫通孔填埋之20層的多層配線板，其他部分，係為和實施例1相同地進行。
其結果，於所有之5000點成功地電性連接，且每一銲錫凸塊連接之電阻值成為約5m Ω，而得到良好的連接性。又，第1印刷基板之未電性連接的貫通孔與第2印刷基板之貫通孔，係維持空洞狀態而能同時形成貫通孔。
〔實施例3〕
圖12，係為用以說明本發明之實施例3中的構造之剖面圖。
在實施例1之第2印刷基板的貫通孔5000孔中，將2500孔以環氧樹脂材料而將孔填埋，並在其表面進行覆蓋電鍍，而製作20層的多層配線板，其他部分，係為和實施例1相同地進行。
其結果，於所有之5000點均能電性連接，且每一銲錫凸塊連接之電阻值成為約7m Ω，而得到良好的電性連接。又，在第1印刷基板1之未被填埋、覆蓋電鍍的貫通孔中的被連接有銲錫凸塊之場所，銲錫凸塊係僅侵入貫通孔內約0.1mm，而具有深度1.5mm之中空構造，又，第2印刷基板2之貫通孔，係為具備有中空構造的狀態，而能個別作為多層配線板之非貫通孔而形成。
〔實施例4〕
在0.1mm厚之MCL－I－671之銅箔上，形成蝕刻抗蝕劑，將不必要之銅箔作蝕刻除去，而製作兩面電路板。將此兩面電路板製作5枚，並於其間挾持0.05mm厚的GIA－671，而作層積接著。接下來，在有必要作連接之場所，以鑽頭徑0.3而進行貫通孔開孔，並於其內壁進行電鍍，而製作10層之多層配線板。將10層之多層配線板2枚經由0.05mm厚之預浸體2枚而層積，並進而在有必要連接的場所以鑽頭徑0.35來進行貫通孔開孔，並在其內壁，與10層之多層配線板的貫通孔之以前述預浸體而被樹脂掩埋的部分進行電鍍，作為第1印刷基板，得到20層的附有通孔之多層配線板。此時，通孔與貫通孔之孔間隔為1.6mm。除了將實施例1之第1印刷基板設為20層之附有通孔的多層配線板之外，其他部分係為和實施例1相同地進行。其結果，於所有之5000點均能電性連接，且每一銲錫凸塊連接之電阻值成為約7m Ω，而得到良好的電性連接。又，在銲錫凸塊之連接於第1印刷基板1的貫通孔處之場所，銲錫凸塊係僅侵入貫通孔內約0.1mm，而具有深度1.5mm之中空構造，又，第2印刷基板2之貫通孔，係為具備有中空構造的狀態，而能個別作為多層配線板之非貫通孔而形成。
〔實施例5〕
除了將銲錫凸塊之高度設為50 μm以外，與實施例1相同地進行。其結果，於所有之5000點均能電性連接，且每一銲錫凸塊連接之電阻值成為約8m Ω，而得到良好的電性連接。
〔實施例6〕
除了將銲錫凸塊之高度設為50 μm以外，與實施例2相同地進行。其結果，於所有之5000點均能電性連接，且每一銲錫凸塊連接之電阻值成為約8m Ω，而得到良好的電性連接。
〔實施例7〕
除了將銲錫凸塊之高度設為50 μm以外，與實施例3相同地進行。其結果，於所有之5000點均能電性連接，且每一銲錫凸塊連接之電阻值成為約8m Ω，而得到良好的電性連接。
〔實施例8〕
除了將銲錫凸塊之高度設為200 μm以外，與實施例1相同地進行。其結果，於所有之5000點均能電性連接，且每一銲錫凸塊連接之電阻值成為約7m Ω，而得到良好的電性連接。
〔實施例9〕
除了將銲錫凸塊之高度設為200 μm以外，與實施例2相同地進行。其結果，於所有之5000點均能電性連接，且每一銲錫凸塊連接之電阻值成為約7m Ω，而得到良好的電性連接。
〔實施例10〕
除了將銲錫凸塊之高度設為200 μm以外，與實施例3相同地進行。其結果，於所有之5000點均能電性連接，且每一銲錫凸塊連接之電阻值成為約7m Ω，而得到良好的電性連接。
〔實施例11〕
除了將絕緣性接著劑之厚度設為100 μm以外，與實施例8相同地進行。其結果，於所有之5000點均能電性連接，且每一銲錫凸塊連接之電阻值成為約9m Ω，而得到良好的電性連接。
〔實施例12〕
除了將絕緣性接著劑之厚度設為100 μm以外，與實施例9相同地進行。其結果，於所有之5000點均能電性連接，且每一銲錫凸塊連接之電阻值成為約9m Ω，而得到良好的電性連接。
〔實施例13〕
除了將絕緣性接著劑之厚度設為100 μm以外，與實施例10相同地進行。其結果，於所有之5000點均能電性連接，且每一銲錫凸塊連接之電阻值成為約9m Ω，而得到良好的電性連接。
〔實施例14〕
除了作為絕緣性接著劑，以50 μm之厚度使用樹脂流動性平均為50 μm的AS－3000，並使用在與第1印刷基板之銲錫凸塊相對應的位置設置有孔者以外，與實施例1相同地進行。其結果，於所有之5000點均能電性連接，且每一銲錫凸塊連接之電阻值成為約5m Ω，而得到良好的電性連接。
〔實施例15〕
除了於層積板使用身為環氧系貼銅基板之MCL－E－679，並於預浸體使用身為環氧系玻璃環氧預浸體的E－679之外，與實施例1相同地進行。其結果，能滿足所有之5000點的連接，且每一銲錫凸塊連接之電阻值成為約10m Ω，而得到良好的電性連接。
〔實施例16〕
除了於第2印刷基板使用10層之多層配線板之外，其他部分係為和實施例1相同地進行。其結果，能滿足所有之5000點的連接，且每一銲錫凸塊連接之電阻值成為約10m Ω，而得到良好的電性連接。
〔實施例17〕
除了於絕緣性接著劑使用50 μm厚度、樹脂流動性為250 μm的ABF－SH(味之素fine－techno公司製，商品名)之外，其他部分係為和實施例1相同地進行。其結果，能滿足所有之5000點的連接，且每一銲錫凸塊連接之電阻值成為約10m Ω，而得到良好的電性連接。又，在第1印刷基板的貫通孔中之連接有銲錫凸塊的場所，銲錫凸塊係僅侵入貫通孔內約0.5mm，而具有深度1mm之中空構造，又，第2印刷基板2之貫通孔，係為具備有中空構造的狀態，而能個別作為多層配線板之非貫通孔而形成。
〔實施例18〕
除了於絕緣性接著劑使用50 μm厚度、樹脂流動性為400 μm的ABF－SH，並在層積接著前進行80℃ 20分的預備加熱而使其成為樹脂流動性250 μm的絕緣性接著劑之外，其他部分係為和實施例1相同地進行。其結果，能滿足所有之5000點的連接，且每一銲錫凸塊連接之電阻值成為約11m Ω，而得到良好的電性連接。又，在銲錫凸塊之連接於第1印刷基板的貫通孔處之場所，銲錫凸塊係僅侵入貫通孔內約0.2mm，而具有深度1.4mm之中空構造，又，第2印刷基板2之貫通孔，係為具備有中空構造的狀態，而能個別作為多層配線板之非貫通孔而形成。
〔實施例19〕
圖13，係為用以說明本發明之實施例19中之構造的剖面圖。除了於第2印刷基板使用尺寸為300mm平方者之外，其他部分係為和實施例1相同地進行。其結果，滿足了所有之5000點的連接，且每一銲錫凸塊連接之電阻值成為約10m Ω，而得到良好的電性連接。又，在銲錫凸塊之連接於第1印刷基板1的貫通孔處之場所，銲錫凸塊係僅侵入貫通孔內約0.1mm，而具有深度1.5mm之中空構造，又，第2印刷基板2之貫通孔，係為具備有中空構造的狀態，而能個別作為多層配線板之非貫通孔而形成。
〔實施例20〕
圖14，係為用以說明本發明之實施例20中的構造之剖面圖。使用將第1印刷基板1的貫通孔，以鑽頭徑0.3，孔間隔0.8mm來設置，並在其內壁進行電鍍，而後將此貫通孔以環氧系材料將孔填埋，並於其表面進行電鍍的20層之多層配線板。第2印刷基板2，係使用被形成有：在與第1印刷基板1之連接面側的孔徑為0.2，而背面孔徑為0.45之具備相異孔徑的貫通孔(孔間隔0.08mm)者。其他條件，係為和實施例1相同地進行。
其結果，於所有之5000點均能電性連接，且每一銲錫凸塊連接之電阻值成為約10m Ω，而得到良好的電性連接。第2印刷基板之貫通孔，係能夠以具有中空構造的狀態而形成。另外，係以實施例1~19之孔間隔的約一半之孔間隔來形成貫通孔，而能將相同之連接點數在約1/4的面積內作連接，藉由孔間隔之狹小化，對連接面積之小型化而言亦為有利。
〔實施例21〕
圖15，係為用以說明本發明中之構造之剖面圖。除了對第1印刷基板1的貫通孔不進行孔填埋以及覆蓋電鍍之外，其他部分係為和實施例20相同地進行。其結果，於所有之5000點均能電性連接，且每一銲錫凸塊連接之電阻值成為約8m Ω，而得到良好的電性連接。第1印刷基板以及第2印刷基板之貫通孔，係均能夠以具有中空構造的狀態而形成。
藉由上述各實施例所得之多層配線板，作為連接信賴性，係在MIL－107(125℃ 30分鐘/－65℃ 30分鐘並重複之)試驗200次後，或是在銲錫回銲(260℃ 20秒)試驗5次後，亦不會觀察到有連接電阻上昇之現象，而連接性係為良好。
〔比較例1〕
除了不使用實施例1的絕緣性接著劑以外，與實施例1相同地進行。其結果，銲錫係往橫方向移動，與鄰接之電路接觸，而產生短路不良。
〔比較例2〕
圖15，係為比較例2中之構造之剖面圖。除了在實施例1中所製作之第1印刷基板與第2印刷基板之間，使用身為向異導電性薄膜之AC－7106U－25(日立化成工業公司製，商品名)之外，其他部分係為和實施例1相同地進行。其結果，能滿足所有之5000點的連接，而每一連接之電阻值係為約10m Ω而為良好，但是作為連接信賴性，在進行銲錫回銲(260℃ 20秒)一次後，其電阻係上昇，而發現有斷線之處。
如以上所說明一般，藉由本發明，可以提供一種：能一面將2枚的印刷基板藉由銲錫而作電性連接並進行層間連接，一面容易地同時形成空洞之非貫通孔或是貫通孔的多層配線板之製造法。
1．．．第1印刷基板
2．．．第2印刷基板
3．．．銲錫凸塊
4．．．絕緣性接著劑
5．．．開孔絕緣性接著劑
6．．．銷
7．．．絕緣樹脂層
8．．．貫通孔(through hole)
9．．．附有階段之貫通孔
10．．．孔填埋貫通孔
11．．．空洞部
12．．．多層配線板之省略部分
13．．．向異導電薄膜
14．．．凸塊搭載用墊片
15．．．墊片部
〔圖1〕圖1，係為本發明之多層配線板之製造法的工程(a)之剖面圖。
〔圖2〕圖2，係為本發明之多層配線板之製造法的工程(b)之剖面圖。
〔圖3〕圖3，係為本發明之多層配線板之製造法的工程(c)之剖面圖。
〔圖4〕圖4，係為本發明之多層配線板之製造法的工程(d)之剖面圖。
〔圖5〕圖5，係為說明本發明之其他實施形態之剖面圖。
〔圖6〕圖6，係為說明本發明之其他實施形態之剖面圖。
〔圖7〕圖7，係為說明本發明之其他實施形態之剖面圖。
〔圖8〕圖8，係為說明本發明之其他實施形態之剖面圖。
〔圖9〕圖9，係為說明本發明之其他實施形態之剖面圖。
〔圖10〕圖10，係為說明本發明之實施例1之剖面圖。
〔圖11〕圖11，係為說明本發明之實施例2之剖面圖。
〔圖12〕圖12，係為說明本發明之實施例3之剖面圖。
〔圖13〕圖13，係為說明本發明之實施例19之剖面圖。
〔圖14〕圖14，係為說明本發明之實施例20之剖面圖。
〔圖15〕圖15，係為說明本發明之實施例21之剖面圖。
〔圖16〕圖16，係為比較例2中之構造之剖面圖。
1．．．第1印刷基板
2．．．第2印刷基板
8．．．貫通孔
10．．．孔填埋貫通孔
14．．．凸塊搭載用墊片
15．．．墊片部

Claims (2)

  1. 一種多層配線板之製造法，此製造法，係將具備有墊片部之第1印刷基板，和具備有具有墊片部、配線部與銲錫凸塊搭載部之配線以及基板部的第2印刷基板相對向，而將前述第1印刷基板之墊片部與前述第2印刷基板之凸塊搭載用墊片，藉由銲錫凸塊而連接，並將其他之連接部經由絕緣性接著劑而接著，且，在被設置於前述第1印刷基板與前述第2印刷基板中之至少一方的印刷基板上之貫通孔之中，至少一部份的貫通孔係為中空構造，其特徵為，具備有：在前述第1印刷基板之墊片部與前述第2印刷基板之凸塊搭載用墊片的至少一方，使用銲錫糊而形成銲錫凸塊的工程；和在前述第1印刷基板與前述第2印刷基板之間，經由絕緣性接著劑而將前述第1印刷基板與前述第2印刷基板層積接著，並將前述第1印刷基板與前述第2印刷基板電性連接的工程，並且，係更進而具備有：當將前述第1印刷基板與前述第2印刷基板以及前述絕緣性接著劑作位置對準時，將此些重疊而在所期望之位置設置貫通孔的工程；和在前述貫通孔中，插入較前述第1印刷基板與前述第 2印刷基板以及前述絕緣性接著劑之總厚度更短0.1mm以上之銷的工程。
  2. 一種多層配線板之製造法，此製造法，係將具備有墊片部之第1印刷基板，和具備有具有墊片部、配線部與凸塊搭載用墊片之配線以及基板部的第2印刷基板相對向，而將前述第1印刷基板之墊片部與前述第2印刷基板之凸塊搭載用墊片，藉由銲錫凸塊而連接，並將其他之連接部經由絕緣性接著劑而接著，且，在被設置於前述第1印刷基板與前述第2印刷基板中之至少一方的印刷基板上之貫通孔之中，至少一部份的貫通孔係為中空構造，其特徵為，具備有：在前述第1印刷基板之凸塊搭載用墊片與前述第2印刷基板之墊片部的至少一方，使用銲錫糊而形成銲錫凸塊的工程；和在前述第1印刷基板與前述第2印刷基板之間，經由絕緣性接著劑而將前述第1印刷基板與前述第2印刷基板層積接著，並將前述第1印刷基板與前述第2印刷基板電性連接的工程，前述銲錫凸塊之高度的尺寸，係較前述絕緣性接著劑之厚度尺寸為更大，而較前述絕緣性接著劑之厚度尺寸的4倍為小，當進行前述層積接著時，前述層積接著時之溫度，係在從銲錫糊之融點起到銲錫糊之融點+40℃的範圍之內，且，前述層積接著時之壓力係為1.5MPa以下的壓力， 且，更進而具備有：在至少一方之印刷基板上的形成銲錫凸塊之連接面的被形成有銲錫凸塊之電路圖案以外的電路圖案上、以及基材上，設置絕緣樹脂層的工程；和在另外一方之印刷基板的連接面之電路圖案上以外的基材上，設置絕緣樹脂層的工程，並且，又更進而具備有：當將前述第1印刷基板與前述第2印刷基板以及前述絕緣性接著劑作位置對準時，將此些重疊而在所期望之位置設置貫通孔的工程；和在前述貫通孔中，插入較前述第1印刷基板與前述第2印刷基板以及前述絕緣性接著劑之總厚度更短0.1mm以上之銷的工程。
TW096104869A 2006-02-09 2007-02-09 Manufacture of multilayer wiring boards TWI399137B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006032344 2006-02-09

Publications (2)

Publication Number Publication Date
TW200810626A TW200810626A (en) 2008-02-16
TWI399137B true TWI399137B (zh) 2013-06-11

Family

ID=38345178

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096104869A TWI399137B (zh) 2006-02-09 2007-02-09 Manufacture of multilayer wiring boards

Country Status (6)

Country Link
US (1) US7870663B2 (zh)
JP (1) JP5012514B2 (zh)
KR (1) KR101086103B1 (zh)
CN (1) CN101385403B (zh)
TW (1) TWI399137B (zh)
WO (1) WO2007091582A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
US8040685B2 (en) * 2007-07-17 2011-10-18 Ibiden Co., Ltd. Stacked wiring board and method of manufacturing stacked wiring board
US8035983B2 (en) * 2007-07-17 2011-10-11 Ibiden Co., Ltd. Wiring board and method of manufacturing wiring board
JP5076749B2 (ja) * 2007-09-03 2012-11-21 株式会社日立プラントテクノロジー シート印刷システム
JP2009206506A (ja) * 2008-01-31 2009-09-10 Sanyo Electric Co Ltd 素子搭載用基板およびその製造方法、半導体モジュールおよびこれを搭載した携帯機器
US20100258342A1 (en) * 2009-04-08 2010-10-14 National Ict Australia Limited (Nicta) Bonded hermetic feed through for an active implantable medical device
JP5428539B2 (ja) * 2009-06-01 2014-02-26 株式会社村田製作所 配線基板の製造方法
US9040837B2 (en) * 2011-12-14 2015-05-26 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US9668345B2 (en) * 2012-03-30 2017-05-30 Hitachi Chemical Company, Ltd. Multilayer wiring board with metal foil wiring layer, wire wiring layer, and interlayer conduction hole
CN203225947U (zh) * 2013-03-28 2013-10-02 富士康(昆山)电脑接插件有限公司 印刷电路板组件
JP2014192476A (ja) * 2013-03-28 2014-10-06 Fujitsu Ltd プリント基板の半田実装方法及び半田実装構造
KR102449353B1 (ko) * 2015-11-18 2022-09-30 삼성전기주식회사 인쇄회로기판 및 회로배선
DE102016119825A1 (de) * 2016-10-18 2018-04-19 HELLA GmbH & Co. KGaA Leiterplatte
JP7057792B2 (ja) * 2017-12-27 2022-04-20 リンクステック株式会社 積層体及びその製造方法
JP7031955B2 (ja) * 2019-09-10 2022-03-08 Ｆｉｃｔ株式会社 回路基板の製造方法
CN110783212A (zh) * 2019-09-27 2020-02-11 无锡天芯互联科技有限公司 芯片及其制备方法、电子设备
CN112331639B (zh) * 2020-09-28 2023-10-20 惠州市聚飞光电有限公司 用于制作led光源的基板及制作方法、led光源组件
CN116682812A (zh) * 2020-09-28 2023-09-01 惠州市聚飞光电有限公司 Led灯条及显示面板
JP7102481B2 (ja) * 2020-10-09 2022-07-19 Ｎｉｓｓｈａ株式会社 射出成形品及びその製造方法
CN114430626B (zh) * 2020-10-29 2024-07-19 鹏鼎控股(深圳)股份有限公司 印刷线路板对印刷线路板连接结构及其制作方法
CN113068306A (zh) * 2021-04-26 2021-07-02 Tcl通讯（宁波）有限公司 一种pcb板及pcb板安装方法
CN113645758B (zh) * 2021-08-11 2023-04-07 京东方科技集团股份有限公司 柔性电路板及其制造方法、显示装置
KR20230046708A (ko) 2021-09-30 2023-04-06 삼성전자주식회사 열경화성 본딩 시트를 포함하는 전자 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1093240A (ja) * 1996-09-10 1998-04-10 Yamaichi Electron Co Ltd 多層配線板および多層配線板の製造方法
JP2003298234A (ja) * 2002-04-01 2003-10-17 Hitachi Cable Ltd 多層配線板及びその製造方法、ならびに配線基板

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3795047A (en) * 1972-06-15 1974-03-05 Ibm Electrical interconnect structuring for laminate assemblies and fabricating methods therefor
JPS5792895A (en) * 1980-12-02 1982-06-09 Nippon Telegraph & Telephone Method of laminating printed board
JPH0614598B2 (ja) * 1988-12-29 1994-02-23 日本無線株式会社 多層プリント基板の製造方法
JPH03101194A (ja) * 1989-09-13 1991-04-25 Japan Radio Co Ltd 多層プリント配線基板の接続方法
US5121299A (en) * 1989-12-29 1992-06-09 International Business Machines Corporation Multi-level circuit structure utilizing conductive cores having conductive protrusions and cavities therein
JP2924194B2 (ja) * 1991-01-17 1999-07-26 松下電器産業株式会社 多層プリント配線板
US5165984A (en) 1991-07-30 1992-11-24 At&T Bell Laboratories Stepped multilayer interconnection apparatus and method of making the same
JP2658661B2 (ja) * 1991-09-18 1997-09-30 日本電気株式会社 多層印刷配線板の製造方法
JP2619164B2 (ja) 1991-09-30 1997-06-11 沖電気工業株式会社 プリント配線板の製造方法
US5282312A (en) * 1991-12-31 1994-02-01 Tessera, Inc. Multi-layer circuit construction methods with customization features
US5509200A (en) * 1994-11-21 1996-04-23 International Business Machines Corporation Method of making laminar stackable circuit board structure
US5745333A (en) * 1994-11-21 1998-04-28 International Business Machines Corporation Laminar stackable circuit board structure with capacitor
JPH1079579A (ja) 1996-09-05 1998-03-24 Toshiba Corp 印刷配線板、および印刷配線板の製造方法
JP3879158B2 (ja) 1997-01-08 2007-02-07 松下電器産業株式会社 多層プリント配線板とその製造方法
JP3038210B2 (ja) 1998-05-08 2000-05-08 松下電器産業株式会社 ビアホ―ル充填用導電体ペ―スト組成物並びにそれを用いた両面及び多層プリント基板とその製造方法
JP2002280741A (ja) * 2001-03-16 2002-09-27 Hitachi Chem Co Ltd 多層プリント配線板とその製造法
JP2003017856A (ja) * 2001-06-29 2003-01-17 Kyocera Chemical Corp 多層プリント配線板及びその製造方法
US6818477B2 (en) * 2001-11-26 2004-11-16 Powerwave Technologies, Inc. Method of mounting a component in an edge-plated hole formed in a printed circuit board
JP2005520333A (ja) 2002-03-14 2005-07-07 ゼネラル ダイナミクス アドバンスド インフォメーション システムズ、インク 多層用基板の積層技術
TW530377B (en) * 2002-05-28 2003-05-01 Via Tech Inc Structure of laminated substrate with high integration and method of production thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1093240A (ja) * 1996-09-10 1998-04-10 Yamaichi Electron Co Ltd 多層配線板および多層配線板の製造方法
JP2003298234A (ja) * 2002-04-01 2003-10-17 Hitachi Cable Ltd 多層配線板及びその製造方法、ならびに配線基板

Also Published As

Publication number Publication date
JPWO2007091582A1 (ja) 2009-07-02
TW200810626A (en) 2008-02-16
JP5012514B2 (ja) 2012-08-29
WO2007091582A1 (ja) 2007-08-16
US20090007425A1 (en) 2009-01-08
US7870663B2 (en) 2011-01-18
KR101086103B1 (ko) 2011-11-25
CN101385403B (zh) 2012-08-08
KR20080081368A (ko) 2008-09-09
CN101385403A (zh) 2009-03-11

Similar Documents

Publication Publication Date Title
TWI399137B (zh) Manufacture of multilayer wiring boards
US7737367B2 (en) Multilayer circuit board and manufacturing method thereof
KR20090021090A (ko) 다층 와이어링 기판 및 그의 제조 방법, 및 ｉｃ 검사 장치에 사용하기 위한 기판 및 그의 제조 방법
WO2009141927A1 (ja) プリント配線板及びその製造方法
JP2009088469A (ja) 印刷回路基板及びその製造方法
US8042724B2 (en) Method for electrically connecting to a contact of a microelectronic component on a circuit board or substrate
KR20150102504A (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
TWI777958B (zh) 多層線路板的製造方法
WO2017213086A1 (ja) 多層配線板の製造方法
CN102446772A (zh) 制造半导体封装的方法
US20070143992A1 (en) Method for manufacturing wiring board
JP2007273654A (ja) フレキシブル回路基板、フレキシブル回路基板の製造方法および電子機器
JP2002033579A (ja) 多層プリント配線板およびその製造方法
JP2007088058A (ja) 多層基板、及びその製造方法
JP2006049536A (ja) 多層回路基板
JP2005039136A (ja) 回路基板および回路基板の接続方法
JP2004214227A (ja) 層間接続部及び多層配線板
US11910540B2 (en) Circuit board with solder mask on internal copper pad
JP2005109188A (ja) 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法
JP4968616B2 (ja) 多層プリント配線板の製造方法
JP4401136B2 (ja) 実装用回路基板とその製造方法
JPH10189096A (ja) 基板接合用フィルム及びその製造方法並びにこれを用いた多層回路基板及びその製造方法
KR100997800B1 (ko) 인쇄회로기판 제조방법
JP2004342930A (ja) 非貫通導通穴を有する多層基板
JP4635329B2 (ja) 配線回路基板の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees