TWI398872B

TWI398872B - 記憶體之驗證流程

Info

Publication number: TWI398872B
Application number: TW096119042A
Authority: TW
Inventors: Chun Yu Liao
Original assignee: Macronix Int Co Ltd
Priority date: 2007-02-27
Filing date: 2007-05-28
Publication date: 2013-06-11
Also published as: US20080205159A1; TW200836207A; CN101256839A

Description

記憶體之驗證流程

本發明是有關於一種記憶體，且特別是有關於一種記憶體之驗證流程。

非揮發性記憶體(non－volatile memory)，係藉由記憶胞(memory cell)來儲存邏輯資料(0/1)。每一個記憶胞包括一個具有閘極(gate)、源極(source)及汲極(drain)之電晶體。藉由施加於閘極、源極及汲極之電壓脈衝以改變電晶體中記憶層之電荷量，進而設定此電晶體的臨界電壓值。此記憶層例如多晶矽(polysilicon)層或非導體的氮化矽層。最終非揮發性記憶體便根據記憶層所儲存之電荷量來表示不同的邏輯資料。

為了驗證記憶胞之臨界電壓是否達到預設的電壓值，非揮發性記憶體的程式化進程(program flow)中將會提供一驗證程序(verification process)。此驗證程序係於記憶體程式化(program)後執行。即，當一定數量的記憶胞(例如一個頁面內所對應到的記憶胞)係被執行程式化後，將會對此些記憶胞執行驗證流程(verification process)，例如讀取出此些記憶胞之臨界電壓值並分別比對其值是否達到預設的電壓值。若有未通過驗證方法的記憶胞，程式化流程將會對此些未通過驗證的記憶胞重新執行程式化或是所有的記憶胞皆重新執行程式化。然而重新執行程式化後，此程式化流程將會再一次對所有的記憶胞執行驗證流程以確保每個記憶胞均能達到預設的臨界電壓值。

以多準位記憶胞(multi－level－cell)而言，例如矽－氧化矽－氮化矽－氧化矽－矽(Silicon－Oxide－Nirtide－Oxide－Silicon)記憶體，簡稱SONOS記憶體，一個SONOS記憶胞係可儲存兩位元(2 bits)之邏輯資料(00,01,10,11)，所以在讀取此種記憶胞需要花費較長的時間去判斷其邏輯資料為何。因此在程式化進程中驗證流程將需要較長的時間才能讀取出所有的記憶胞所儲存之邏輯資料。如此一來將造成程式化進程的時間變長，因為將會需要更長的時間以等待驗證流程來讀取完所有的記憶胞。有鑑於此，如何能縮短多準位記憶胞之程式化流程的時間便是相關產業需解決之問題。

有鑑於此，本發明揭露一種快速的驗證流程，進而加快整個程式化的流程。

本發明提出一種驗證流程，係於變更一記憶體內所儲存之資料後執行，以驗證該記憶體之資料狀態是否正確。此記憶體具有多個記憶胞與一隨機存取記憶體，或是SRAM、暫存器、栓鎖器(Latch)等。此驗證流程敘述如下。先讀取此隨機存取記憶體內所儲存之記憶胞驗證資料。此記憶胞驗證資料係用以指示此些記憶單元前次驗證狀態為”已通過驗證”或”未通過驗證”。之後根據記憶胞驗證資料，僅對前次未通過驗證之記憶胞執行一驗證程序，其餘已通過驗證之記憶胞係不被執行驗證程序。其中執行該驗證程序之步驟更包括紀錄本次驗證程序中未通過驗證之記憶胞位置於隨機存取記憶體，以為新的一筆記憶胞驗證資料。

為讓本發明之上述目的、特徵、和優點能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下：

本發明提出一種驗證流程，藉由先讀取出記憶體裝置中之暫存記憶體內所儲存之“記憶胞驗證資料”，並根據此記憶胞驗證資料僅對前次未通過驗證之記憶胞執行驗證程序(讀取、比對與紀錄驗證結果)，以縮短驗證流程所需之時間，進而加快各種形式之程式化進程之速度。上述之暫存記憶體例如是具揮發性之隨機存取記憶體(RAM)或是動態隨機存取記憶體(DRAM)。

請參照第1圖，其為本發明一較佳實施例的一種驗證流程之流程圖。此驗證流程係於變更記憶體內所儲存之資料後執行，以驗證此記憶體變更資料後之資料狀態是否正確。此記憶體即為非揮發性記憶體(non－volatile memory)，例如SONOS記憶體。此記憶體具有多個陣列式記憶胞與一隨機存取記憶體。此隨機存取記憶體例如為SRAM、暫存器或栓鎖器(Latch)等。此驗證流程敘述下。首先於步驟102，讀取此隨機存取記憶體內所儲存之記憶胞驗證資料。此記憶胞驗證資料係用以指示此些記憶胞前次的驗證結果為”已通過驗證”或”未通過驗證”。接著，於步驟104，根據此記憶胞驗證資料所指示，僅對前次未通過驗證之記憶胞執行驗證程序，其餘已通過驗證之記憶胞係不被執行驗證程序，以縮短驗證程序中從記憶胞中讀取出資料所需時間。其中執行驗證程序之步驟更包括了紀錄本次驗證程序中未通過驗證之記憶胞位置於此隨機存取記憶體，以為新的一筆記憶胞驗證資料。

進一步以具體的方式說明本發明如何有效地縮短驗證流程。例如在程式化進程(program flow)中，此驗證流程跟隨於一程式化(program)後執行。如第2圖所示，其為程式化進程之流程圖。程式化進程中具有兩大步驟，步驟202係為一程式化流程，而步驟204係為本發明之驗證流程。於步驟202，此一程式化流程係用以根據欲寫入至記憶胞之邏輯資料程式化記憶胞，例如在程式化流程中，首先係先對記憶體中對應於一被寫入單位之全部或部份的多個記憶胞作程式化，例如對需要寫入”0”之記憶胞作動。在程式的定義中，一個被寫入單位係對應於一頁面(page)。之後，在執行驗證流程204時，首先從RAM中讀取此頁面所對應到之記憶胞之驗證狀態，以決定對應於此頁面中哪些記憶胞需要被讀取以驗證資料狀態是否正確。換句話說，在執行驗證流程時本發明並不會先對記憶胞做讀取，而是先從RAM得知此次驗證流程中哪些記憶胞需要被驗證，然後再對此些需要被驗證之記憶胞執行驗證程序，包括讀取、比對與紀錄此次驗證之結果。接著，在步驟206中，如仍有未進行驗證之記憶胞，則重複步驟202之程式化方法，直至所有記憶胞皆完成驗證為止。在驗證程序中，可同時於RAM中搜尋待驗證之下一位址，亦即步驟102與104可同時執行。

由於讀取RAM之速度遠快於讀取記憶胞之速度。例如讀取出一個記憶胞內所儲存之資料需要500ns，而讀取記憶胞驗證資料中之一筆對應一個記憶胞位置之驗證資料僅僅需要50ns。一個被程式化單位係對應512byte。每次讀取或寫入8個bit。在此頁面僅有兩個記憶胞需要被驗證之情況下，例如前一次驗證中係紀錄兩個記憶胞未通過驗證，因此此次程式化係僅對此兩記憶胞作動。在傳統的驗證流程下，程式化後係對所有對應於此頁面之記憶胞作驗證程序，故需要512x500ns＝256us，即讀取512byte之記憶胞所需之時間。然而本發明先從RAM得知需要被驗證之記憶胞位置，然後僅對對應於此兩記憶胞位置之兩記憶胞作驗證，故所需之時間為50ns x 512＋500ns x 2＝26.6us，即讀取RAM所需之時間(50ns x 512)加上讀取兩記憶胞所需之時間(500ns x 2)。由此可知本發明確實可以大幅縮短驗證程序所需之時間，進而縮短整個程式化流程所需之時間。

其中本發明並不限定驗證流程須於程式化進程或任何流程中執行。其它，例如軟性程式化進程(soft－program flow)、預先程式化進程(pre－program flow)等亦可。例如預先程式化流程係於一抹除進程中執行，用以提高抹除記憶體資料之穩定性。此驗證程序係對應於此預先程式化對記憶胞執行驗證(讀取、比對與紀錄驗證結果)，以驗證資料狀態是否正確。或是，驗證流程係於一軟程式化(soft program)後執行。此軟程式化係用以緊縮記憶胞之臨界電壓之分佈。而驗證程序亦對應於此軟程式化，對記憶胞執行驗證。

此外本實施例在讀取記憶胞驗證資料之步驟中，若讀取到未通過驗證之一記憶胞位置(address)，在對此記憶胞位置所對應到之記憶胞執行驗證程序之同時係持續從記憶體RAM中讀取剩下的記憶胞驗證資料。例如第一次程式化後(於此並不限定何種形式之程式化，可以是根據資料作寫入動作之program或是soft－program與pre－program)，由於所有的記憶胞均未被驗證過，所以讀取出記憶胞驗證資料中之第一筆記憶胞位置後，便開始對對應於此第一筆記憶胞位置之記憶胞執行驗證程序。在此驗證流程亦同時持續讀取出第二、三...至最後一筆記憶胞位置，並載入此些記憶胞位置以依序驗證此些記憶胞。如此一來才不至於浪費時間在等待讀取驗證RAM上。

本發明上述實施例所揭露之驗證流程，並不會先對記憶胞做讀取，而是先從隨機存取記憶體那得知哪些記憶胞需要被驗證，然後僅對此些需要被驗證之記憶胞執行驗證程序。如此一來將可以大幅縮短驗證流程所需之時間。

綜上所述，雖然本發明已以一較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

第1圖為本發明一較佳實施例的一種驗證流程之流程圖。

第2圖為程式化進程之流程圖。

Claims

一種驗證流程(verification process)，用以於變更一記憶體系統中之一資料記憶體後，驗證該資料記憶體的狀態，其中，該資料記憶體具有複數個記憶胞，該記憶體系統更包括用以儲存一記憶胞驗證資料之一暫存記憶體，該驗證方法包括：對該資料記憶體進行一第一驗證程序(verification procedure)；將各該些記憶胞於該第一驗證程序之一驗證結果紀錄於該暫存記憶體；以及依據該暫存記憶體所記錄之該些驗證結果，對於該第一驗證程序中未通過驗證之該些記憶胞進行一第二驗證程序，其中在進行該第二驗證程序時，若讀取到未通過驗證之該記憶胞位置，在對該記憶胞位置所對應到之該記憶胞執行該第二驗證程序之同時，自該暫存記憶體中讀取該記憶胞驗證資料內下一個未通過驗證之該記憶胞的位置。
如申請專利範圍第1項所述之驗證流程，更包括：紀錄該第一驗證程序中未通過驗證之一記憶胞位置於該暫存記憶體，並更新該記憶胞驗證資料。
如申請專利範圍第1項所述之驗證流程，其中該驗證流程係於一程式化(program)後執行，該程式化係用以根據欲寫入至該些記憶胞之資料程式化該些記憶胞。
如申請專利範圍第1項所述之驗證流程，其中該驗證流程係於一預先程式化(pre program)後執行，該預先程式化係於一抹除進程中執行。
如申請專利範圍第1項所述之驗證流程，其中該驗證流程係於一軟程式化(soft program)後執行，該軟程式化係用以改變記憶胞之臨界電壓之分佈。
如申請專利範圍第1項所述之驗證流程，其中該暫存記憶體為一隨機存取記憶體(RAM)。
如申請專利範圍第1項所述之驗證流程，其中該暫存記憶體為一動態隨機存取記憶體(DRAM)。