TWI396163B - 電壓位準移位電路與影像顯示系統 - Google Patents

Description

電壓位準移位電路與影像顯示系統

本發明係有關於一種電壓位準移位電路，特別是有關於一種適用於接收高頻且低電壓之輸入信號的電壓位準移位電路。

電壓位準移位電路係將訊號在兩個不同的電壓範圍中進行轉換，例如，電壓位準移位電路可以將低電壓範圍之輸入訊號，轉換到適合操作在高電壓下之電路所需的較高電壓位準範圍。

第1圖係顯示習知的數位電壓位準移位器10之電路圖，習知的電壓位準移位器10可由兩個NMOS電晶體103A、103B，兩個PMOS電晶體104A、104B，以及三個反相器101、102A與102B所組成，其中輸入信號S_IN 的電壓位準低於電壓源V_DD 。當輸入信號S_IN 為可使NMOS電晶體103A導通的高電壓時，節點X的電壓會因NMOS電晶體103A的導通而拉低至V_SS ，節點X的低電壓V_SS 更進一步使PMOS電晶體104B導通，將節點Y的電壓拉高至V_DD ，經過兩個反相器102A與102B緩衝後，使得輸出信號S_OUT 之電壓位準拉高至V_DD 。而當輸入信號S_IN 為無法導通NMOS電晶體103A之低電壓時，輸入信號S_IN 經過反相器101反相後，形成可使NMOS電晶體103B導通的高電壓。NMOS電晶體103B的導通 使節點Y的電壓拉低至V_SS ，在經過兩個反相器102A與102B緩衝後，使得輸出信號S_OUT 之電壓位準拉低為低電壓V_SS 。

然而，當輸入信號S_IN 為高頻且低電壓位準範圍的信號時，由於輸入信號的電壓位準很低，因此當NMOS電晶體103A的導通時，導通的電流會很小，於是需要較多時間將節點X的電壓拉低至V_SS ，導致電路的反應速度過慢，例如當輸入信號S_IN 為5MHz的主時脈信號(Master Clock,MCK)時，由於節點X的電壓變化反應時間會大於200ns，因此節點X的電壓來不及反應主時脈信號的變化，而使得輸出信號S_OUT 之電壓位準來不及改變，導致電壓位準移位器失去作用。若要針對增加NMOS電晶體103A的導通電流，使得電壓位準移位器10可即時反應高頻且低電壓位準範圍的輸入信號，則需要將NMOS電晶體103A寬度放大很多，如此會導致電壓位準移位器10的電路面積過大而不適合應用。

因此，需要一種改良的設計使得電壓位準移位適用於接收高頻且低電壓位準的輸入信號。

根據本發明之一實施例，一種電壓位準移位電路，其包括第一電壓調整電路與第二電壓調整電路。第一電壓調整電路用以調整輸入信號之電壓位準，包括小信號輸入端用以接收輸入信號以及一對差動輸出端用以輸出 一對差動信號，其中差動信號之電壓範圍大於輸入信號之電壓範圍。第二電壓調整電路耦接至第一電壓調整電路，包括第一輸入端與第二輸入端分別用以接收差動信號，第二電壓調整電路用以調整差動信號之電壓位準，並且產生一輸出信號，其中輸出信號之電壓範圍大於差動信號之電壓範圍。

為使本發明之製造、操作方法、目標和優點能更明顯易懂，下文特舉幾個較佳實施例，並配合所附圖式，作詳細說明如下：

實施例：

第2圖係顯示根據本發明之一實施例所示之電壓位準移位器20，包括第一電壓調整電路201與第二電壓調整電路202。第一電壓調整電路201用以調整輸入小信號S_IN 之電壓位準，包括用以接收輸入小信號S_IN 之小信號輸入端N_A ，以及一對差動輸出端用以輸出一對差動信號S_D1 與S_D2 ，其中差動信號S_D1 與S_D2 之電壓範圍大於輸入小信號S_IN 之電壓範圍。第二電壓調整電路202耦接至第一電壓調整電路201，包括兩輸入端分別用以接收差動信號S_D1 與S_D2 ，第二電壓調整電路202調整差動信號S_D1 與S_D2 之電壓位準，並且產生一輸出信號S_OUT ，並且輸出信號S_OUT 之電壓範圍大於差動信號S_D1 與S_D2 之電壓範圍。根據本發明之一實施例，S_IN 可為高頻且低電壓之輸入信號，其電壓值範圍約介於0V~1.4V之間，第一電壓調整電路201將輸入信號S_IN 之電壓範圍調整至一中等電位，使得輸出之差動信號S_D1 與S_D2 之電壓範圍可約介於0V~4V之間。第二電壓調整電路202更進一步調整差動信號S_D1 與S_D2 之電壓範圍，使輸出信號S_OUT 之電壓範圍可約介於0V~5V之間。

第3圖係顯示根據本發明之第一實施例所示之電壓位準移位器，其中包含根據本發明之第一實施例所示之第一電壓調整電路201A之電路架構。第一電壓調整電路201A包括兩電流源I_1A 與I_1B 、第三電壓調整電路203、兩電阻R₁ 與R₂ 、以及電晶體204，其中第三電壓調整電路203耦接於電流源I_1B ，用以提供一電壓差，電阻R₁ 耦接於電流源I_1A 與接地點之間，電阻R₂ 耦接於第三電壓調整電路203與接地點之間，電晶體204耦接於電流源I_1A 、小信號輸入端N_A 、電阻R₁ 以及接地點之間，用以接收輸入小信號S_IN 。

第4圖係顯示根據本發明之第一實施例所示之電壓位準移位器之詳細電路架構，其中包含根據本發明之第一實施例所示之第一電壓調整電路201A與第二電壓調整電路202之詳細電路架構。在本發明之第一實施例中，電晶體204為PMOS電晶體，電晶體204之閘極耦接至小信號輸入端N_A ，用以接收輸入小信號S_IN ，電晶體204之源極耦接至電流源I_1A 與電阻R₁ 之連接點N_B ，而電晶體204之汲極耦接至接地點。並且在此實施例中，第三電壓調整電路203可為PMOS電晶體205，電晶體205之閘極耦接至其汲極，用以在電晶體205之源極與汲極兩端之間提供一電壓差。然而，根據本發明之其它實施例，第三電壓調整電路203也可為一二極體、或一閘極與汲極耦接之NMOS電晶體，用以在第三電壓調整電路203之兩端提供一電壓差。

在本發明之第一實施例中，電流源I_1A 與I_1B 可如第4圖所示由一電流鏡組成，其中電流源I_1A 為PMOS電晶體206，電流源I_1B 為PMOS電晶體207，並且其中電晶體206之閘極耦接至電晶體207之閘極，電晶體206之閘極更耦接至其汲極，以組成一電流鏡。由電晶體206與207所組成之電流鏡可根據兩電晶體之尺寸，產生對應之電流分別供應至電阻R₁ 與第三電壓調整電路203。

第一電壓調整電路201A之兩端點N_B 與N_C 可用以輸出一對差動信號S_D1 與S_D2 ，而第二電壓調整電路202之兩輸入端分別耦接至端點N_B 與N_C ，用以接收差動信號S_D1 與S_D2 。第二電壓調整電路202可以是一般適用於接收具有中/高電壓位準(約為0V~4V)之輸入信號之電壓位準移位器，用以進一步調整所接收到的差動信號電壓位準，使輸出信號S_OUT 之電壓範圍可約介於0V~5V之間。

根據本發明之一實施例，第一電壓調整電路201A可為一類比式電壓調整電路，其中第一電壓調整電路201A中之各電晶體可操作於飽和區，使得第一電壓調整電路201A可適用於接收高頻且低電壓位準之輸入信號，並且由於電晶體204設計為共汲極(common drain)，因此端點N_B 的電壓會隨著輸入端N_A 所接收之輸入小信號S_IN 變化而改變，也就是當輸入小信號S_IN 為高電壓位準時(約1.4V)，端點N_B 的電壓會隨之提升至高電壓位準(約4V)，而端點N_C 的電壓會因為207的共源極設計(common source)以及第三電壓調整電路203所產生的電壓差而降低至低電壓位準(約0V)，而電晶體206在此可提供直流偏壓與對應之電流；當輸入小信號S_IN 為低電壓位準時(約0V)，端點N_B 的電壓會隨之降低至低電壓位準(約0V)，而端點N_C 的電壓也會隨之提升至高電壓位準(約4V)。因此端點N_B 與N_C 可輸出一對中等電壓範圍(約在0V~4V)的差動信號S_D1 與S_D2 。而差動信號S_D1 與S_D2 接著輸入第二電壓調整電路202，並且經由第二電壓調整電路202調整其電壓範圍，使得輸出信號S_OUT 之電壓範圍可被調整至0V~5V之間。

第5圖係顯示根據本發明之第二實施例所示之電壓位準移位器，其中包含根據本發明之第二實施例所示之第一電壓調整電路201B之電路架構。本發明之第二實施例與第一實施例的差異在於電晶體204耦接於電流源I_1A 、小信號輸入端N_A 以及電阻R₁ 之間，但電晶體204不耦接至接地端，以及第二電壓調整電路202之第二輸入端改由耦接至電流源I_1B 與第三電壓調整電路203之連接端點N_F 。第6圖係顯示根據本發明之第二實施例所示之電壓位準移位器之詳細電路架構，其中電晶體204之閘極耦接至小信號輸入端N_A 用以接收輸入小信號S_IN ，電晶體204之源極耦接電晶體206之汲極於端點N_E ，以及電晶體204之汲極耦接至電阻R₁ 。而第二電壓調整電路202之兩輸入端分別耦接至端點N_E 與N_F ，用以分別接收第一電壓調整電路201B所產生之中電壓位準(約為0V~4V)之差動信號S_D1 與S_D2 ，調整差動信號S_D1 與S_D2 之電壓位準，使得輸出信號S_OUT 之電壓範圍可被達到0V~5V之間，其中第5圖與第6圖所示之電壓位準移位器之操作類似於第3圖與第4圖所示之電壓位準移位器。

為了增加電壓位準移位器20的效能，可將第3－6圖中的電阻R₁ 與R₂ 替換成另外兩個電流源，可增加第一電壓調整電路201中的電流量，以加強電壓位準移位器20的驅動能力。以下第7~10圖將介紹具有雙電流源之電壓位準移位器。

第7圖係顯示根據本發明之第三實施例所示之電壓位準移位器，其中包含根據本發明之第三實施例所示之第一電壓調整電路201C之電路架構。第一電壓調整電路201C包括四個電流源I_1A 、I_1B 、I_2A 與I_2B 、第三電壓調整電路203以及電晶體204，其中第三電壓調整電路203耦接於電流源I_1B ，用以提供一電壓差，電流源I_2A 耦接於電流源I_1A 與接地點之間，用以增加第一電壓調整電路201C之驅動電流，電流源I_2B 耦接於第三電壓調整電路203與接地點之間，電晶體204耦接於電流源I_1A 、小信號輸入端N_A 、電流源I_2A 、以及接地點之間，用以接收輸入小信號S_IN 。

第8圖係顯示根據本發明之第三實施例所示之電壓位準移位器之詳細電路架構，其中包含根據本發明之第三實施例所示之第一電壓調整電路201C與第二電壓調整電路202之詳細電路架構。在本發明之第三實施例中，電晶體204為PMOS電晶體，電晶體204之閘極耦接至小信號輸入端N_A ，用以接收輸入小信號S_IN ，電晶體204之源極耦接至電流源I_1A 與電流源I_2A 之連接點N_G ，而電晶體204之汲極耦接至接地點。並且在此實施例中，第三電壓調整電路203可為PMOS電晶體205，電晶體205之閘極耦接至其汲極，用以在電晶體205之源極與汲極兩端之間提供一電壓差。然而，根據本發明之其它實施例，第三電壓調整電路203也可為一二極體、或一閘極與汲極耦接之NMOS電晶體，用以在第三電壓調整電路203之兩端提供一電壓差。

在本發明之第三實施例中，電流源I_1A 與I_1B 與電流源I_2A 與I_2B 可如第8圖所示分別由兩個電流鏡組成，其中電流源I_1A 為PMOS電晶體206，電流源I_1B 為PMOS電晶體207，電流源I_2A 為NMOS電晶體208，電流源I_2B 為NMOS電晶體209，並且其中電晶體206之閘極耦接至電晶體207之閘極，電晶體206之閘極更耦接至其汲極，以組成第一電流鏡，以及電晶體208之閘極耦接至電晶體209之閘極，電晶體208之閘極更耦接至其汲極，以組成第二電流鏡。第一電流鏡與第二電流鏡皆可根據電晶體之尺寸，產生對應之電流用以驅動第一電壓調整電路201C。

第一電壓調整電路201C之兩端點N_G 與N_H 可用以輸出一對差動信號S_D1 與S_D2 ，而第二電壓調整電路202之兩輸入端分別耦接至端點N_G 與N_H ，用以接收差動信號S_D1 與S_D2 。第二電壓調整電路202可以是一般適用於接收具有中/高電壓位準(約為0V~4V)之輸入信號之電壓位準移位器，用以進一步調整所接收到的差動信號電壓位準，使輸出信號S_OUT 之電壓範圍可約介於0V~5V之間。

根據本發明之一實施例，第一電壓調整電路201C可為一類比式電壓調整電路，其中第一電壓調整電路201C中之各電晶體可操作於飽和區，使得第一電壓調整電路201C可適用於接收高頻且低電壓位準之輸入信號，並且由於電晶體204設計為共汲極(common drain)，因此端點N_G 的電壓會隨著輸入端N_A 所接收之輸入小信號S_IN 變化而改變，也就是當輸入小信號S_IN 為高電壓位準時(約1.4V)，端點N_G 的電壓會隨之提升至高電壓位準(約4V)，而端點N_H 的電壓會因為電晶體207的共源極設計(common source)以及第三電壓調整電路203所產生的電壓差而降低至低電壓位準(約0V)，而電晶體206在此可提供直流偏壓與對應之電流；當輸入小信號S_IN 為低電壓位準時(約0V)，端點N_G 的電壓會隨之降低至低電壓位準(約0V)，而端點N_H 的電壓也會隨之提升至高電壓位準(約4V)。因此端點N_G 與N_H 可輸出一對中等電壓範圍(約在0V~4V)的差動信號S_D1 與S_D2 。而差動信號S_D1 與S_D2 接著輸入第二電壓調整電路202，並且經由第二電壓調整電路202調整其電壓範圍，使得輸出信號S_OUT 之電壓範圍可被調整至0V~5V之間。

第9圖係顯示根據本發明之第四實施例所示之電壓位準移位器，其中包含根據本發明之第四實施例所示之第一電壓調整電路201D之電路架構。本發明之第四實施例與第三實施例的差異在於電晶體204耦接於電流源I_1A 、小信號輸入端N_A 以及電流源I_2A 之間，但電晶體204不耦接至接地端，以及第二電壓調整電路202之第二輸入端改由耦接至電流源I_1B 與第三電壓調整電路203之連接端點N_J 。第10圖係顯示根據本發明之第四實施例所示之電壓位準移位器之詳細電路架構，其中電晶體204之閘極耦接至小信號輸入端N_A 用以接收輸入小信號S_IN ，電晶體204之源極耦接電晶體206之汲極於端點N_I ，以及電晶體204之汲極耦接至電流源I_2A 。而第二電壓調整電路202之兩輸入端分別耦接至端點N_I 與N_J ，用以分別接收第一電壓調整電路201D所產生之中電壓位準(約為0V~4V)之差動信號S_D1 與S_D2 ，調整差動信號S_D1 與S_D2 之電壓位準，使得輸出信號S_OUT 之電壓範圍可被達到0V~5V之間，其中第9圖與第10圖所示之電壓位準移位器之操作類似於第7圖與第8圖所示之電壓位準移位器。

由於傳統的電壓位準移位器中，用以提供差動信號之反相器(例如第1圖中的反相器101)具有較大的內電阻與內電容，因此當傳統反相器要接收低輸入電壓與高頻率之輸入信號時,反相器需要改用大尺寸的電晶體才能加大驅動電流，使反相器可即時反應低輸入電壓與高頻率之輸入信號的變化，如此一來會使得電路面積與消耗功率都過大。然而，根據本發明之實施例，使用類比式第一電壓調整電路201與201A~201D作為第一級電壓調整電路，可有效利用小尺寸電晶體之電路而達到即時反應低輸入電壓與高頻率之輸入信號的變化，其中與傳統反相器之電路面積相比，本發明所提出之第一電壓調整電路所需之面積差異可為傳統反相器電路面積之1/28。此外，根據本發明之實施例所實施之電壓位準移位器由於在輸入端使用電晶體204，使得電壓位準移位器可具有高輸入阻抗，容易連接前級電路。

第11圖係顯示根據本發明之第五實施例之影像顯示系統，在本實施例中，影像顯示系統可包括顯示面板400或電子裝置600，如第11圖所示顯示面板400包括根據本發明之一實施例所示之電壓位準移位器200，顯示面板400可以是電子裝置之一部分(例如：電子裝置600)，一般電子裝置600包括顯示面板400和一輸入裝置500，甚者，輸入裝置500耦接至顯示裝置400以提供輸入信號(影像信號)給顯示裝置400以產生影像，電子裝置600可以是：行動電話、數位相機、PDA(個人資料助理)、筆記型電腦、桌上型電腦、電視、車用顯示器、全球定位系統(GPS)、航空用顯示器、數位相框(digital photo frame)、或是可攜式DVD放映機。

本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10、20、200‧‧‧電壓位準移位器

101、102A、102B‧‧‧反相器

103A、103B、104A、104B、204、205、206、207、208、209‧‧‧電晶體

201、201A、201B、201C、201D、202、203‧‧‧電壓調整電路

400‧‧‧顯示面板

500‧‧‧輸入裝置

600‧‧‧電子裝置

I_1A 、I_1B 、I_2A 、I2_B ‧‧‧電流源

N_A 、N_B 、N_C 、N_D 、N_E 、N_F 、N_G 、N_H 、N_I 、N_J ‧‧‧端點

R₁ 、R₂ ‧‧‧電阻

S_D1 、S_D2 ‧‧‧差動信號

S_IN ‧‧‧輸入信號

S_OUT ‧‧‧輸出信號

第1圖係顯示習知的數位電壓位準移位器之電路圖。

第2圖係顯示根據本發明之一實施例所示之電壓位準移位器。

第3圖係顯示根據本發明之第一實施例所示之電壓位準移位器。

第4圖係顯示根據本發明之第一實施例所示之電壓位準移位器之詳細電路架構。

第5圖係顯示根據本發明之第二實施例所示之電壓位準移位器。

第6圖係顯示根據本發明之第二實施例所示之電壓位準移位器之詳細電路架構。

第7圖係顯示根據本發明之第三實施例所示之電壓位準移位器。

第8圖係顯示根據本發明之第三實施例所示之電壓位準移位器之詳細電路架構。

第9圖係顯示根據本發明之第四實施例所示之電壓位準移位器。

第10圖係顯示根據本發明之第四實施例所示之電壓位準移位器之詳細電路架構。

第11圖係顯示根據本發明之第五實施例之影像顯示系統。

20‧‧‧電壓位準移位器

201、202‧‧‧電壓調整電路

N_A 、N_D ‧‧‧端點

S_D1 、S_D2 ‧‧‧差動信號

S_IN ‧‧‧輸入信號

S_OUT ‧‧‧輸出信號

Claims (25)

1. 一種電壓位準移位電路，包括：一第一電壓調整電路，用以調整一輸入信號之電壓位準，包括一小信號輸入端用以接收上述輸入信號以及一對差動輸出端用以輸出一對差動信號，其中上述差動信號之電壓範圍大於上述輸入信號之電壓範圍；以及一第二電壓調整電路，耦接至上述第一電壓調整電路，包括一第一輸入端與一第二輸入端分別用以接收上述差動信號，上述第二電壓調整電路用以調整上述差動信號之電壓位準，並且產生一輸出信號，其中上述輸出信號之電壓範圍大於上述差動信號之電壓範圍，並且其中上述第一電壓調整電路包括：一第一電流源；一第二電流源；一第三電壓調整電路，耦接於上述第二電流源，用以提供一電壓差；一第一電阻，耦接於上述第一電流源與一接地點之間；一第二電阻，耦接於上述第三電壓調整電路與上述接地點之間；以及一第一電晶體，耦接於上述第一電流源、上述小信號輸入端以及上述第一電阻之間，用以接收上述輸入信號。
2. 如申請專利範圍第1項所述之電壓位準移位電 路，其中上述第一電晶體之一閘極耦接至上述小信號輸入端，用以接收上述輸入信號，上述第一電晶體之一源極耦接至上述第一電流源與上述第一電阻之一第一連接點，上述第一電晶體之一汲極耦接至上述接地點。
3. 如申請專利範圍第2項所述之電壓位準移位電路，其中上述第二電壓調整電路之上述第一輸入端耦接至上述第一連接點，並且上述第二電壓調整電路之上述第二輸入端耦接至上述第三電壓調整電路與上述第二電阻之一第二連接點。
4. 如申請專利範圍第1項所述之電壓位準移位電路，其中上述第一電晶體之一閘極耦接至上述小信號輸入端用以接收上述輸入信號，上述第一電晶體之一源極耦接至上述第一電流源，以及上述第一電晶體之一汲極耦接至上述第一電阻。
5. 如申請專利範圍第4項所述之電壓位準移位電路，其中上述第二電壓調整電路之上述第一輸入端耦接至上述第一電晶體與上述第一電流源之一第三連接點，並且上述第二電壓調整電路之上述第二輸入端耦接至上述第二電流源與上述第三電壓調整電路之一第四連接點。
6. 如申請專利範圍第1項所述之電壓位準移位電路，其中上述第一電晶體為一第一PMOS電晶體。
7. 如申請專利範圍第1項所述之電壓位準移位電路，其中上述第三電壓調整電路為一二極體。
8. 如申請專利範圍第1項所述之電壓位準移位電路，其中上述第三電壓調整電路為一MOS電晶體，並且上述MOS電晶體之一閘極耦接至上述MOS電晶體之一汲極。
9. 如申請專利範圍第1項所述之電壓位準移位電路，其中上述第一電流源與上述第二電流源組成一第一電流鏡。
10. 如申請專利範圍第9項所述之電壓位準移位電路，其中上述第一電流源為一第二PMOS電晶體，上述第二電流源為一第三PMOS電晶體，並且其中上述第二PMOS電晶體之一閘極耦接至上述第三PMOS電晶體之一閘極，上述第二PMOS電晶體之上述閘極更耦接至上述第二PMOS電晶體之一汲極。
11. 如申請專利範圍第1項所述之電壓位準移位電路，其中上述第一電壓調整電路包括：一第一電流源；一第二電流源；一第三電壓調整電路，耦接於上述第二電流源，用以提供一電壓差；一第三電流源，耦接於上述第一電流源與一接地點之間；一第四電流源，耦接於上述第三電壓調整電路與上述接地點之間；以及一第一電晶體，耦接於上述第一電流源、上述小信 號輸入端以及上述第三電流源之間，用以接收上述輸入信號。
12. 如申請專利範圍第11項所述之電壓位準移位電路，其中上述第一電晶體之一閘極耦接至上述小信號輸入端用以接收上述輸入信號，上述第一電晶體之一源極耦接至上述第一電流源與上述第三電流源之一第五連接點，上述第一電晶體之一汲極耦接至上述接地點。
13. 如申請專利範圍第12項所述之電壓位準移位電路，其中上述第二電壓調整電路之上述第一輸入端耦接至上述第五連接點，並且上述第二電壓調整電路之上述第二輸入端耦接至上述第三電壓調整電路與上述第四電流源之一第六連接點。
14. 如申請專利範圍第11項所述之電壓位準移位電路，其中上述第一電晶體之一閘極耦接至上述小信號輸入端用以接收上述輸入信號，上述第一電晶體之一源極耦接至上述第一電流源，上述第一電晶體之一汲極耦接至上述第三電流源。
15. 如申請專利範圍第14項所述之電壓位準移位電路，其中上述第二電壓調整電路之上述第一輸入端耦接至上述第一電晶體與上述第一電流源之一第六連接點，並且上述第二電壓調整電路之上述第二輸入端耦接至上述第二電流源與上述第三電壓調整電路之一第七連接點。
16. 如申請專利範圍第11項所述之電壓位準移位電 路，其中上述第一電晶體為一第一PMOS電晶體。
17. 如申請專利範圍第11項所述之電壓位準移位電路，其中上述第三電壓調整電路為一二極體。
18. 如申請專利範圍第11項所述之電壓位準移位電路，其中上述第三電壓調整電路為一MOS電晶體，並且上述MOS電晶體之一閘極耦接至上述MOS電晶體之一汲極。
19. 如申請專利範圍第11項所述之電壓位準移位電路，其中上述第一電流源與上述第二電流源組成一第一電流鏡。
20. 如申請專利範圍第19項所述之電壓位準移位電路，其中上述第一電流源為一第二PMOS電晶體，上述第二電流源為一第三PMOS電晶體，並且其中上述第二PMOS電晶體之一閘極耦接至上述第三PMOS電晶體之一閘極，上述第二PMOS電晶體之上述閘極更耦接至上述第二PMOS電晶體之一汲極。
21. 如申請專利範圍第11項所述之電壓位準移位電路，其中上述第三電流源與上述第四電流源組成一第二電流鏡。
22. 如申請專利範圍第19項所述之電壓位準移位電路，其中上述第三電流源為一第四PMOS電晶體，上述第四電流源為一第五PMOS電晶體，並且其中上述第四PMOS電晶體之一閘極耦接至上述第五PMOS電晶體之一閘極，上述第四PMOS電晶體之上述閘極更耦接至上 述第四PMOS電晶體之一汲極。
23. 一種影像顯示系統，包括一顯示面板，其中上述顯示面板包括如申請專利範圍第1項所述之電壓位準移位電路。
24. 如申請專利範圍第23項所述之影像顯示系統，更包括一電子裝置，其中上述電子裝置包括：上述顯示面板；一輸入裝置，耦接至上述顯示面板並提供輸入給上述顯示面板以顯示一影像。
25. 如申請專利範圍第24項所述之影像顯示系統，其中上述電子裝置為一行動電話、數位相機、個人資料助理(PDA)、筆記型電腦、桌上型電腦、電視、車用顯示器、全球定位系統(GPS)、航空用顯示器、數位相框(digital photo frame)、或可攜式DVD播放機。