[go: up one dir, main page]

TWI392880B - 元件識別方法、元件製造方法以及電子元件 - Google Patents

元件識別方法、元件製造方法以及電子元件 Download PDF

Info

Publication number
TWI392880B
TWI392880B TW095130233A TW95130233A TWI392880B TW I392880 B TWI392880 B TW I392880B TW 095130233 A TW095130233 A TW 095130233A TW 95130233 A TW95130233 A TW 95130233A TW I392880 B TWI392880 B TW I392880B
Authority
TW
Taiwan
Prior art keywords
electronic component
test
identification information
component
voltage
Prior art date
Application number
TW095130233A
Other languages
English (en)
Other versions
TW200708751A (en
Inventor
岡安俊幸
須川成利
寺本章伸
Original Assignee
愛德萬測試股份有限公司
國立大學法人東北大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 愛德萬測試股份有限公司, 國立大學法人東北大學 filed Critical 愛德萬測試股份有限公司
Publication of TW200708751A publication Critical patent/TW200708751A/zh
Application granted granted Critical
Publication of TWI392880B publication Critical patent/TWI392880B/zh

Links

Classifications

    • H10P74/00—
    • H10W46/00—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10P74/207—
    • H10P90/1916—
    • H10W10/181—
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31718—Logistic aspects, e.g. binning, selection, sorting of devices under test, tester/handler interaction networks, Test management software, e.g. software for test statistics or test evaluation, yield analysis
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • H10W46/403—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49004—Electrical device making including measuring or testing of device or component part

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Description

元件識別方法、元件製造方法以及電子元件
本發明是關於一種半導體電路等的電子元件、用於識別電子元件的元件識別方法以及製造電子元件的元件製造方法。本發明特別是關於一種設置有TEG(Test Element Group，測試用元件組)等測試用電路的電子元件，以及關於該電子元件的元件識別方法及元件製造方法。
在習知技術中，當製造半導體電路等電子元件時，是在一個晶圓上形成多個電子元件，並將該晶圓按每個電子元件進行切割。因此，在將晶圓進行切割後，對各個電子元件形成於哪個晶圓的哪個位置等難以進行識別。所以，在電子元件產生不良、故障等的情況下，難以對其原因進行解析。
對此，已知有一種在電子元件上附加識別資訊的技術。例如，已知有在各個電子元件的表面上付與光學識別字的方法，使識別資訊在各個電子元件中電氣存儲著的方法等。
相關的專利文獻等現在沒有發現，所以省略其說明。
但是，在習知的識別方法中，除了在電子元件中通常設置的電路以外，還需要設置用於保持該識別資訊的裝置。因此，會使電子元件的面積效率、製造效率等惡化。
因此，本發明的目的是提供一種能夠解決上述課題的 電子元件識別方法、電子元件製造方法以及電子元件。該目的藉由申請專利範圍的獨立項中所記述之特徵的組合而達成。而且，從屬項規定本發明的更加有利的具體例子。
為了解決上述課題，本發明的第1形態提供一種元件識別方法，為一種用於識別電子元件的方法，此電子元件包括：電子元件正式動作時進行動作的正式動作電路、設置有多個測試用元件並在電子元件的測試時進行動作的測試用電路。此電子元件的元件識別方法包括：特性測定階段，對多個測試用元件的電氣特性進行測定；識別資訊存儲階段，將各個測試用元件的電氣特性，作為電子元件的識別資訊以進行存儲；識別資訊取得階段，為了識別所需的電子元件，對原本於該電子元件之特性評價用所設置的該電子元件中所含有的多個測試用元件的電氣特性進行測定，取得該電子元件的識別資訊；以及匹配階段，對識別資訊取得階段所取得的識別資訊，和識別資訊存儲階段所存儲的識別資訊進行比較，並在識別資訊一致的情況下判定為相同的電子元件。
可使特性測定階段在多個電子元件形成在同一晶圓上的狀態下，對測試用元件的電氣特性進行測定，識別資訊取得階段在晶圓被切割而使各個電子元件被分離的狀態下，對測試用元件的電氣特性進行測定。
在識別資訊存儲階段中，將用於表示各個測試用元件的電氣特性是否較預先確定的第1基準值大的資訊，作為識別資訊以進行存儲，在識別資訊存儲階段中，用於表示 各個測試用元件的電氣特性是否較與第1基準值不同的第2基準值大的資訊被取得以作為識別資訊。
元件識別方法可還具有評價階段，當在匹配階段中識別資訊一致時，根據特性測定階段中所測定的電氣特性和識別資訊取得階段中所測定的電氣特性之差值(difference)，對電子元件的劣化進行評價。
本發明的第2形態提供一種元件製造方法，為一種用於製造電子元件的方法，此電子元件包括：電子元件正式動作時進行動作的正式動作電路、設置有多個測試用元件並在電子元件的測試時進行動作的測試用電路。此電子元件的元件製造方法包括：電路形成階段，在晶圓上形成各個電子元件的正式動作電路；第1測試用電路形成階段，在將晶圓按每一電子元件進行切割時的切割線上，形成第1測試用電路；第2測試用電路形成階段，在與晶圓的切割線不同的區域上形成第2測試用電路；特性測定階段，對原本於該電子元件之特性評價用所設置的各個測試用電路中所包含的測試用元件的電氣特性進行測定；識別資訊存儲階段，在特性測定階段所測定的電氣特性中，將第2測試用電路中所包含的測試用元件的電氣特性，作為對應的電子元件的識別資訊以進行存儲；以及切割階段，將晶圓按每一電子元件進行切割。
識別資訊存儲階段中可將各個電子元件的識別資訊，與該電子元件的晶圓上的位置相對應地進行存儲。
本發明的第3形態提供一種電子元件，包括：正式動 作電路，在電子元件的正式動作時進行動作；第3測試用電路及第2測試用電路，在電子元件的測試時進行動作；以及電源部，在電子元件的正式動作時，維持在第2測試用電路上不施加電源電壓的狀態，並在正式動作電路及第3測試用電路上施加電源電壓，而在電子元件的識別時，在第2測試用電路上施加電源電壓。
可使電源部對正式動作電路及第3測試用電路施加大致相同的電源電壓。第3測試用電路和第2測試用電路具有大致相同的電路構成。
第2測試用電路可包括：電性上並聯設置的多個測試用元件、在電子元件的測試時將各個測試用元件依次控制為接通狀態的選擇部、以及識別資訊輸出部，其將選擇部依次控制為接通狀態的測試用元件的各個終端電壓作為電子元件的識別資訊而輸出。
第3測試用電路可包括：電性上並聯設置的多個測試用元件、在電子元件的測試時將各個測試用元件依次控制為接通狀態的選擇部、將選擇部依次控制為接通狀態的測試用元件的終端電壓依次進行輸出之特性輸出部、以及狀態維持部，其在電子元件的正式動作時將多個測試用元件維持為接通狀態。
另外，上述的發明的概要並未列舉本發明的必要特徵的全部，這些特徵群的子集也可又形成發明。
如利用本發明，可取得用於識別電子元件的資訊。而 且，由於將電子元件的特性評價用所設置的測試用元件的電氣特性，作為識別資訊以進行存儲，所以亦可不設置用於對電子元件付與識別資訊的專用的構成，能夠使電子元件的面積效率、製造效率等提高。
以下，通過發明的實施形態對本發明進行說明，但以下的實施形態並不對關於申請專利範圍的發明進行限定，而且實施形態中所說明之特徵的組合的全部也未必是發明的解決手段所必須者。
圖1所示為關於本發明的實施形態之測定裝置100的構成。測定裝置100為對形成有多個電子元件的晶圓500的電氣特性進行測定的裝置，包括：測試頭10、ADC12、控制部14、特性測定部16、顯示裝置18、識別資訊存儲部20及一致檢測部22。
測試頭10與在晶圓500上所設置的多個電子元件進行電氣連接，並與該電子元件上所形成的測試用電路進行信號的收發。控制部14藉由測試頭10，對各個電子元件的測試用電路進行控制。ADC12藉由測試頭10，將各個測試用電路所輸出的信號轉換為數位式資料。
特性測定部16根據ADC12所輸出的數位式資料，對各個測試用電路的電氣特性進行測定。例如，特性測定部16對該測試用電路中所包含的多個測試用元件的電氣特性進行測定。該測試用元件例如是電晶體，特性測定部16對各個測試用元件的門限(threshold)值電壓、電流電壓特 性、漏電流等進行測定。
可根據特性測定部16所測定的該電氣的特性，對各個電子元件的好壞進行判定。例如，可在每個電子元件上，根據電子元件中所包含的測試用元件之電氣特性的差異，對電子元件的好壞進行判定。
顯示裝置18顯示各測試用元件的電氣特性。例如，顯示裝置18將與各測試用元件的門限值電壓的電壓值相對應之特性資訊，顯示在顯示裝置18的顯示面上的與各測試用元件相對應之座標上。
識別資訊存儲部20在各個電子元件中將電子元件所包含的測試用元件的電氣特性，作為該電子元件的識別資訊以進行存儲。例如，識別資訊存儲部20將各個測試用元件的電氣特性的值，與預先確定的基準值進行比較，並將比較結果作為識別資訊以進行存儲。這裏，識別資訊存儲部20可將各個電子元件的識別資訊，與晶圓500的批號、晶圓500的識別號碼(晶圓500的串列號碼等)、該電子元件對晶圓500的位置、特性測定部16所測定的電氣特性的值等相對應地進行存儲。而且，當將識別資訊進行存儲時，特性測定部16在多個電子元件形成於同一晶圓500上的狀態下，對測試用元件的電氣特性進行測定為佳。
利用該構成，可取得用於識別電子元件的資訊。而且，由於將電子元件的特性評價用所設置之測試用元件的電氣特性，作為識別資訊進行存儲，所以可不設置用於對電子元件付與識別資訊之專用的構成，能夠使電子元件的 面積效率、製造效率等提高。
而且，測定裝置100將電子元件的識別資訊與電子元件的批號、晶圓500上的位置等的製造記錄對應地進行存儲。測定裝置100可在電子元件的製造過程中，於多個時序中對電子元件中所包含的測試用電路的電氣特性進行測定。而且，可將該電氣特性與該電子元件的識別資訊相對應地進行存儲。利用這種構成，在電子元件產生不良、故障等的情況下，藉由檢測該電子元件的識別資訊，並與預先存儲的識別資訊進行比較，則可調查產生不良等的電子元件的製造記錄。因此，能夠對不良等問題詳細地進行解析。
例如，藉由切割晶圓500而按每元件進行分割後，如電子元件產生不良、故障等，則測定裝置100對該電子元件的測試用電路的電氣特性進行測定。這種情況下的測定裝置100的動作，與對分離前的元件進行測定之情況下的動作相同。例如，特性測定部16對該電子元件的測試用電路中所包含的多個測試用元件的電氣特性進行測定。然後，特性測定部16根據該電氣特性，取得該電子元件的識別資訊。
一致檢測部22將特性測定部16所取得的識別資訊，與識別資訊存儲部20預先存儲的識別資訊進行比較，並檢測是否與某個識別資訊一致。一致檢測部22在識別資訊一致的情況下，判定為同一電子元件。利用這種構成，即使在切割晶圓500並按每元件進行分離後，也可對電子元件 是否為某個電子元件來進行識別，能夠調查該電子元件的製造記錄。
例如，當電子元件在市場上出售並使用後產生故障等時，電子元件的供給者回收該電子元件並進行故障解析。在這種情況下，需要對該電子元件以何種記錄被製造來進行調查。如利用本例中的測定裝置100，則可根據電子元件的識別資訊，對該電子元件的製造記錄容易地進行調查。而且，由於測試用電路在電子元件的正式動作時不進行動作，所以測試用電路所包含之測試用元件的電氣特性的變動小。因此，能夠精度良好地對電子元件進行識別。
圖2所示為在晶圓500上所形成之電子元件510的一個例子。如圖2所示，在晶圓500上形成有多個電子元件510。電子元件510為含有例如半導體電路的元件。
電子元件510包括：電子元件510的正式動作時進行動作的正式動作電路520、電子元件的測試時進行動作的測試用電路300。所謂電子元件510的測試可包括取得電子元件510的識別資訊的情況。測試用電路300設置有多個測試用元件。例如，測試用電路300可具有多個電晶體以作為多個測試用元件。
圖3所示為測試用電路300之構成的一個例子。測試用電路300具有列方向選擇部302、行方向選擇部304、多個列方向選擇電晶體(306-1、306-2，以下統稱306)、多個電流源(318-1、318-2，以下統稱318)、輸出部320及多個單元(310-1~310-4，以下統稱310)。列方 向選擇電晶體306及電流源318設置在每個沿行方向設置的單元310群中。
多個單元310沿在晶圓500的面內形成行列矩陣的行方向及列方向而分別並列設置著。在本例中，所示為在行方向及列方向上各設置2個單元310的電路，但亦可在行方向及列方向上設置更多的單元310。例如，測試用電路300在行方向上具有128列，在列方向上具有512行單元310。
各單元310具有測試用元件314、開關用電晶體312及行方向選擇電晶體316。各單元310的電晶體可為一種由與電子元件510的正式動作電路520所具有的正式動作電晶體相同的製程所形成之MOS(金屬氧化物半導體)電晶體。
各單元310的測試用元件314彼此在電性上並聯設置著。各個測試用元件314的汲極端被給予預先所確定的電壓VDD 。雖然給予測試用元件314的井(well)電壓之終端未圖示，但井電壓終端可與接地電位連接，還可將測試用元件314的井電壓終端和源極終端進行連接，以將井電壓在每個電晶體獨立地進行控制。而且，測試用元件314也可為NMOS(N型金屬氧化物半導體)電晶體或PMOS(P型金屬氧化物半導體)電晶體中的任一種。圖4所示的電壓VDD 、電壓VG 、電壓φj 、電壓VREF 可由圖1所示的控制部14供給到測試用電路300。
各單元310的開關用電晶體312與各單元的測試用元 件314對應地設置著，並將預先所確定的閘極電壓施加到分別對應的測試用元件314的閘極終端。在本例中，是對開關用電晶體312的汲極終端施加預先所確定的電壓VG ，對閘極終端施加用於控制開關用電晶體312的動作之電壓φj ，並使源極終端與測試用元件314的閘極終端連接。亦即，開關用電晶體312在藉由電壓φj 而被控制為接通狀態的情況下，將與電壓VG 大致相等的電壓施加至測試用元件314的閘極終端上，在被控制為斷開狀態的情況下，將初期電壓大致為VG 的漂移狀態的電壓施加在測試用元件314的閘極終端上。
圖3所示為將電壓φj 統一施加在全部單元310上的例子，但在其他的例子中，為了使PN接合漏電流測定時的洩漏時間在全部單元中相同，也可從行方向選擇部304開始，將電壓φj 作為脈衝信號而依次施加在行方向上並列設置的每個單元310上。
各單元310的行方向選擇電晶體316對應於各單元的測試用元件而設置。在本例中，各個行方向選擇電晶體316的汲極終端，與測試用元件314的源極終端連接。而且，行方向選擇電晶體316的源極終端是與對應的列方向選擇電晶體306的源極終端連接。亦即，各個列方向選擇電晶體306的源極終端，與對應的多個行方向選擇電晶體316的源極終端連接。
行方向選擇部304依次選擇沿行方向而設置的多個單元310群(在本例中，為單元群(310-1、310-2)及單 元群(310-3、310-4))。而且，列方向選擇部302依次選擇沿列方向而設置的多個單元310群(在本例中，為單元群(310-1、310-3)及單元群(310-2、310-4))。利用這種構成，行方向選擇部304及列方向選擇部302依次選擇各單元310。
在本例中，行方向選擇部304在與控制部14所給予的選擇信號相對應之行方向的每個位置上，將各行方向的單元群中所設置的行方向選擇電晶體316依次控制為接通狀態。而且，列方向選擇部302在與控制部14所給予的選擇信號相對應之列方向的每個位置上，使對應於各列方向的單元群所設置的列方向選擇電晶體306依次控制為接通狀態。控制部14將用於依次選擇各單元310的選擇信號，供給到行方向選擇部304及列方向選擇部302。而且，列方向選擇部302及行方向選擇部304可以是解碼器、位移暫存器等電路，其將所給予的選擇信號，轉換為用於表示應選擇的單元310的位置之位置信號。這裏，所謂的位置信號，是指一種將與依據選擇信號應選擇的單元310相對應的列方向選擇電晶體306及行方向選擇電晶體316控制為接通狀態之信號。
利用上述構成，依次選擇各單元310中所設置的測試用元件314。然後，使依次選擇的測試用元件314的源極電壓依次被供給到輸出部320。輸出部320將所給予的源極電壓依次輸出到測試頭10。輸出部320例如為一種電壓隨耦器(follower)緩衝器。測定裝置100根據各個測試用元 件314的源極電壓，對測試用元件314的門限值電壓、電流電壓特性、低頻噪音、PN接合漏電流等電氣特性進行測定。
而且，各電流源318為在閘極終端接收一已預先確定的電壓VREF 之MOS電晶體。各電流源318的汲極終端與對應的多個行方向選擇電晶體316的源極終端相連接。亦即，各電流源318對在行方向上大致設置於相同位置的多個測試用元件314而言是共同設置著，且規定了對應的測試用元件314中所流動的源極汲極間電流。
如利用圖3所示的電路構成，則在各個測試用電路300中，可在電性上依次選擇多個測試用元件314，並將所選擇的測試用元件314的源極電壓依次輸出，所以能夠在短時間中高速地測定各個測試用元件314的源極電壓。因此，即使在將多個測試用元件314設置在晶圓500上的情況下，也可在短時間內對全部的測試用元件314進行測定。在本例中，可在晶圓500的面內，設置1萬~1000萬個左右的測試用元件314。藉由對多個測試用元件314進行測定，可精度良好地計算出測試用元件314的特性的差異。
圖4所示為對各個測試用元件314的門限值電壓進行測定，並生成電子元件510的識別資訊之元件識別方法的一個例子的流程圖。該元件識別方法包括特性測定階段(S440~S448)、識別資訊生成階段S450及識別資訊存儲階段S452。
首先，控制部14對測試用電路300供給圖3中所說明的電壓VDD 、電壓VG 、電壓φj 、電壓VREF (S440)。此時，控制部14對各電流源318供給一定的電壓VREF ，使各電流源318生成相同的恒定電流。而且，控制部14供給一種將測試用元件314控制為接通狀態的閘極電壓VG ，並供給一種將各個開關用電晶體312控制為接通狀態的電壓φj 。利用這種控制，控制部14對各個測試用元件314的閘極終端施加一種將該測試用元件314控制為接通狀態的閘極電壓。
接著，控制部14將用於選擇應測定門限值電壓的測試用元件314之選擇信號，供給到列方向選擇部302及行方向選擇部304(S442)。然後，ADC12對輸出部320的輸出電壓進行測定(S444)。ADC12可將測定該輸出電壓的用意通知此控制部14。控制部14可在接到該通知時，選擇下一測試用元件314。
接著，特性測定部16根據在該測試用元件314上所施加的閘極電壓VG 及輸出部320的輸出電壓，計算各個測試用元件314的門限值電壓(S446)。測試用元件314的門限值電壓可藉由計算例如閘極電壓VG 和輸出電壓的差值，即測試用元件314的閘極源極間電壓而得到。
接著，控制部14判定是否對全部的測試用元件314進行門限值電壓的測定(S448)，當存在還未測定的測試用元件314時，選擇下一測試用元件314，並反復進行S444及S446的處理。在對全部測試用元件314測定門限值電 壓的情況下，特性測定部16根據各個測試用元件314的門限值電壓，生成電子元件510的識別資訊。然後，識別資訊存儲部20將電子元件510的識別資訊進行存儲(S452)。
利用上述動作，可生成電子元件510的識別資訊並進行存儲。而且，由於根據電子元件510的測試所使用之測試用電路300的電氣特性而生成識別資訊，所以可不需新設使電子元件510保持著識別資訊的裝置，而對電子元件510進行識別。
圖5所示為識別資訊存儲部20所存儲之電子元件510的識別資訊的一個例子。特性測定部16例如圖3所示，根據呈矩陣狀配置的測試用元件314的電氣特性，生成識別資訊。特性測定部16可根據對各個測試用元件314的門限值電壓等電氣特性的特性值和預先所確定的基準值進行比較之結果，以生成識別資訊。當例如圖5所示那樣，各個測試用元件314的特性值較該基準值大時生成所示為1之行列的識別資訊，較該基準值小時生成所示為0之行列的識別資訊。而且，除了將電氣特性值與基準值進行比較並二值化以外，也可將電氣特性值本身作為識別資訊進行存儲，還可抽出電氣特性值的圖案(pattern)中的特徵並作為識別資訊進行存儲。例如，可如上述那樣，利用電氣特性值的二值化而進行特徵抽出，也可抽出測試用元件314的電氣特性值的二維圖案中的特徵。而且，可對這些識別資訊進行資料壓縮並予以存儲。
根據多個測試用元件314的電氣特性，藉由生成電子 元件510的識別資訊，可對各個電子元件510生成不同的識別資訊。而且，識別資訊存儲部20可將該識別資訊進行壓縮並存儲。例如，可存儲該識別資訊的資料值為0之行列上的位置(在本例中，例如可為〔X1、Y3〕、〔X3、Y1〕、〔X4、Y3〕)。
圖6所示為對各個電子元件510的劣化進行評價之評價方法的一個例子的流程圖。在圖6中，對測試用元件的電氣特性進行測定之階段S430中，可利用例如圖4所說明之S440~S448的處理而進行。而且，圖6的S450及S452的處理與圖5中所說明之S450及S452的處理相同。
當對所需的電子元件510進行評價時，測定該電子元件510中所包含之多個測試用元件314的電氣特性，以取得電子元件510的識別資訊(識別資訊取得階段S454)。該電子元件510為例如晶圓500被切割而使各個電子元件510被分離之狀態的元件。
接著，對所取得的識別資訊和識別資訊存儲部20所存儲的識別資訊進行比較，當識別資訊一致時，判定該電子元件510與識別資訊存儲部20存儲的識別資訊所對應之電子元件510為相同的電子元件(匹配階段S456)。然後，如在匹配階段456中判定該識別資訊一致，則根據在特性測定階段S430中所測定的電氣特性和在識別資訊取得階段S454所測定的電氣特性之差值，對電子元件510的劣化進行評價(評價階段S458)。利用這種處理，可對電子元件510的劣化進行評價。
而且，電子元件510所包含的多個測試用元件314被分割為多個組，每組可按不同的製程規則、元件尺寸來形成，且每組可以不同的形態、定向來形成。藉此，可對電子元件510的正式動作電路中所包含之各個電子元件尺寸等的元件的劣化來進行評價。
圖7所示為特性測定部16生成識別資訊之方法的一個例子。圖7(a)所示為在多個電子元件510形成於同一晶圓500上的狀態下生成識別資訊的情況，圖7(b)所示為在晶圓500被切割且各個電子元件510被分離的狀態下生成識別資訊的情況。
如圖7(a)所示，特性測定部16根據各單元310中所包含的測試用元件314的門限值電壓、與預先所確定的第1基準值之比較結果，生成識別資訊。如上所述，特性測定部16在各個測試用元件314的門限值電壓較第1基準值大的情況下生成一種表示1的行列識別資訊，在較第1基準值小的情況下生成一種表示0的行列識別資訊。識別資訊存儲部20將該識別資訊存儲著。
接著，在對從例如市場、用戶等處所回收的電子元件510的劣化進行評價時，如圖7(b)所示，特性測定部16根據該電子元件510的各單元310中所包含之測試用元件314的門限值電壓和預先確定之第2基準值的比較結果，以取得該電子元件510的識別資訊。
此時，根據電子元件510的使用狀態等，有時測試用元件314的門限值電壓會發生劣化。在這種情況下，如對 第1基準值和測試用元件314的門限值電壓進行比較，則如圖7(b)所示，可能會取得錯誤的識別資訊。
在本例中，特性測定部16對與第1基準值不同的第2基準值和測試用元件314的門限值電壓進行比較。例如，在利用因電子元件510的使用而具有減少傾向之電氣特性以取得識別資訊時，特性測定部16利用較第1基準值小的第2基準值，以取得識別資訊。
特性測定部16可根據將識別資訊存儲部20中所存儲的識別資訊進行生成時所測定之門限值電壓，以確定第2基準值。例如，特性測定部16可從識別資訊存儲部20中所存儲的識別資訊進行生成時所測定的門限值電壓中，檢測出較第1基準值小的門限值電壓，並根據所檢測的門限值電壓中的最大的門限值電壓，以確定第2基準值。例如，可在不超出第1基準值的範圍內，將該門限值電壓上加上規定的值所得到之值，用作第2基準值。在圖7(a)所示的例子中，可將單元號碼X1Y3的測試用元件314的門限值電壓上加上規定的值所得到的值，用作第2基準值。利用這種控制，可精度良好地對由於使用而使特性劣化之電子元件510的識別資訊進行檢測。
圖8所示為對各個測試用元件314的電流電壓特性進行測定，並生成電子元件510的識別資訊時之元件識別方法的一個例子的流程圖。圖8中的處理S400~S410可作為圖6所說明的特性測定階段S430而進行。
首先，控制部14對測試用電路300供給圖3中所說 明的電壓VDD 、電壓VG 、電壓φj 、電壓VREF (S400)。此時，控制部14對各電流源318供給一定的電壓VREF ，使各電流源318生成相同的恒定電流。而且，控制部14供給一種將測試用元件314控制為接通狀態的閘極電壓VG ，並供給將各個開關用電晶體312控制為接通狀態的電壓φj 。
接著，控制部14將用於選擇應測定電流電壓特性的測試用元件314之選擇信號，供給到列方向選擇部302及行方向選擇部304(S402)。然後，控制部14在規定的範圍內，以規定的分解能使VREF 變化(S406~S408)。此時，ADC12在每個VREF ，對輸出部320的輸出電壓進行測定(S404)。亦即，測定裝置100使電流源318所生成的源極汲極間電流依次進行變化，並在每一源極汲極間電流來對測試用元件314的源極電壓進行測定。藉此，可對測試用元件314的電流電壓特性進行測定。
然後，在全部的測試用元件314中，判定是否對電流電壓特性進行測定(S410)。在具有未進行測定的測試用元件314的情況下，反復進行S400~S410的處理。此時，在S402中選擇下一測試用元件314。在對全部的測試用元件314測定電流電壓特性的情況下，特性測定部16根據該電流電壓特性以生成電子元件的識別資訊。例如，特性測定部16可根據各個電流電壓特性的傾斜、相互電導gm等，以生成識別資訊。
圖9所示為對各個測試用元件314的PN接合漏電流 進行測定，並生成電子元件510的識別資訊時之元件識別方法的一個例子的流程圖。圖9中的處理S460~S470，可作為圖6中所說明的特性測定階段S430而進行。而且，各個開關用電晶體312具有與對應的測試用元件314的閘極終端相連接的PN接合。在本例中，對該PN接合的漏電流進行測定。
首先，控制部14對測試用電路300供給圖3中所說明的電壓VDD 、電壓VG 、電壓φj 、電壓VREF (S460)。此時，控制部14對各電流源318供給一定的電壓VREF ，使各電流源318生成相同的恒定電流。而且，控制部14供給一種將測試用元件314控制為接通狀態的閘極電壓VG ，並供給一種將各個開關用電晶體312控制為接通狀態的電壓φj 。而且，藉由從行方向選擇部304開始，對在行方向上並列設置的每個單元310依次供給脈波(pulse)信號，可使全部單元的漏電流測定時間相同。
接著，控制部14將用於選擇應測定PN漏電流的測試用元件314之選擇信號，供給到列方向選擇部302及行方向選擇部304(S462)。然後，控制部14將與所選擇的測試用元件314相對應的開關用電晶體312控制為斷開狀態(S464)。亦即，控制部14對各個開關用電晶體312是使對應的測試用元件314形成接通狀態的閘極電壓，和使測試用元件314形成斷開狀態的閘極電壓，依次施加在測試用元件314上。
接著，特性測定部16對該測試用元件314，測定接通 狀態時的源極電壓，和從接通狀態切換到斷開狀態並經過規定時間後的源極電壓(S466)。在本例中，特性測定部16對該規定時間的輸出部320之輸出電壓的變化進行測定。
接著，特性測定部16根據源極電壓的變化，計算PN接合中的漏電流(S468)。當開關用電晶體312處於接通狀態時，在測試用元件314的閘極電容中，積蓄著與閘極電壓相對應的電荷。然後，當開關用電晶體312切換到斷開狀態時，閘極電容的電荷藉由PN接合中的漏電流而被放電。因此，PN接合漏電流的大小由規定時間的測試用元件314之源極電壓的變化量來確定。
接著，對全部的測試用元件314，判定是否已對PN接合漏電流進行測定(S470)。當存在著未測定的測試用元件314時，反復進行S462~S470的處理。此時，在S462中選擇下一測試用元件314。當對全部的測試用元件314已測定PN接合漏電流時，特性測定部16根據該PN接合漏電流以生成電子元件的識別資訊。例如，根據各個測試用元件314之PN接合漏電流的電流值，以生成電子元件的識別資訊。
圖10所示為測試用電路300中所包含的各個單元300之構成的另外的例子。本例中的測試用電路300藉由在測試用元件372上施加電氣應力，並對測試用元件372的閘極絕緣膜施加一定的電場之狀態下的測試用元件372的閘極漏電流，對積分電容388進行充電放電。然後，測定裝 置100根據在規定時間內的積分電容388之電壓值的變化，計算各個測試用元件372的閘極漏電流。
各單元30包括應力施加部394、測試用元件372、閘極電壓控制部371、第1開關374、第2開關376、電壓施加部382、積分電容388、列方向選擇電晶體392、重置(reset)用電晶體378、重置用電晶體380及輸出用電晶體390。
應力施加部394藉由第1開關374，在測試用元件372的閘極絕緣膜上施加電氣應力。例如，在將測試用元件372看作FLASH記憶體的存儲單元的情況下，應力施加部394對測試用元件372施加用於進行資料的寫入、資料的消除的電壓。
當應力施加部394施加應力時，第1開關374將測試用元件372的源極終端及汲極終端分別與應力施加部394相連接，且第2開關376形成斷開狀態。利用這種控制，可在測試用元件372的各終端上施加所需的電壓以施加應力。
在本例中，應力施加部394將以下4種應力，對測試用元件314獨立地或依次進行施加。
(1)FN(Fowler-Nordheim)Gate injection
(2)FN Substrate injection
(3)Hot Electron injection
(4)Source Erase
上述的(1)~(4)為藉由在測試用元件372中寫入資料或消除此測試用元件372的資料，而在測試用元件372 上施加應力的方法。這裏，應力施加部394在正式動作時，可在對測試用元件372寫入資料或消除此測試用元件372的資料之情況下使應施加的電壓施加在測試用元件372的各終端上，或將較實際動作時應施加的電壓大的電壓施加在測試用元件372的各終端上。
而且，對各單元310從控制部14施加重置信號Φ RES 、控制電壓VRN 、控制電壓VRP 、控制電壓VRI 、控制電壓VR2 、VDD 及閘極電壓VG 。閘極電壓控制部371將從控制部14所給予的規定的閘極電壓VG 施加到測試用元件372的閘極終端上。
第2開關376對”是否藉由電壓施加部382以將測試用元件的源極終端及汲極終端來與積分電容相連接”進行切換。電壓施加部382對測試用元件372的源極終端及汲極終端藉由第2開關376以施加一定的電壓。在第2開關376為接通狀態的情況下，電壓施加部382所生成的電壓被施加至測試用元件372的源極終端及汲極終端上。亦即，電壓施加部382藉由將一定的電壓施加在測試用元件372的源極終端及汲極終端上，而對在測試用元件372的閘極絕緣膜上所施加的電場控制成為大致一定之值。
電壓施加部382具有NMOS電晶體384及PMOS電晶體386。NMOS電晶體384被給予一種與測試用元件372的源極終端及汲極終端上應施加的電壓相對應之閘極電壓VRN ，且源極終端藉由第2開關376而與測試用元件372的源極終端及汲極終端連接，汲極終端是與積分電容388 連接。而且，PMOS電晶體386與NMOS電晶體384並列設置，施加一種與測試用元件372的源極終端及汲極終端上應施加的電壓相對應之閘極電壓VRN ，且源極終端藉由第2開關376而與測試用元件372的源極終端及汲極終端連接，源極終端與積分電容388連接。NMOS電晶體384及PMOS電晶體386在作用上是即使在積分電容388上閘極漏電流進行積分而電位發生變化時，也可使在測試用元件372的閘極．源極或閘極．汲極間所施加的電壓大致保持一定。
利用這種構成，不管測試用元件372為P型或N型中的哪一種，都可在測試用元件372的閘極絕緣膜上施加一定的電場，或可利用測試用元件372的閘極漏電流使積分電容388進行充電放電。
積分電容388藉由從測試用元件372的源極終端及汲極終端所輸出的閘極漏電流來進行充電放電。亦即，積分電容388對該閘極漏電流進行積分，並轉換為電壓值。而且，重置用電晶體378、重置用電晶體380在閘極終端接收該重置信號φRES 的情況下，將積分電容388的電壓值初始化為規定的電壓VR1 。
輸出用電晶體390在閘極終端接收積分電容388的電壓，並輸出與該電壓對應的源極電壓。列方向選擇電晶體392依據來自行方向選擇部(VSR)304的信號，將輸出用電晶體390的源極電壓輸出到列方向選擇電晶體306。
圖11所示為對各個測試用元件372的閘極漏電流進 行測定，並生成電子元件510的識別資訊時之元件識別方法的一個例子的流程圖。圖11中的處理S416~S428可作為圖6中所說明的特性測定階段S430來進行。在對各個測試用元件372的閘極漏電流進行測定之前，首先，控制部14對各單元310的測試用元件372施加電氣應力。
此時，控制部14將第1開關374控制為接通狀態，並將第2開關376控制為斷開狀態。然後，控制部14對各單元310的應力施加部394進行控制，並在測試用元件372上施加應力。而且，控制部14使圖10中所說明的(1)~(4)的應力獨立地或依次施加至測試用元件372上。而且，控制部14對各單元310的測試用元件372，大致同時地施加應力。
在進行以上的動作後，控制部14依次選擇各個測試用元件372，並對所選擇的測試用元件372的閘極漏電流進行測定，但由於測試用元件372的選擇動作與圖5及圖8所說明的選擇動作相同，所以省略其說明。在本例中，是對測定一個測試用元件372的閘極漏電流之動作進行說明。
首先，控制部14將第1開關374控制為斷開狀態，並將第2開關376控制為接通狀態。然後，控制部14在測試用元件372的閘極終端上施加大致0V的閘極電壓(S416)。此時，在測試用元件372上不產生閘極漏電流。
接著，控制部14將積分電容388的電壓設定為規定的初期電壓值。此時，控制部14對重置用電晶體380進行 控制，並將積分電容388設定為初期電壓VR1 。該設定藉由供給一種將重置用電晶體378、重置用電晶體380控制為接通狀態之重置信號φRES 而進行。
接著，特性測定部16將積分電容388的電壓設定為初期電壓值，然後讀出在規定時間中的積分電容388的電壓值的變化(S418)。此時，控制部14使列方向選擇部302及行方向選擇部304選擇該單元310。而且，特性測定部16將輸出部320所輸出的電壓，作為積分電容388的電壓而接收。
接著，特性測定部16根據該規定期間的輸出部320所輸出之電壓的變化量，以算出該單元310的本底(background)電流的電流值(第1電流值)(S420)。此時，由於在測試用元件372中不產生閘極漏電流，所以積分電容388利用此本底電流而進行充電放電。因此，可根據規定期間中的積分電容388的電壓變化來對該本底電流進行測定。
接著，控制部14在測試用元件372的閘極終端上施加正或負的閘極電壓(S422)。此時，對電壓VRN 、VRP 進行控制，使測試用元件372的閘極．源極或閘極．汲極間所施加的電壓大致保持一定。此時，在測試用元件372上產生一種與閘極電壓對應的閘極漏電流。
接著，控制部14將積分電容388的電壓設定為規定的初期電壓值。而且，特性測定部16將積分電容388的電壓設定為初期電壓值後，讀出前述的規定期間中的積分電 容388之電壓值的變化(S424)。
接著，特性測定部16根據該規定期間中的積分電容388之電壓值的變化量，計算用於表示本底電流和閘極漏電流的和之第2電流值(S426)。此時，積分電容388利用該本底電流和閘極漏電流之和的電流來進行充電放電。因此，可根據規定期間的積分電容388的電壓變化，對本底電流和閘極漏電流之和的電流進行測定。
接著，特性測定部16藉由從所算出的第2電流值減去第1電流值來計算閘極漏電流的電流值(S428)。利用這種控制，可排除該本底電流的影響，以精度良好地對測試用元件372的閘極漏電流進行測定。而且，由於對閘極漏電流進行積分並測定，所以能夠對微小的閘極漏電流進行測定。特性測定部16根據各個測試用元件372的閘極漏電流的電流值以生成識別資訊。
圖12所示為單元310之構成的另外的例子。對本例的各單元310，從控制部14給予電壓VDD 、電壓VSE 、電壓VG 、信號ΦSE 、信號ΦS 、信號ΦD 、信號ΦHE ，並從行方向選擇部(VSR)304給予一種已將選擇信號進行轉換的位置信號。
各單元310包括測試用元件372、應力施加部394及列方向選擇電晶體396。對此應力施加部394給予電壓VSE 、VDD ，並給予信號ΦSE 、ΦS 、ΦD 、ΦHE 。應力施加部394與測試用元件372的源極終端及汲極終端相連接，並依據所給予的信號，在測試用元件372的源極終端及汲 極終端上施加電壓。
在本例中，應力施加部394包括：與測試用元件372的源極終端連接的源極側應力施加部394-1、與測試用元件372的汲極終端側相連接的汲極側應力施加部394-2。
源極側應力施加部394-1包括：已被給予電壓V3E 的匯流排線、接地電位之間上下串聯設置的2個電晶體(395-1、395-2)。而且，將2個電晶體(395-1、395-2)進行連接的源極汲極連接點是與測試用元件372的源極終端相連接。而且，對匯流排線側的電晶體395-1的閘極終端上給予信號ΦSE 。而且，對接地電位側的電晶體395-2的閘極終端給予信號ΦS 。
汲極側應力施加部394-2包括：已被給予電壓VDD 的匯流排線、接地電位之間上下串聯設置的2個電晶體(397-1、397-2)。而且，將2個電晶體(397-1、397-2)進行連接的源極汲極連接點是與測試用元件372的汲極終端相連接。而且，對匯流排線側的電晶體397-1的閘極終端給予信號ΦHE 。而且，對接地電位側的電晶體397-2的閘極終端給予信號ΦD 。
控制部14將信號φSE 、信號φS 、信號φD 、信號φHE 施加在應力施加部394上。應力施加部394依據所給予的信號，將圖10中所說明的(1)~(4)的應力施加在測試用元件372上。例如，當將(4)Source Erase的應力施加在測試用元件372上時，控制部14將表示H位準的信號φS 供給到應力施加部394。
而且，控制部14在施加(2)FN Substrate injection的應力的情況下，可供給一表示H位準的信號φSE 。而且，控制部14在施加(3)Hot Electron injection的應力的情況下，可供給一表示H位準的信號φHE 。而且，控制部14在施加(1)FN Gate injection的應力的情況下，可供給一種成為H位準的信號φD 。
這樣，藉由使控制部14依據應施加的應力來對信號φSE 、信號φS 、信號φD 、信號φHE 進行控制，可在測試用元件372的源極終端及汲極終端上，分別施加一種與應施加的應力相對應的電壓。
測定裝置100在應力施加部394上依次施加上述應力後，對測試用元件372的閘極漏電流進行測定。此時，在測試用元件372的閘極終端上施加一種規定的閘極電壓V0 。然後，行方向選擇部304將列方向選擇電晶體396控制為接通狀態。
列方向選擇電晶體396包括：與測試用元件372的源極終端連接並對是否使源極電流通過來進行切換之電晶體、與汲極終端連接並對是否使汲極電流通過來進行切換之電晶體。利用這種構成，即使測試用元件372為P型或N型的某一種，也可使閘極漏電流通過。
而且，在各單元310具有圖12所示的構成的情況下，對輸出部320施加閘極漏電流。在本例中，輸出部320具有輸出電流值的功能。而且，特性測定部16根據輸出部320所輸出的電流值，對測試用元件372的閘極漏電流特 性進行檢測。利用這種構成，也可對各個測試用元件372的閘極漏電流進行測定。
圖13為用於製造電子元件510之元件製造方法的說明圖。本例中是製造一種電子元件510的方法，此電子元件510包括：電子元件510正式動作時進行動作的正式動作電路520、設置有多個測試用元件314並在電子元件510的測試時進行動作的測試用電路300。而且，在本例中，利用關於圖1所說明的測定裝置100，以製造一取得了識別資訊的電子元件510。
首先，在晶圓500上形成各個電子元件510的正式動作電路520。晶圓500被分割為應形成多個電子元件510的多個區域，且在各個分割區域上形成正式動作電路520。
然後，在將晶圓500切割為每一電子元件510時的切割線上形成第1測試用電路300-1。第1測試用電路300-1在每一電子元件510上形成。而且，在晶圓500的與切割線不同的區域上，形成第2測試用電路300-2。第2測試用電路300-2在應形成各個電子元件510的每一分割區域上形成。第1測試用電路300-1及第2測試用電路300-2，可與圖3、圖10或圖12相關聯而說明的測試用電路300具有相同的構成。
然後，在晶圓500上形成多個電子元件510的狀態下，對與各個電子元件510相對應之第1測試用電路300-1及第2測試用電路300-2中所包含的測試用元件314的電氣特性進行測定。利用該測定，可對各個電子元件510 的好壞進行判定。
而且，在已測定的電氣特性中，根據第2測試用電路300-2中所包含之測試用元件314的電氣特性，生成對應的電子元件510的識別資訊。電氣特性的測定及該識別資訊的生成，藉由相關於圖4、圖8、圖9或圖11所說明的處理，由測定裝置100來進行。然後，識別資訊存儲部20將特性測定部16所生成的識別資訊進行存儲。
然後，藉由將晶圓500按每一電子元件510來進行切割而製造電子元件510。利用此過程，可在將電子元件510識別用的識別資訊予以保持之第2測試用電路300-2附加至電子元件510的狀態下，製造此電子元件510。而且，在對電子元件510進行測試的測試用電路300中，由於可使無助於識別資訊的部分被去除，所以可使電子元件510的面積效率提高。
例如，當對電子元件510的好壞，利用第1測試用電路300-1及第2測試用電路300-2中所包含之測試用元件314的電氣特性的差異來進行判定時，在第1測試用電路300-1及第2測試用電路300-2中含有更多的測試用元件314時較佳。例如，在測試用電路300中，含有數萬~100萬元件左右的測試用元件314。
但是，在對電子元件510進行識別時的識別資訊中所必需的位元數，較為了精度良好地計算電氣特性的差異所必需的測試用元件314的數目還小。而且，由於測試用元件314在電子元件510的正式動作時不動作，所以電子元 件510中所包含的測試用元件314在考慮面積效率時以更少為佳。
在本例中，是將生成識別資訊時過剩的測試用元件314設置在第1測試用電路300-1中，並將生成識別資訊之適當數目的測試用元件314設置在第2測試用電路300-2中。而且，由於在晶圓500的切割線上設置第1測試用電路300，所以第1測試用電路300-1從電子元件510中被除去。因此，在電子元件510的測試時，可對足夠數目的測試用元件314的電氣特性進行測定，且雖然出貨時電子元件510中所包含的測試用元件314的數目減少，但還是可使電子元件510的識別資訊保持在電子元件510中。
而且，識別資訊存儲部20將各個電子元件510的識別資訊，與電子元件510的晶圓510上的位置等製造記錄資訊對應地存儲著為佳。藉此，可對例如電子元件510的故障原因等精密地進行解析。
圖14所示為電子元件510之構成的另外的例子。本例中的電子元件510包括：正式動作電路520、第3測試用電路300-3、第2測試用電路300-2及電源部530。
正式動作電路520在電子元件510的正式動作時進行動作。而且，第3測試用電路300-3及第2測試用電路300-2在電子元件510的測試時進行動作。第3測試用電路300-3及第2測試用電路300-2具有大致相同的電路構成。例如，第3測試用電路300-3及第2測試用電路300-2可與關於圖3、圖10或圖12所分別說明之測試用 電路300具有大致相同的構成。
電源部530在電子元件510的正式動作時，維持著第2測試用電路300-2上不施加電源電壓的狀態，並在正式動作電路520及第3測試用電路300-3上施加電源電壓。而且，電源部530在電子元件510的識別時，對第2測試用電路300-2施加電源電壓。
利用上述構成，可在第3測試用電路300-3上施加一種與電子元件510的正式動作環境相對應的負載。而且，在第2測試用電路300-2上，由於在電子元件510的正式動作時不施加電源電壓，所以第2測試用電路300-2中所包含之測試用元件314的電氣特性的劣化小。因此，藉由對第3測試用電路300-3中所包含的測試用元件314的電氣特性，和第2測試用電路300-2中所包含的測試用元件314的電氣特性之差值進行測定，可對與電子元件510的使用狀況相對應的劣化進行解析。
而且，測定裝置100預先對基於第2測試用電路300-2中所包含的測試用元件314之電氣特性的識別資訊進行存儲，並在電子元件510的識別時，根據第2測試用電路300-2中所包含之測試用元件314的電氣特性以取得識別資訊。由於第2測試用電路300-2中所包含之測試用元件314的電氣特性的劣化小，所以可精度良好地對電子元件510進行識別。
電源部530在正式動作電路520及第3測試用電路300-3上，施加大致相同的電源電壓較佳。亦即，對第3測 試用電路300-3，給予一種與正式動作電路520大致相同的負載較佳。藉此，可使第3測試用電路300-3中所包含的測試用元件314的劣化，與正式動作電路520中所包含之元件的劣化大致相同。電源部530可對第3測試用電路300-3及正式動作電路520，將電源電壓分支地施加。利用這種構成，在對正式動作電路520施加電源電壓的情況下，可在第3測試用電路300-3上同時施加電源電壓。因此，可使在正式動作電路520及第3測試用電路300-3上施加電源電壓的期間成為大致相同。
而且，電源部530較佳是具有在正式動作電路520及第3測試用電路300-3上施加電源電壓的第1電源線，和與第1電源線獨立設置並在第2測試用電路300-2上施加電源電壓的第2電源線。
而且，第3測試用電路300-3包括：電性上並聯設置的測試用元件、在電子元件510的測試時將各個測試用元件依次控制為接通狀態的選擇部、將選擇部依次控制為接通狀態之測試用元件的終端電壓依次輸出的特性輸出部、以及狀態維持部，其在電子元件的正式動作時將多個測試用元件維持為接通狀態。
例如，在第3測試用電路300-3具有圖3中所說明的電路構成的情況下，列方向選擇部302、行方向選擇部304、列方向選擇電晶體306及行方向選擇電晶體316，在功能上作為該選擇部。而且，輸出部320在功能上作為該特性輸出部。而且，電源部530將圖3中所說明的電壓 VDD 、電壓VG 、電壓Φj 、電壓VREF ，供給到第3測試用電路300-3。此時，電源部530藉由供給一種將全部的開關用電晶體312控制為接通狀態的電壓Φj ，而在功能上作為該狀態維持部。
而且，第2測試用電路300-2包括電性上並列設置的多個測試用元件、在電子元件510的測試時將各個測試用元件依次控制為接通狀態的選擇部、以及識別資訊輸出部，其將選擇部依次控制為接通狀態之測試用元件的各個終端電壓作為電子元件510的識別資訊而輸出。
例如，在第2測試用電路300-2具有圖3中所說明的電路構成的情況下，列方向選擇部302、行方向選擇部304、列方向選擇電晶體306及行方向選擇電晶體316，在功能上作為該選擇部。而且，輸出部320在功能上作為該識別資訊輸出部。
以上，利用實施形態對本發明進行了說明，但本發明的技術範圍並不限定於上述實施形態所記述的範圍。在上述實施形態上，可加以多種變更或改良。由申請專利範圍的記述可知，此種加以變更或改良的形態也包含在本發明的技術範圍中。
產業上的可利用性
由以上說明可知，如利用本發明，可取得用於識別電子元件的資訊。而且，由於將電子元件的特性評價用而設置之測試用元件的電氣特性，作為識別資訊而存儲著，所以也可不設置用於對電子元件付與識別資訊的專用的構 成，能夠使電子元件的面積效率、製造效率等提高。
10‧‧‧測試頭
12‧‧‧ADC
14‧‧‧控制部
16‧‧‧特性測定部
20‧‧‧識別資訊存儲部
22‧‧‧一致檢測部
100‧‧‧測定裝置
300‧‧‧測試用電路
302‧‧‧列方向選擇部
304‧‧‧行方向選擇部
306‧‧‧列方向選擇電晶體
310‧‧‧單元
312‧‧‧開關用電晶體
314‧‧‧測試用元件
316‧‧‧行方向選擇電晶體
318‧‧‧電流源
320‧‧‧輸出部
371‧‧‧閘極電壓控制部
372‧‧‧測試用元件
374‧‧‧第1開關
376‧‧‧第2開關
378、380‧‧‧重置用電晶體
382‧‧‧電壓施加部
384‧‧‧NMOS電晶體
386‧‧‧PMOS電晶體
388‧‧‧積分電容
390‧‧‧輸出用電晶體
392‧‧‧列方向選擇電晶體
394‧‧‧應力施加部
395‧‧‧電晶體
396‧‧‧列方向選擇電晶體
397‧‧‧電晶體
500‧‧‧晶圓
510‧‧‧電子元件
520‧‧‧正式動作電路
530‧‧‧電源部
圖1所示為關於本發明的實施形態之測定裝置100的構成。
圖2所示為在晶圓500上所形成之電子元件510的一個例子。
圖3所示為測試用電路300之構成的一個例子。
圖4所示為對各個測試用元件314的門限值電壓進行測定，並生成電子元件510的識別資訊時之元件識別方法的一個例子的流程圖。
圖5所示為識別資訊存儲部20所存儲之電子元件510的識別資訊的一個例子。
圖6所示為用於評價各個電子元件510的劣化之評價方法的一個例子的流程圖。
圖7所示為特性測定部16生成識別資訊之方法的一個例子。圖7(a)所示為在多個電子元件510形成於同一晶圓500上的狀態下生成識別資訊的情況，圖7(b)所示為在晶圓500被切割且各個電子元件510已分離之狀態下生成識別資訊的情況。
圖8所示為對各個測試用元件314的電流電壓特性進行測定，並生成電子元件510的識別資訊時之元件識別方法的一個例子的流程圖。
圖9所示為對各個測試用元件314的PN接合漏電流進行測定，並生成電子元件510的識別資訊時之元件識別 方法的一個例子的流程圖。
圖10所示為測試用電路300所包含的各個單元310之構成的另外的例子。
圖11所示為對各個測試用元件372的閘極漏電流進行測定，並生成電子元件510的識別資訊時之元件識別方法的一個例子的流程圖。
圖12所示為單元310之構成的另外的例子。
圖13所示為製造電子元件510之元件製造方法的說明圖。
圖14所示為電子元件510之構成的另外的例子。
10‧‧‧測試頭
12‧‧‧ADC
14‧‧‧控制部
16‧‧‧特性測定部
18‧‧‧顯示裝置
20‧‧‧識別資訊存儲部
22‧‧‧一致檢測部
100‧‧‧測定裝置
500‧‧‧晶圓

Claims (13)

  1. 一種元件識別方法，為一種用於識別電子元件的方法，此電子元件包括：電子元件正式動作時進行動作的正式動作電路、設置有多個測試用元件並在前述電子元件的測試時進行動作的測試用電路，此電子元件的元件識別方法包括：特性測定階段，對前述多個測試用元件的電氣特性進行測定；識別資訊存儲階段，將各個前述測試用元件的電氣特性，作為前述電子元件的識別資訊以進行存儲；識別資訊取得階段，為了識別所需的前述電子元件，而對原本於該電子元件之特性評價用所設置的該電子元件中所含有的前述多個測試用元件的電氣特性進行測定，以取得該電子元件的前述識別資訊；以及匹配階段，對前述識別資訊取得階段所取得的前述識別資訊，和前述識別資訊存儲階段所存儲的前述識別資訊進行比較，並在前述識別資訊一致的情況下判定為相同的電子元件。
  2. 如申請專利範圍第1項所述的元件識別方法，其中：前述特性測定階段在多個前述電子元件形成在同一晶圓上的狀態下，對前述測試用元件的電氣特性進行測定，前述識別資訊取得階段在前述晶圓被切割而使各個前述電子元件被分離的狀態下，對前述測試用元件的電氣特性進行測定。
  3. 如申請專利範圍第1項所述的元件識別方法，其中：在前述識別資訊存儲階段中，將用於表示各個前述測試用元件的前述電氣特性是否較預先確定的第1基準值大的資訊，作為前述識別資訊以進行存儲，在前述識別資訊存儲階段中，用於表示各個前述測試用元件的前述電氣特性是否較與前述第1基準值不同的第2基準值大的資訊被取得以作為前述識別資訊。
  4. 如申請專利範圍第3項所述的元件識別方法，其中：還具有評價階段，當前述匹配階段中前述識別資訊一致時，根據前述特性測定階段中所測定的前述電氣特性和前述識別資訊取得階段中所測定的前述電氣特性之差值，對前述電子元件的劣化進行評價。
  5. 如申請專利範圍第1項所述的元件識別方法，其中：還具有判定階段，根據所測定的前述電氣特性，對前述電子元件的好壞進行判定。
  6. 一種元件製造方法，為一種用於製造電子元件的方法，此電子元件包括：電子元件正式動作時進行動作的正式動作電路、設置有多個測試用元件並在前述電子元件的測試時進行動作的測試用電路，此電子元件的元件製造方法包括：正式電路形成階段，在晶圓上形成各個電子元件的前述正式動作電路；第1測試用電路形成階段，在將前述晶圓按每一前述電子元件進行切割時的切割線上，形成第1前述測試用電 路；第2測試用電路形成階段，在與前述晶圓的前述切割線不同的區域上，形成前述第2測試用電路；特性測定階段，對原本於該電子元件之特性評價用所設置的各個前述測試用電路中所包含的前述測試用元件的電氣特性進行測定；識別資訊存儲階段，在前述特性測定階段中所測定的前述電氣特性中，將前述第2測試用電路中所包含的前述測試用元件的前述電氣特性，作為對應的前述電子元件的識別資訊以進行存儲；切割階段，將前述晶圓按每一前述電子元件進行切割。
  7. 如申請專利範圍第6項所述的元件製造方法，其中：前述識別資訊存儲階段將各個前述電子元件的前述識別資訊，與該電子元件的前述晶圓上的位置相對應地進行存儲。
  8. 如申請專利範圍第6項所述的元件識別方法，其中：還具有判定階段，根據所測定的前述電氣特性，對前述電子元件的好壞進行判定。
  9. 一種電子元件，包括：正式動作電路，在電子元件的正式動作時進行動作；第3測試用電路及第2測試用電路，在前述電子元件的測試時進行動作；電源部，在前述電子元件的正式動作時，維持著前述 第2測試用電路上不施加電源電壓的狀態，並在前述正式動作電路及前述第3測試用電路上施加電源電壓，而在前述電子元件的識別時，在前述第2測試用電路上施加電源電壓。
  10. 如申請專利範圍第9項所述的電子元件，其中：前述電源部對前述正式動作電路及前述第3測試用電路施加相同的電源電壓。
  11. 如申請專利範圍第9項所述的電子元件，其中：前述第3測試用電路和前述第2測試用電路具有相同的電路構成。
  12. 如申請專利範圍第9項所述的電子元件，其特徵在於：前述第2測試用電路包括：電性上並聯設置的多個測試用元件；在前述電子元件的測試時將各個測試用元件依次控制為接通狀態的選擇部，以及識別資訊輸出部，其將前述選擇部依次控制為接通狀態的前述測試用元件的各個終端電壓作為前述電子元件的識別資訊而輸出。
  13. 如申請專利範圍第12項所述的電子元件，其中：前述第3測試用電路包括：電性上並聯設置的多個測試用元件；在前述電子元件的測試時將各個測試用元件依次控制為接通狀態的選擇部； 將前述選擇部依次控制為接通狀態的前述測試用元件的終端電壓依次進行輸出之特性輸出部；以及狀態維持部，其在前述電子元件的正式動作時將前述多個測試用元件維持為接通狀態。
TW095130233A 2005-08-18 2006-08-17 元件識別方法、元件製造方法以及電子元件 TWI392880B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/015093 WO2007020698A1 (ja) 2005-08-18 2005-08-18 デバイス識別方法、デバイス製造方法、及び電子デバイス

Publications (2)

Publication Number Publication Date
TW200708751A TW200708751A (en) 2007-03-01
TWI392880B true TWI392880B (zh) 2013-04-11

Family

ID=37757370

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095130233A TWI392880B (zh) 2005-08-18 2006-08-17 元件識別方法、元件製造方法以及電子元件

Country Status (7)

Country Link
US (2) US7812595B2 (zh)
EP (1) EP1926138A4 (zh)
JP (1) JP4038228B2 (zh)
KR (2) KR100998324B1 (zh)
CN (1) CN101238566B (zh)
TW (1) TWI392880B (zh)
WO (1) WO2007020698A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2071342B1 (de) * 2007-12-10 2009-11-25 Mtronix Precision Measuring Instruments Gmbh Vorrichtung und Verfahren zur Erzeugung eines definierten Ladungspulses zur Ausführung einer Teilentladungsmessung
KR20120095210A (ko) * 2011-02-18 2012-08-28 삼성전자주식회사 반도체 칩의 타이밍 해석 시스템 및 그 방법
US9568540B2 (en) 2014-02-28 2017-02-14 International Business Machines Corporation Method for the characterization and monitoring of integrated circuits
CN106575652B (zh) 2014-08-14 2019-11-05 欧克特沃系统有限责任公司 用于系统级封装(sip)器件的改良基板
KR102312630B1 (ko) * 2014-09-30 2021-10-18 삼성전자주식회사 반도체 패키지 및 그 제조방법
CN104362156B (zh) * 2014-11-25 2017-04-05 合肥鑫晟光电科技有限公司 一种显示基板、其测试方法及制备方法
CN104809970B (zh) * 2015-05-14 2017-11-28 京东方科技集团股份有限公司 用于检测显示面板的方法
US11171126B2 (en) 2015-09-04 2021-11-09 Octavo Systems Llc Configurable substrate and systems
CN109417041A (zh) * 2016-02-01 2019-03-01 欧克特沃系统有限责任公司 用于制造电子器件的系统和方法
US11032910B2 (en) 2017-05-01 2021-06-08 Octavo Systems Llc System-in-Package device ball map and layout optimization
US10470294B2 (en) 2017-05-01 2019-11-05 Octavo Systems Llc Reduction of passive components in system-in-package devices
US12535839B2 (en) 2017-05-08 2026-01-27 Octavo Systems Llc Component communications in system-in-package systems
US11416050B2 (en) 2017-05-08 2022-08-16 Octavo Systems Llc Component communications in system-in-package systems
US10714430B2 (en) 2017-07-21 2020-07-14 Octavo Systems Llc EMI shield for molded packages
US10685918B2 (en) 2018-08-28 2020-06-16 Semiconductor Components Industries, Llc Process variation as die level traceability

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6154043A (en) * 1997-05-07 2000-11-28 Advanced Micro Devices, Inc. Method and apparatus for identifying the position of a selected semiconductor die relative to other dice formed from the same semiconductor wafer
US6161213A (en) * 1999-02-17 2000-12-12 Icid, Llc System for providing an integrated circuit with a unique identification
TW493206B (en) * 2000-12-01 2002-07-01 Hitachi Ltd Identification method of semiconductor integrated circuit device, manufacturing method of semiconductor integrated circuit device, and semiconductor integrated circuit device
TW200302967A (en) * 2002-02-07 2003-08-16 Hitachi Ltd Semiconductor integrated circuit and method of manufacturing of semiconductor integrated circuit
TW567605B (en) * 2001-09-06 2003-12-21 Hitachi Ltd Method for identifying semiconductor integrated circuit device, method for manufacturing semiconductor integrated circuit device, semiconductor integrated circuit device and semiconductor chip

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4928002A (en) * 1988-12-05 1990-05-22 Motorola Inc. Method of recording test results of die on a wafer
US5214409A (en) * 1991-12-03 1993-05-25 Avid Corporation Multi-memory electronic identification tag
JP2751701B2 (ja) * 1991-12-24 1998-05-18 日本電気株式会社 半導体集積回路
JPH0837210A (ja) * 1994-07-22 1996-02-06 Nec Kyushu Ltd 半導体ウエハのマッピングデータの保存方法
KR0139571B1 (ko) * 1994-12-19 1998-07-15 양승택 능동소자의 동작 상태 감시/조정기
US6153043A (en) * 1998-02-06 2000-11-28 International Business Machines Corporation Elimination of photo-induced electrochemical dissolution in chemical mechanical polishing
US7017043B1 (en) * 1999-03-19 2006-03-21 The Regents Of The University Of California Methods and systems for the identification of circuits and circuit designs
US6456554B1 (en) * 1999-10-19 2002-09-24 Texas Instruments Incorporated Chip identifier and method of fabrication
JP4002378B2 (ja) * 1999-12-27 2007-10-31 エルピーダメモリ株式会社 電子回路
JP2002197897A (ja) * 2000-12-26 2002-07-12 Nec Microsystems Ltd 半導体記憶装置及びその識別方法
JP3527205B2 (ja) * 2001-01-18 2004-05-17 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその測定方法
US6601008B1 (en) * 2001-08-02 2003-07-29 Lsi Logic Corporation Parametric device signature
KR20040060993A (ko) * 2001-11-28 2004-07-06 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 반도체 장치, 시스템, 카드, 반도체 장치 초기화 방법,반도체 장치 신뢰성 조사 방법, 반도체 장치 식별 방법
US6738294B2 (en) * 2002-09-30 2004-05-18 Agere Systems Inc. Electronic fingerprinting of semiconductor integrated circuits
JP2004134882A (ja) * 2002-10-08 2004-04-30 Pioneer Electronic Corp 電子装置並びにその仕様識別方法及び製造方法
US6830941B1 (en) * 2002-12-17 2004-12-14 Advanced Micro Devices, Inc. Method and apparatus for identifying individual die during failure analysis
US7482657B1 (en) * 2003-06-13 2009-01-27 National Semiconductor Corporation Balanced cells with fabrication mismatches that produce a unique number generator
US7005875B1 (en) * 2004-02-09 2006-02-28 Altera Corporation Built-in self-test circuitry for integrated circuits
US7210634B2 (en) * 2004-02-12 2007-05-01 Icid, Llc Circuit for generating an identification code for an IC
US7802156B2 (en) * 2006-05-31 2010-09-21 Lsi Corporation Identification circuit with repeatable output code
US7893699B2 (en) * 2007-12-03 2011-02-22 Infineon Technologies Ag Method for identifying electronic circuits and identification device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6154043A (en) * 1997-05-07 2000-11-28 Advanced Micro Devices, Inc. Method and apparatus for identifying the position of a selected semiconductor die relative to other dice formed from the same semiconductor wafer
US6161213A (en) * 1999-02-17 2000-12-12 Icid, Llc System for providing an integrated circuit with a unique identification
TW493206B (en) * 2000-12-01 2002-07-01 Hitachi Ltd Identification method of semiconductor integrated circuit device, manufacturing method of semiconductor integrated circuit device, and semiconductor integrated circuit device
TW567605B (en) * 2001-09-06 2003-12-21 Hitachi Ltd Method for identifying semiconductor integrated circuit device, method for manufacturing semiconductor integrated circuit device, semiconductor integrated circuit device and semiconductor chip
TW200302967A (en) * 2002-02-07 2003-08-16 Hitachi Ltd Semiconductor integrated circuit and method of manufacturing of semiconductor integrated circuit

Also Published As

Publication number Publication date
US20100308839A1 (en) 2010-12-09
TW200708751A (en) 2007-03-01
US20080180126A1 (en) 2008-07-31
US7812595B2 (en) 2010-10-12
KR20080040712A (ko) 2008-05-08
EP1926138A1 (en) 2008-05-28
KR100983250B1 (ko) 2010-09-20
KR20100042661A (ko) 2010-04-26
KR100998324B1 (ko) 2010-12-03
JPWO2007020698A1 (ja) 2009-02-19
WO2007020698A1 (ja) 2007-02-22
US8093918B2 (en) 2012-01-10
CN101238566B (zh) 2012-05-09
JP4038228B2 (ja) 2008-01-23
EP1926138A4 (en) 2011-06-22
CN101238566A (zh) 2008-08-06

Similar Documents

Publication Publication Date Title
US8093918B2 (en) Electronic device identifying method and electronic device comprising identification means
US6943575B2 (en) Method, circuit and system for determining burn-in reliability from wafer level burn-in
US7863925B2 (en) Test circuit, wafer, measuring apparatus, and measuring method
EP0953989A2 (en) Static ram circuit for defect analysis
JP4813440B2 (ja) 電子デバイス及び解析方法
JP4147262B2 (ja) 管理方法、及び管理装置
US9329222B2 (en) Test device and test system of semiconductor device and test method for testing semiconductor device
JP4776598B2 (ja) 管理方法、管理装置、及びデバイス製造方法
CN119959731A (zh) 检测电路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees