TWI392012B

TWI392012B - 可變更頂部輪廓之整合順序

Info

Publication number: TWI392012B
Application number: TW098139995A
Authority: TW
Inventors: 高建德; 呂新亮; 葛正彬; 張鎂; 洪雷蒙海曼; 茵格尼汀
Original assignee: 應用材料股份有限公司
Priority date: 2008-11-24
Filing date: 2009-11-24
Publication date: 2013-04-01
Also published as: TW201036057A; CN102224585B; WO2010059790A3; CN102224585A; US8043933B2; US20100129982A1; WO2010059790A2

Description

可變更頂部輪廓之整合順序

本發明之實施例一般係關於用於處理半導體基材的設備與方法。特別而言，本發明之實施例係關於用於形成淺溝渠隔離的設備及方法，該淺溝渠隔離具有含磨圓底部的凹部。

當半導體元件的臨界尺寸(critical dimension)縮小時，形成於半導體基材上的相鄰元件間的距離也隨之縮短。於是，用於相鄰元件的信號中的串擾(crosstalk)也增加。

第1圖是形成於矽基材101上的記憶體元件100之簡化概要圖。一般而言，用於個別記憶胞的主動區域108是由淺溝渠隔離(STI)104所分隔。主動區域108在矽基材101中一般是摻雜區域而淺溝渠隔離104一般是氧化矽，該氧化矽是填充於形成於基材101中的溝渠結構112之下層部份中。浮置閘極(floating gate)103形成在主動區域108之上，該主動區域108具有形成於其間的絕緣層102。控制閘極105由溝渠結構112的上層部份形成。浮置閘極103以及控制閘極105通常包含多晶矽。絕緣層107、110一般形成於溝渠結構112之上及之內。

在最先進的記憶體元件中，如第1圖的記憶體元件100所示，串擾是頗具問題的，特別是靠近控制閘極105及主動區域108間的區域106之串擾。

減少記憶體元件內控制閘極及主動區域間串擾的解決之道是藉由形成凹陷的淺溝渠隔離結構以增加控制閘極與主動區域間的距離。但是，最先進的用於形成凹陷的淺溝渠隔離結構的方法非常複雜且涉及許多附加的製程步驟並且需要額外的生產設備。

第2A圖至第2F圖概要性繪示一個最先進的用於形成凹陷的淺溝渠隔離結構之順序。

第2A圖概要性繪示基材區段200。多晶矽層202沉積於矽基材201上。溝渠203穿過多晶矽層202形成並且進入矽基材201。氧化矽204隨後填充於溝渠203。以氧化矽204填充溝渠203後，通常進行平面化製程以曝露多晶矽層202。

第2B圖概要性繪示移除溝渠203內的一部分氧化矽204並形成凹部205的蝕刻製程後所得的結構。

氮化矽層206隨後沉積在凹部205以及多晶矽層202之上，如第2C圖所示。

隨後執行異向性氮化物蝕刻製程以從凹部205的底部207之上以及多晶矽層202之上移除氮化矽層206，只留下氮化物層206的垂直區段以保護凹部205之側壁，如第2D圖所示。隨後以氧化矽蝕刻製程從凹部205的底部207移除氧化矽204，如第2D圖所示。

之後，需要以氮化物蝕刻製程從凹部205的側壁移除氮化矽層206。此後，階狀物208形成在凹部205中，如第2E圖所示。

第2F圖中，可減少串擾之凹陷的淺溝渠隔離可形成在階狀物208之上。

顯示於第2A圖至第2F圖的順序需要四個額外製程(即氮化矽沉積、異向性氮化物蝕刻、氧化矽蝕刻以及氮化物蝕刻)以形成在所製造的最終元件中減少串擾的凹陷的淺溝渠隔離(顯示於第2F圖)。該等四個額外製程需要額外的處理腔室以及額外的處理上的化學條件(chemistry)以執行形成淺溝渠隔離的全順序。於是，經營成本會大幅增加。

因此，需要方法及設備以有效地形成凹陷的淺溝渠隔離結構而減少形成於半導體基材中元件間的串擾。

本發明之實施例一般係關於用於處理半導體基材的設備及方法。更特定而言，本發明之實施例係關於用於形成淺溝渠隔離的設備及方法，該淺溝渠隔離具有含磨圓底部的凹部。

一實施例提供一種用於處理基材的方法，其包含以下步驟：在基材中形成一溝渠結構，其中該溝渠結構的側壁包含一第一材料；沉積一第二材料以填充該溝渠結構；平面化該基材以移除沉積在該溝渠結構外的該第一材料；藉由從該填充的溝渠結構移除一部分的該第二材料，在該填充的溝渠結構中形成一凹部；以及磨圓該凹部的底部轉角，其中磨圓底部轉角之步驟包含以下步驟：在該基材之上沉積該第二材料的一共形層，以及移除該第二材料的該共形層以曝露於該溝渠結構外的該第一材料。

另一實施例提供一種用於形成淺溝渠隔離結構的方法，包含以下步驟：形成穿透一層多晶矽的一溝渠結構；以氧化矽填充該溝渠結構，平面化該基材以曝露該多晶矽層於該基材之一表面上；往回蝕刻該氧化矽至進入該溝渠結構以於該溝渠結構中形成一凹部；以及磨圓該凹部的底部轉角，其步驟包含：在該基材之表面以及該凹部的側壁與底部上沉積該氧化矽的一共形層，以及移除該氧化矽的該共形層以曝露該多晶矽層於該基材之表面上。

又一實施例提供一種用於形成記憶胞的方法，其包含以下步驟：提供一矽基材，其設置以形成其中的該記憶胞之主動區域；沉積一第一多晶矽層，其設置以形成該記憶胞的浮置閘極；形成穿過該第一多晶矽層進入該矽基材的溝渠結構；以氧化矽填充該溝渠結構；平面化該基材以曝露該第一多晶矽層；在該溝渠結構中形成含磨圓底部的凹部；以及沉積一第二多晶矽層，其設置以形成用於該記憶胞的控制閘極，其中，形成含磨圓底部的凹部之步驟包含：往回蝕刻該溝渠結構中一部分的該氧化矽；沉積氧化矽之共形層於該基材的表面之上；以及移除該氧化矽共形層以曝露該第一多晶矽層。

本發明之實施例一般關於用於處理半導體基材的設備與方法。特別而言，本發明之實施例係關於用於形成淺溝渠隔離的設備及方法，該淺溝渠隔離具有附磨圓底部的凹部。本發明之一實施例包含藉由從填充的溝渠結構移除一部分材料以及磨圓凹部的底部轉角而在填充的溝渠結構中形成凹部。藉由在基材之上沉積與溝渠結構內所填充的材料相同的共形層以及藉由從凹部側壁移除該材料之共形層以執行磨圓底部轉角。

藉由沉積與溝渠結構內所填充的材料相同的共形層並之後從形成於溝渠內的凹部側壁移除該共形層，可產生附磨圓底部的凹部。含磨圓底部的凹部之溝渠可用在期望的狀況中，諸如用於記憶體元件的淺溝渠隔離以減少串擾。本發明之實施例不需要額外的處理腔室或額外的處理配方，因其沉積與移除同一材料。於是，本發明之實施例提供在不需大幅增加生產成本的情況下減少記憶胞之串擾的解決之道。再者，藉由使用相同的化學條件，本發明之實施例也避免非必要性地曝露至污染物從而減少缺陷。

第3A圖至第3F圖根據本發明之一實施例概要繪示形成含磨圓底部之凹陷的順序。第4圖是概要流程圖，根據本發明之一實施例繪示用於形成第3A圖至第3F圖所示之含磨圓底部之凹部之方法400。

方法400之方塊410包含：在基材中形成溝渠結構，其中該溝渠結構的側壁包含第一材料。第3A圖概要性繪示形成於基材300的第一材料層301中的溝渠結構302之形成。一實施例中，該第一材料301包含矽。

方法400之方塊420包含：沉積第二材料於基材上以填充該溝渠結構。如第3B圖所示，該溝渠結構302是以第二材料303所填充。在一實施例中，第二材料是氧化矽，其可使用化學氣相沉積法填充於溝渠結構302中。

方法400之方塊430包含：平面化基材以從該溝渠材料外之區域移除第二材料。如第3C圖所示，基材300被平面化以致曝露出該第一材料301。在一實施例中，平面化可藉由諸如化學機械研磨(CMP)之研磨而執行。

方法400的方塊440包含：藉由選擇性移除一部分填充在該溝渠結構中的第二材料以在溝渠結構中形成凹部。一實施例中，相對於對第一材料，對第二材料具有更高蝕刻速率的蝕刻劑可用來選擇性移除一部分第二材料並且在該溝渠結構中形成凹部。但是，任何適合的方法也用以形成凹陷。

第3D圖繪示凹部304形成於溝渠結構302中。在一實施例中，第二材料是氧化矽，且藉由執行乾蝕刻、濕蝕刻或緩衝氧化物蝕刻之一以形成該凹部304。如第3D圖所示，凹部304在靠近底部處具有相對尖銳的轉角。

方法400的方塊450包含：在基材上沉積一第二材料之共形層。一實施例中，沉積共形層是在相同的處理腔室中執行，並且使用如方塊420中與填充溝渠結構之相同方法。因此，在此步驟無須額外的腔室。

第3E圖繪示第二材料的共形層305沉積在整個基材300之上，包含底部、凹部304之側壁以及曝露的第一材料層301。

方法400的方塊460包含：從基材移除第二材料的共形層以曝露基材表面及凹部側壁上的第一材料。一實施例中，藉由如方塊440中形成凹部般使用相同腔室以及相同方法移除第二材料的共形層。因此，在此步驟無須額外的腔室。

第3F圖繪示從部份凹部304之側壁以及從第一材料層301之頂部表面移除第二材料的共形層305之後具有磨圓轉角306的凹部304。一實施例中，第二材料的共形層305使用蝕刻製程移除，而磨圓轉角306可由於蝕刻製程的特徵而形成，舉例而言，蝕刻劑在靠近底部轉角處消耗快於靠近側壁及底部處。

另一實施例中，本發明之方法可用於將凹部輪廓變更成期望的形狀。第9圖是流程圖，繪示根據本發明之實施例變更凹部輪廓的方法900。

方法900的方塊910包含：在以第一材料填充的溝渠結構中形成凹部。一實施例中，溝渠結構可以有別於第一材料的第二材料形成。一實施例中，藉由根據方法400中的方塊410至440或任何其他順序可執行形成凹部。所得凹部可類似於第3D圖之凹部304。然而，該凹部304的頂部輪廓304a可為任何形狀，諸如平面、凸起、或凹陷。頂部輪廓304a的形狀通常由形成凹部304之方法所得。然而，在許多實例中，該頂部輪廓304a並非理想。方法900是設置以變更該頂部輪廓304a。

方法900的方塊920包含：沉積該第一材料的共形層於凹部之上。該共形層的厚度可由真實輪廓變更而決定。一實施例中，沉積該共形層不會填滿凹部。共形層可類似於第3E圖之共形層305。

方法900之方塊930包含：藉由蝕刻第一材料獲得期望之凹部的輪廓。一實施例中，獲得一期望輪廓可包含根據期望的輪廓決定蝕刻參數。一實施例中，蝕刻參數可為蝕刻時間及蝕刻速率之一。一實施例中，決定的蝕刻速率可藉由設定第一處理氣體之流速而實行，此時第一處理氣體對第二處理氣體的比率是在某範圍內，其中該第一處理氣體及第二處理氣體是設置以蝕刻第一材料。

第10圖是在方塊930所述之蝕刻製程之後，凹部304的概要剖面側視圖。凹部304具有一變更過的頂部輪廓307。一實施例中，該變更過的頂部輪廓307可為平坦輪廓307a，凸起輪廓307b，或者凹陷輪廓307c。不同的元件需要不同的輪廓。舉例而言，在記憶體元件中形成淺溝渠隔離結構，其期望在凹部具有凹陷的頂部輪廓，而在形成三維電晶體時，其期望在凹部具有平坦的輪廓，其中形成環繞閘極的包覆物。

不同的變更的輪廓可藉由調整共形層的厚度、蝕刻速率、蝕刻時間或該等組合而達成。

在一實施例中，該獲得的凹部輪廓可由共形層的厚度決定。較厚的共形層可相較於較薄共形層造成更凹陷的凹部輪廓，而同時其他參數維持相同。

一實施例中，獲得的凹部輪廓可藉由調整蝕刻時間決定。較長的蝕刻時間相較於較短的蝕刻時間可造成更凸起的輪廓，而同時其他參數維持相同。

一實施例中，期望的凹部輪廓可藉由調整蝕刻速率獲得。一實施例中，減少蝕刻速率可使得變更凹部輪廓更容易。

於記憶胞的應用

第5A圖至第5D圖根據本發明之實施例概要性繪示形成用於記憶體元件500的淺溝渠隔離結構之順序。第6圖是概要性流程圖，繪示第5A圖至第5D圖所示之用於形成記憶體元件500的淺溝渠隔離結構之順序600。

一般而言，記憶體元件包含複數個記憶胞，通常形成於矽基材上。選擇的矽基材區域在製造期間係經摻雜，並且充當各別記憶胞的主動區域。浮置閘極和控制閘極形成於矽基材之上。該浮置閘極與控制閘極可使每一記憶胞能夠讀寫。一般而言，各別記憶胞的主動區域是由淺溝渠隔離所隔開，該淺溝渠隔離一般是填以氧化矽的溝渠。浮置閘極和控制閘極形成並交錯於多晶矽層中，該等多晶矽層接著沉積於矽基材上。

順序600的方塊605包含：如第5A圖所示，提供一矽基材501，記憶體元件係在該矽基材上產生。

順序600的方塊610包含：在矽基材501上沉積一第一絕緣層502。

多晶矽層503其後形成於第一絕緣層502之上，如順序600的方塊615所示。多晶矽層503設置以形成其中的浮置閘極。

順序600的方塊620包含：形成溝渠結構504a，其穿過多晶矽層503、第一絕緣層502、並進至矽基材501中。該溝渠結構504a將矽基材501分隔成複數的主動區域501a，其之後屬於各別的記憶胞。形成溝渠結構504a可包含：使用光微影法形成圖案、蝕刻、以及移除光阻層。該用於形成溝渠結構504a的方法是為熟習此技藝之人士所知的。

順序600的方塊625包含：沉積一第二絕緣層504於矽基材501之上，以覆蓋溝渠結構504a的底部及側壁。

順序600的方塊630包含：以氧化矽505填充溝渠結構504a。

順序600的方塊635包含：研磨該基材以曝露出該多晶矽層503。第5A圖概要繪示在研磨後的階段的記憶體元件500。

順序600的方塊640包含：藉由選擇性地移除一部分的氧化矽505於溝渠結構504a中形成凹部506。一實施例中，相較於對多晶矽，對氧化矽具更高蝕刻速率的蝕刻劑可用來選擇性移除一部分的氧化矽505。如第5B圖所示，凹部506具有一深度，其少於多晶矽層503之厚度。凹部506經設置具有在其中形成的控制閘極。形成凹部506可藉由乾蝕刻、濕蝕刻、緩衝氧化物蝕刻中一或多種方法所施行。

順序600的方塊645包含：如第5C圖所示，沉積氧化矽507的共形層。

順序600的方塊650包含：移除氧化矽507的共形層。

方塊645、650經設置以於凹部506的底部形成磨圓的轉角508。一實施例中，方塊645、650的製程參數可經調整以達成磨圓的轉角508的不同曲率。一實施例中，氧化矽506之共形層的厚度及/或方塊650的蝕刻速率可用以調整磨圓轉角508的尺寸。

一實施例中，方塊645、650為各別使用相同腔室及相同製程化學條件的方塊630、640之較短暫的板本。於是，凹部506的轉角如第5D圖所示被磨圓而不會驚人地增加成本。

縱使在方塊645、630及方塊650、640中使用相同的腔室以及相同的製程化學條件可減少成本，但應考量到該等製程可個別執行。一實施例中，方塊645、630及方塊650、640可使各使用個別的腔室執行。另一實施中，方塊645、630及方塊650、640可使用不同的化學條件執行。

一實施例中，當第二材料是氧化矽時，siconi蝕刻法可用於形成方塊645中的凹部506以及形成方塊650中的磨圓轉角508。一實施例中，siconi蝕刻法為一用於移除氧化矽的乾蝕刻法。

siconi蝕刻是一乾蝕刻製程，其使用在電漿處理腔室內執行的氨(NH₃ )及三氟化氮(NF₃ )之氣體混合物以移除一或多種氧化矽。

siconi蝕刻製程始於放置一基材(諸如第5C圖所示之記憶體元件500)進入電漿處理腔室。基材可被夾持至支撐元件的上表面。基材可藉由拉引真空或靜電形式被夾持至支撐元件的上表面。若支撐元件尚未位於處理位置，隨後支撐元件會舉升至腔室內的處理位置。一實施例中，腔室主體較佳地維持於50℃至80℃之間的溫度，更佳是於約65℃。此腔室主體之溫度可藉由將熱傳介質傳遞通過形成於腔室主體內的加熱及冷卻通道而維持。

基材一般冷卻至65℃以下，諸如約15℃至50℃之間，其藉由將熱傳介質或冷卻劑傳遞通過形成於支撐元件內的流體通道而達成。一實施例中，基材維持在室溫之下的溫度。另一實施例中，基材維持在22℃至40℃之間的溫度。典型地，支撐元件維持在約22℃之下以達到上述特定的期望基材溫度。為冷卻支撐元件，冷卻劑傳遞通過支撐元件內形成的流體通道。一實施例中，冷卻劑的連續流用以良好地控制支撐元件的溫度。冷卻劑較佳為體積百分比50%的乙二醇以及體積百分比50%的水。當然，只要能夠維持期望的基材溫度，可使用任何比例的水和乙二醇。

蝕刻氣體混合物導入腔室，以選擇性地移除基材表面上的多種氧化物。一實施例中，氨和三氟化氮氣體隨後導入腔室以形成蝕刻氣體混合物。每一導入腔室的氣體量是可變的，且可調整以適應例如待移除的氧化物層厚度、被清潔的基材之地形、電漿的體積容量、腔室的體積容量、以及耦接到腔室的真空系統之容量。

蝕刻氣體混合物的比例可預先決定，以選擇性地移除基材表面上的多種氧化物。蝕刻氣體混合物中的組成部分的比例可調整以均勻移除多種氧化物，諸如熱氧化物、沉積氧化物及/或原生氧化物。一實施例中，蝕刻氣體混合物中的氨對三氟化氮的莫耳比可經設定以均勻移除多種氧化物。一實施例中，添加氣體以提供氣體混合物，其具有至少1:1之氨對三氟化氮之莫耳比。另一實施例中，氣體混合物的莫耳比為至少約3:1(氨對三氟化氮)。一實施例中，氣體以從5:1至30:1(氨對三氟化氮)的莫耳比導入腔室中。另一實施例中，氣體混合物的莫耳比為從約5:1(氨對三氟化氮)至約10:1。氣體混合物的莫耳比也可落在約10:1(氨對三氟化氮)至20:1之間。

一實施例中，蝕刻氣體混合物的蝕刻速率可調整，其係藉由調整三氟化氮的流速而維持氨對三氟化氮的莫耳比在一預定值之上。一實施例中，蝕刻速率可藉由增加或減少三氟化氮的流速而增加或減少，同時，氨及三氟化氮的比例維持在約3:1之上。

淨化氣體或載氣可添加至蝕刻氣體混合物。可使用任何適合的淨化氣體/載氣，諸如氬、氦、氫、氮或其混合物。一般而言，總蝕刻氣體混合物的氨及三氟化氮體積比是從約0.05%至約20%。剩餘物是載氣。一實施例中，最初，在反應氣體之前將淨化氣體或載氣導入腔室以穩定腔室內的壓力。

腔室內的操作壓力是可變的。一般而言，壓力維持在約500mTorr(毫托爾)及約30Torr之間。一實施例中，壓力維持在約1Torr及約10Torr之間。更佳地，腔室內的操作壓力維持在約3Torr及約6Torr之間。

施加約5瓦至約600瓦的RF功率至配置在腔室位於基材支撐元件上的電極以點燃腔室內氣體混合物的電漿。較佳地，RF功率少於100瓦。一實施例中，施加功率的頻率非常低，諸如低於100kHz。一實施例中，頻率範圍從約50kHz變化至約90kHz。

電漿能量將氨及三氟化氮解離成反應物料，其可結合以在氣相形成高度反應性的氟化銨(NH₄ F)化合物及/或氟化氫銨(NH₄ F‧HF)。該等分子與待處理的基材表面反應。一實施例中，首先將載氣導入腔室，生成載氣電漿，然後反應性氣體(氨及三氟化氮)添加至電漿。

不期望受理論所束縛，咸信蝕刻氣體(即NH₄ F及/或NH₄ F．HF)與氧化矽表面反應以形成六氟矽酸銨(NH₄ )₂ SiF₆ 、NH₃ 及H₂ O產物。NH₃ 及H₂ O在處理條件下皆為蒸氣，並由真空泵從腔室移除。(NH₄ )₂ SiF₆ 之薄膜留在基材表面。此反應機構可總結如以下： NF₃ +3NH₃ → NH₄ F+NH₄ F．HF+N₂

6NH₄ F+SiO₂ → (NH₄ )₂ SiF₆ +2H₂ O+4 NH₃

(NH₄ )₂ SiF₆ +熱 → 2NH₃ +2HF+SiF₄

在薄膜形成於基材表面後，支撐元件可升高至退火位置，其位置接近加熱氣體分配盤。從氣體分配盤輻射的熱可將薄膜(NH₄ )₂ SiF₆ 解離或昇華成SiF₄ 、NH₃ 及HF產物。該等揮發性產物隨後如上述由真空泵從腔室移除。一般而言，75℃以上之溫度用以有效地從基材昇華或移除薄膜。較佳地，可使用100℃以上之溫度，諸如約115℃至約200℃之間。

將(NH₄ )₂ SiF₆ 解離成其揮發組成物的熱能藉由氣體分配盤透過對流或輻射傳送。一態樣中，將分配盤加熱至100℃至150℃之間的溫度，諸如約120℃。

一旦薄膜從基材移除，處理腔室會受淨化及排空。處理過的基材隨後藉著降低基材元件至傳送位置、釋放基材、及透過流量閥開口傳送基材而從腔室移除。

範例：

蝕刻期間，14 sccm的NF₃ 及70 sccm的NH₃ 之氣體混合物導入真空腔室。一實施例中，NF₃ 的流速可經調整以獲得更慢或更快的蝕刻速率。一實施例中，NF3的流速可增加至15 sccm以得更快的蝕刻速率，或者減少至13 sccm以得較慢的蝕刻速率。點燃氣體混合物之電漿。1500 sccm的氬供給至腔室下部部份以做底部淨化。50 sccm的氬供給至基材支撐件的邊緣區域以做邊緣淨化。腔室壓力維持在約6 Torr，而基材溫度於約22℃。基材蝕刻120秒。

退火期間，基材和加熱的腔室蓋間的間距為750 mil(密爾)，而蓋溫度為120℃。基材退火約60秒。約50埃材料從基材表面移除。無觀察到退火效應。

除非以別種方式指明，在說明書及申請專利範圍中使用的所有表達組成部分、性質、反應條件的量值應理解成其為近似值。該等近似值是基於可在本發明中查得的期望性質以及基於測量誤差，且按照所報導的有效數字以及藉由應用一般取整數的技術，應至少能理解該等近似值。再者，任何在此表達的量值(包含溫度、壓力、間隔、莫耳比、流速等)可進一步最佳化以達成期望的蝕刻選擇性以及顆粒表現。

用於siconi蝕刻的方法及設備之額外的描述可在美國專利公開號2007/0123051(代理人卷號8802.P02)中找到，其標題為「以NH₃ -NF₃ 化學條件操作的氧化物蝕刻」，其在此併入作為參考。

即使在此描述乾蝕刻方法，但任何適合的蝕刻方法可根據本發明之實施例使用。

回頭參考第6圖，順序600的方塊655包含：沉積第三絕緣層509。順序600的方塊660包含：沉積多晶矽層510於凹部506中。多晶矽510經設置以形成控制閘極。圖案化並且形成穿孔通常是在形成控制閘極前執行，此步驟為此熟知技藝之人士所知的，但在本發明中為簡潔起見而省略。

如第5D圖所示，形成於多晶矽510中的控制閘極和主動區域501a之間的距離由於磨圓轉角508而增加。

第7圖是群集工具700的概要平面視圖，該工具用以根據本發明之實施例形成具有磨圓底部轉角的淺溝渠隔離結構。

群集工具700一般包含工廠介面702，其經設置以在基材傳送晶舟701及傳送腔室703之間提供通道予以基材。一實施例中，傳送腔室703維持於真空條件而負載鎖定腔室708可耦接至傳送腔室703及工廠介面702之間。

沉積腔室705、研磨系統706以及蝕刻腔室707連接至傳送腔室703。傳送機器人704通常配置在傳送腔室703內並且設置以在沉積腔室705、研磨系統706及蝕刻腔室707之間傳送基材。

製程期間，具有形成其中的溝渠結構之基材依序被傳送至傳送腔室703。

首先，傳送機器人704傳送待處理基材至沉積腔室705，其中氧化矽沉積在基材之上以填充溝渠結構。

傳送機器人704隨後從沉積腔室705收回具有填充的溝渠結構的基材並且將基材傳送到研磨系統706。研磨系統706平面化該基材。平面化的基材類似於第5A圖之基材501。

傳送機器人704隨後從研磨系統706收回平面化的基材並且將基材傳送至蝕刻腔室707。蝕刻腔室707從填充的溝渠結構移除一部分的填充的氧化矽，該填充的溝渠結構中。一實施例中，蝕刻腔室707如前所述使用乾蝕刻方法。蝕刻過的基材類似於第5B圖的基材501。

傳送機器人704隨後從蝕刻腔室707收回蝕刻過的基材，並且將基材傳送回到沉積腔室705。沉積腔室705的製程參數可從填充溝渠改變至形成薄共形層。一實施例中，唯有沉積的長度可為沉積腔室705調整，以在溝渠填充及共形層沉積之間切換。氧化矽之共形層隨後形成於基材上。在此沉積步驟後，基材類似於第5C圖中的基材501。

傳送機器人704隨後從沉積腔室705收回基材並將基材再度傳送至蝕刻腔室707。蝕刻腔室707的製程參數可從形成凹部改變至移除薄共形層。一實施例中，唯有蝕刻時間之長度可為蝕刻腔室707調整，以在兩製程之間切換。磨圓轉角隨後形成於凹部中。在此蝕刻步驟後，基材類似於第5D圖中的基材501。

在移除共形層後，傳送機器人704從蝕刻腔室707收回基材並且將基材送回工廠介面702以做後續處理。

在三維電晶體上的應用

本發明之實施例可用於調整凹部，其用於形成三維電晶體之環繞閘極的包覆物。

第8A圖至第8D圖概要地繪示根據本發明之一實施例形成用於三維電晶體之淺溝渠隔離結構之順序。

形成三維電晶體期間，溝渠結構802形成在第8A圖所示的矽主體801中。溝渠結構802經設置以將矽主體801分隔成電晶體中不同的源極及汲極的區域。氧化矽804通常填充在溝渠結構802中，且隨後部份從溝渠結構802中移除，該溝渠結構802在其中形成凹部805。閘極材料隨後沉積至凹部805之上，並且圍繞源極與汲極區域包覆。

其欲在凹部805中具有平坦的底部。但是，因為填充在溝渠結構802中的氧化矽804通常包含兩種由不同方法沉積在溝渠結構802中的氧化矽803a及803b，因而具有不同的蝕刻阻力。於是，凹部805具有彎曲的頂部輪廓806，如第8B圖所示。頂部輪廓806說明了氧化矽803a受蝕刻得比氧化矽803b快。

為調整頂部輪廓806，氧化矽的共形層807可沉積在凹部805上。共形層807的厚度可由靶材輪廓決定，舉例而言，倘若靶材輪廓是凹陷的，則通常可期望有較厚的共形層807。沉積共形層807類似於方法400及800中所描述的沉積共形層之方法。

隨後執行蝕刻製程以移除至少一部分的共形層807。藉由調整蝕刻製程參數，可達成平坦的頂部輪廓808。一實施例中，蝕刻製程可類似描述於順序600的方塊650中的siconi蝕刻法。

本發明之實施例容許在淺溝渠結構中的凹部中形成磨圓轉角而無需額外的處理腔室及額外的化學條件。因此，在半導體元件(諸如記憶胞)之間的串擾可在生產成本增加最少的情況下減少。

即使形成具有磨圓轉角的凹部之淺溝渠隔離結合本發明而描述，本發明之實施例可用在任何需要具磨圓轉腳的凹部之適合的情況。

前述係關於本發明之實施例，其他及更進一步的本發明之實施例可不背離本發明基本範疇而加以設計，而本發明之範疇由之後的申請專利範圍所決定。

100．．．記憶體元件

101．．．矽基材

102．．．絕緣層

103．．．浮置閘極

104．．．淺溝渠隔離

105．．．控制閘極

106．．．串擾

107．．．絕緣層

108．．．主動區域

110．．．絕緣層

200．．．基材區段

201．．．矽基材

202．．．多晶矽層

203．．．溝渠

204．．．氧化矽

205．．．凹部

206．．．氮化矽層

207．．．底部

208．．．階狀物

300．．．基材

301．．．第一材料層

302．．．溝渠結構

303．．．第二材料

304．．．凹部

304a．．．頂部輪廓

305．．．共形層

306．．．磨圓轉角

307．．．變更過的頂部輪廓

307a．．．平坦輪廓

307b．．．凸起輪廓

307c．．．凹陷輪廓

400．．．方法

410-460．．．方塊

500．．．記憶體元件

501．．．矽基材

501a．．．主動區域

502．．．第一絕緣層

503．．．多晶矽層

504．．．氧化矽

504a．．．溝渠結構

505．．．氧化矽

506．．．凹部

507．．．氧化矽

508．．．磨圓轉角

509．．．第三絕緣層

510．．．多晶矽

600．．．順序

605-660．．．方塊

700．．．群集工具

701．．．晶舟

702．．．工廠介面

703．．．腔室

704．．．機器人

705．．．沉積腔室

706．．．研磨系統

707．．．蝕刻腔室

708．．．負載鎖定腔室

800．．．方法

801．．．矽主體

802．．．溝渠結構

803a-b．．．氧化矽

804．．．氧化矽

805．．．凹部

806．．．頂部輪廓

807．．．共形層

808．．．平坦頂部輪廓

900．．．方法

910-930．．．方塊

參考具有某些繪製在附圖的實施例，可得到之前簡短總結的本發明的更特別的描述，如此，可詳細瞭解之前陳述的本發明的特色。但要考慮的是，附圖只繪示本發明的典型實施例，因本發明允許其他同等有效的實施例，故不視為其範圍限制。

第1圖是先前技藝的記憶體元件之概要剖面視圖。

第2A圖至第2F圖概要性繪示用於形成凹陷的淺溝渠隔離結構之最先進之順序。

第3A圖至第3F圖概要性繪示根據本發明之一實施例形成含磨圓底部的凹部之順序。

第4圖是概要流程圖，根據本發明之一實施例繪示用於形成含磨圓底部之凹部之方法。

第5A圖至第5D圖概要性繪示根據本發明之一實施例形成用於記憶體元件之淺溝渠隔離結構之順序。

第6圖是概要流程圖，根據本發明之一實施例繪示形成用於記憶體元件的淺溝渠隔離結構之方法。

第7圖是群集工具的概要平面圖，該工具根據本發明之一實施例用於形成淺溝渠隔離結構。

第8A圖至第8D圖概要性繪示根據本發明之一實施例形成用於三維電晶體之淺溝渠隔離結構之順序。

第9圖是流程圖，根據本發明之一實施例繪示用於變更凹部輪廓之方法。

第10圖是具有變更過輪廓之凹部的概要剖面側視圖。

為有助於瞭解，如此處可能，使用同一元件符號以指定共通於各圖的同一元件。應認知到在一實施例中公開的元件可有利於利用在其他實施例而無須特別說明。

400．．．方法

410-460．．．方塊

Claims

一種用於處理一基材的方法，包含以下步驟：在該基材上的一第一材料之層中形成一溝渠結構，其中該溝渠結構的側壁包含該第一材料；沉積一第二材料以填充該溝渠結構；平面化該基材以移除沉積在該溝渠結構外的該第二材料；藉由從該填充的溝渠結構移除一部分的該第二材料，在該填充的溝渠結構中形成一凹部；以及調整該凹部的一輪廓，其包含以下步驟：沉積該第二材料的一共形層覆於該基材上；以及移除該第二材料的該共形層以曝露位在該溝渠結構外的該第一材料。
如申請專利範圍第1項所述之方法，其中調整該凹部的一輪廓包含以下步驟：平坦化該凹部中的該第二材料之一頂部表面。
如申請專利範圍第1項所述之方法，其中調整該凹部的一輪廓包含以下步驟：磨圓該凹部的底部轉角。
如申請專利範圍第3項所述之方法，其中移除該第二材料的該共形層包含以下步驟：使用一蝕刻劑蝕刻該基材，該蝕刻劑對該第二材料比對該第一材料具有一更高的蝕刻速率。
如申請專利範圍第4項所述之方法，其中在該填充的溝渠結構中形成該凹部包含以下步驟：使用該蝕刻劑蝕刻該基材。
如申請專利範圍第5項所述之方法，其中該第二材料包含氧化矽。
如申請專利範圍第6項所述之方法，其中沉積該第二材料以填充該溝渠結構以及沉積該第二材料的該共形層係使用相同化學條件執行。
如申請專利範圍第6項所述之方法，其中該蝕刻劑包含氨(NH₃ )及三氟化氮(NF₃ )之一氣體混合物，而移除該第二材料的該共形層包含以下步驟：生成氨及三氟化氮之該氣體混合物之一電漿。
一種用於處理一基材的方法，包含以下步驟：形成穿透一多晶矽層的一溝渠結構；以氧化矽填充該溝渠結構；平面化該基材以曝露位於該基材之一表面上的該多晶矽層；往回蝕刻該氧化矽至進入該溝渠結構以於該溝渠結構中形成一凹部；以及磨圓該凹部的底部轉角，其包含以下步驟：沉積氧化矽之共形層覆於該基材之該表面上以及該凹部的側壁與底部上；以及移除該氧化矽之共形層以曝露位於該基材之該表面上的該多晶矽層。
如申請專利範圍第9項所述之方法，進一步包含以下步驟：在以氧化矽填充該溝渠結構前，沉積一絕緣材料層覆於該溝渠結構上。
如申請專利範圍第10項所述之方法，其中移除該氧化矽之共形層是透過使用一蝕刻劑而執行，該蝕刻劑對氧化矽比對多晶矽具更高的蝕刻速率。
如申請專利範圍第11項所述之方法，使用與移除該氧化矽之共形層時相同的該蝕刻劑執行往回蝕刻該氧化矽。
如申請專利範圍第12項所述之方法，其中該蝕刻劑包含氨(NH₃ )及三氟化氮(NF₃ )之一氣體混合物，而移除該氧化矽之共形層包含以下步驟：生成氨及三氟化氮之該氣體混合物之一電漿。
如申請專利範圍第9項所述之方法，其中形成該溝渠結構包含以下步驟：形成該溝渠結構使之穿過該多晶矽層並進入該多晶矽層之下的一矽層，且該凹部形成於該多晶矽層的一厚度之內。
如申請專利範圍第10項所述之方法，其中移除該氧化矽之共形層是藉由一乾蝕刻方法或一濕蝕刻方法所執行。
一種用於處理一基材的方法，其包含以下步驟：沉積一第一多晶矽層於一第一絕緣層上，該第一絕緣層配置在一矽基材上；形成穿過該第一多晶矽層與該第一絕緣層而進入該矽基材的多個溝渠結構；沉積一氧化矽材料覆於該第一多晶矽層上，同時以該氧化矽材料填充該等溝渠結構；平面化及移除該氧化矽材料的一部分，以曝露該第一多晶矽層；在該等溝渠結構中配置的該氧化矽材料內形成多個含磨圓底部轉角的凹部；以及沉積一第二多晶矽層覆於該第一多晶矽層上，同時填充該等含磨圓底部轉角的凹部，其中，形成該等含磨圓底部轉角的凹部之步驟包含以下步驟：蝕刻該氧化矽材料的一第一部分，以在該等溝渠結構中配置的該氧化矽材料內形成多個含尖銳底部轉角的凹部；沉積一共形的氧化矽層於該等含尖銳底部轉角的凹部上；以及移除該共形的氧化矽層，並且蝕刻該氧化矽材料的一第二部分，以形成該等含磨圓底部轉角的凹部。
如申請專利範圍第16項所述之方法，進一步包含以下步驟：在以該氧化矽材料填充該等溝渠結構前，沉積一第二絕緣層於該等溝渠結構內。
如申請專利範圍第17項所述之方法，其中蝕刻該氧化矽材料的該第一部分以形成多個含尖銳底部轉角的凹部包含以下步驟：施加一蝕刻劑，該蝕刻劑以一比對該第一多晶矽層以及該第二絕緣層更大的速率對該氧化矽材料蝕刻。
如申請專利範圍第18項所述之方法，其中移除該共形的氧化矽層並且蝕刻該氧化矽材料的該第二部分包含以下步驟：施加一蝕刻劑，該蝕刻劑與在該等溝渠結構中蝕刻該氧化矽材料的該第一部分時所使用的蝕刻劑相同。
如申請專利範圍第19項所述之方法，其中該蝕刻劑包含從氨(NH₃ )及三氟化氮(NF₃ )之一氣體混合物生成的一電漿。