[go: up one dir, main page]

TWI392096B - 薄膜電晶體陣列面板 - Google Patents

薄膜電晶體陣列面板 Download PDF

Info

Publication number
TWI392096B
TWI392096B TW095100609A TW95100609A TWI392096B TW I392096 B TWI392096 B TW I392096B TW 095100609 A TW095100609 A TW 095100609A TW 95100609 A TW95100609 A TW 95100609A TW I392096 B TWI392096 B TW I392096B
Authority
TW
Taiwan
Prior art keywords
region
storage
electrode
transistor
display
Prior art date
Application number
TW095100609A
Other languages
English (en)
Other versions
TW200631182A (en
Inventor
文國哲
朱勝鏞
金一坤
朴泰炯
Original Assignee
三星顯示器公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星顯示器公司 filed Critical 三星顯示器公司
Publication of TW200631182A publication Critical patent/TW200631182A/zh
Application granted granted Critical
Publication of TWI392096B publication Critical patent/TWI392096B/zh

Links

Classifications

    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04H—BUILDINGS OR LIKE STRUCTURES FOR PARTICULAR PURPOSES; SWIMMING OR SPLASH BATHS OR POOLS; MASTS; FENCING; TENTS OR CANOPIES, IN GENERAL
    • E04H13/00—Monuments; Tombs; Burial vaults; Columbaria
    • E04H13/006—Columbaria, mausoleum with frontal access to vaults
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Architecture (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

薄膜電晶體陣列面板 相關申請案之交叉參考
本申請案係請求2005年1月31日於韓國專利局提交的韓國專利申請案10－2005－0008557號之優先權，該案的揭示以引用方式整體併入本文中。
發明領域
本發明概括有關一薄膜電晶體陣列面板；譬如一使用多晶矽作為一半導體之陣列面板。
 相關技藝的描述
使用一薄膜電晶體陣列面板作為一電路基材以個別地驅動一諸如液晶顯示器或有機發光顯示器等扁平面板顯示器中的各像素。
一典型的液晶顯示器(LCD)係包括設有場產生電極之兩面板。一第一面板係包括一陣列的像素電極以將電壓施加橫越相關聯的像素區，而一第二面板則包括一共同電極。一液晶(LC)層介於兩面板之間。LCD藉由將電壓施加至場產生電極以在LC層中產生一電場來顯示影像。LC分子在LC層中之定向係依據局部電場而定，且藉由將適當電壓施加至像素區來調整入射光在該等區中的偏振以顯示所需要的影像。
一有機發光顯示器(OLED)係為一自我發射性顯示器裝置，其藉由激勵一發射性有機材料發光來顯示影像。該OLED包括一陽極(電洞注射電極)、一陰極(電子注射電極)、及一介於其間的有機光發射層。當電洞及電子注射至光發射層內時，其重新合併且在成對消去時發光。
提供一儲存電容器以增強上述扁平顯示器類型的像素中之電壓儲存能力。儲存電容器在一非選定時間期間維持像素的一像素電壓以顯示一影像。
儲存電容器可具有兩不同結構之一者：一層式結構之一半導體層/一絕緣層/一儲存電極，或薄膜電晶體陣列面板中之一閘電極/一絕緣層/一資料線且其包括一由多晶矽製造的半導體層。
藉由減小絕緣層的厚度係可增加前者結構中之儲存電容，但因為需要一額外的摻雜程序來形成一具有足夠傳導性的半導體層而可能使製程變得複雜。因為絕緣層在後者結構中相對較厚，且閘電極與資料線之間的一重疊區域必須增大以增加儲存電容，故減小了像素的開口比。
 發明概要
本發明的實施例提供一具有增強的儲存電容之薄膜電晶體陣列面板。增強的儲存電容可大致為均勻，且可在一相對較小的區域中允許具有一相對較大的電容，而不降低開口比。
一般而言，一態樣中，提供薄膜電晶體陣列面板。部分實施例中，該面板包括：一基材；位於該基材上之複數個半導體區，包括摻雜有一第一雜質類型之複數個源及汲區及一摻雜有一第二雜質類型之假體區，及一具有儲存及通路區之本徵區；一閘絕緣層，其覆蓋半導體區的至少一部分；一閘線，其包括一至少部分地重疊於通路區且形成於閘絕緣層上之閘電極；一儲存線，其包括一至少部分地重疊於儲存區且形成於閘絕緣層上之儲存電極；一資料線，其包括一連接至源區且形成於閘絕緣層上之源電極；一汲電極，其連接至汲區及假體區且形成於閘絕緣層上；及一像素電極，其連接至汲電極。
第一及第二雜質的一者為一N型雜質，而另一者為一P型雜質。
汲電極可至少部分地重疊於儲存電極，而面板可進一步包括一形成於基材與半導體之間的阻絕層。
面板可進一步包括配置於源及汲區之間的輕度摻雜區，而儲存區可定位在汲區與假體區之間。
一般而言，另一態樣中，提供一顯示器。顯示器可包括一諸如液晶顯示材料或有機發光二極體材料等顯示材料。顯示器可進一步包含一顯示器面板，顯示器面板係包括一儲存區及一在儲存區的一第一側上定位為與儲存區相鄰之假體區，假體區摻雜有一第一雜質類型的雜質。顯示器面板可進一步包含一在儲存區的一第二側上定位為與儲存區相鄰之電晶體區(諸如一汲區)，電晶體區摻雜有一不同於第一雜質類型的第二雜質類型之雜質。第一雜質類型可能為P型及N型的一者，而第二雜質類型可能為P型及N型的另一者。
顯示器面板可進一步包含一儲存電極，其至少部分地重疊於(譬如大致重疊於)儲存區且藉由一介電區與儲存區分離，及一電晶體電極，其連接至電晶體區及假體區，電晶體電極至少部分地重疊於(大致重疊於)儲存電極且藉由一介電區與儲存電極分離。顯示器面板可進一步包括一連接至電晶體電極之像素電極區。一儲存電容器可包含儲存電極、儲存區、及用以使儲存電極與儲存區分離之介電區。
顯示器面板的操作中，可將一預定電壓施加至儲存電極。當施加至電晶體電極之一像素電壓高於預定電壓時，一電場可能形成於假體區與儲存電極之間。當施加至電晶體電極之一像素電壓低於預定電壓時，一電場可能形成於電晶體區與儲存電極之間。顯示器面板可進一步包含一閘區，閘區係定位為緊鄰於電晶體區且藉由一閘絕緣區與之分離，而用以分離儲存電極與儲存區之介電質可位於與閘絕緣區相同之層上。
圖式簡單說明
藉由參照圖式來描述本發明的實施例將更瞭解本發明，其中：第1圖為根據本發明的一實施例之一LCD的方塊圖；第2圖為根據本發明的一實施例之一LCD的一像素之等效電路圖；第3圖為根據本發明的一實施例之第1及2圖所示的TFT陣列面板之佈局圖；第4圖為沿著線IV－IV’－IV”所取之第3圖所示的顯示器區域的剖視圖；第5圖為根據本發明的一實施例之第1及2圖所示的閘驅動器之一電晶體的佈局圖；第6圖為沿著線VI－VI’所取之第5圖所示的薄膜電晶體之剖視圖；第7A及7B圖為根據本發明的一實施例之第3至6圖所示的TFT陣列面板處於其製造方法的第一步驟中之佈局圖；第7C圖為沿著線VIIC－VIIC’、VIIC’－VIIC”、及VIIC”－VIIC’”所取之第7A及7B圖所示的TFT陣列面板之剖視圖；第8A及8B圖為TFT陣列面板處於第7A至7C圖所示步驟後之步驟中之佈局圖；第8C圖為沿著線VIIIC－VIIIC’、VIIIC’－VIIIC”、及VIIIC”－VIIIC’”所取之第8A及8B圖所示的TFT陣列面板之剖視圖；第9圖為TFT陣列面板處於第8A至8C圖所示步驟後之步驟中之剖視圖；第10A及10B圖為TFT陣列面板處於第9圖所示步驟後之步驟中之佈局圖；第10C圖為沿著線XC－XC’、XC’－XC”、及XC”－XC’”所取之第10A及10B圖所示的TFT陣列面板之剖視圖；第11A及11B圖為TFT陣列面板處於第10A至10C圖所示步驟後之步驟中之佈局圖；第11C圖為沿著線XIC－XIC’、XIC’－XIC”、及XIC”－XIC’”所取之第11A及11B圖所示的TFT陣列面板之剖視圖；第12A及12B圖為TFT陣列面板處於第11A至11C圖所示步驟後之步驟中之佈局圖；第12C圖為沿著線XIIC－XIIC’、XIIC’－XIIC”、及XIIC”－XIIC’”所取之第12A及12B圖所示的TFT陣列面板之剖視圖。
 較佳實施例之詳細說明
下文將參照用以顯示本發明較佳實施例的圖式來更完整地描述本發明的實施例。然而，本發明可以許多不同形式實施且不應視為侷限於此處所述的實施例。類似的編號代表各圖中類似的元件。
圖中，為了清楚起見誇大顯示層及區的厚度。類似的編號代表各圖中類似的元件。請瞭解當一諸如層、區、或基材等元件被稱為“位於”另一元件“上”(on)時，其可直接地位於另一元件上或者亦可出現有中介元件。相對地，當一元件被稱為“直接地位於”另一元件“上”(directly on)時，未出現中介元件。
現在參照圖式來描述液晶顯示器(作為根據本發明的一實施例之顯示器裝置的一範例)。然而，實施例可配合使用諸如OLED顯示器等其他顯示器類型。
參照第1及2圖，詳細地描述根據本發明的一實施例之一LCD。
第1圖為根據本發明的一實施例之一LCD的方塊圖，而第2圖為一LCD面板總成的結構圖，其包括根據本發明的一實施例之一LCD的一像素之等效電路圖。
參照第1圖，根據一實施例之一LCD係包括一LC面板總成300、連接至面板總成300之一閘驅動器400及一資料驅動器500、一連接至資料驅動器500之灰電壓產生器800、及一用以控制上述元件之信號控制器600。
參照第1圖，面板總成300係包括複數個顯示信號線G1 －Gn 及D1 －Dm 以及與其連接且大致配置於一矩陣中之複數個像素PX。第2圖所示的結構圖中，面板總成300係包括下及上面板100及200以及一介於其間之LC層3。
顯示信號線G1 －Gn 及D1 －Dm 配置於下面板100上，且包括用以傳輸閘信號(亦稱為“掃描信號”)之複數個閘線G1 －Gn 及用以傳輸資料信號之複數個資料線D1 －Dm 。閘線G1 －Gn 大致在一列方向中延伸且大致平行於彼此，而資料線D1 －Dm 大致在一行方向中延伸且大致平行於彼此。
各像素PX係包括一連接至信號線G1 －Gn 及D1 －Dm 之相關聯的信號線Gi 及Dj 之切換元件Q，一LC電容器Clc，及(如果需要的話)一連接至切換元件之儲存電容器Cst。若需要，可省略儲存電容器Cst。
包括一TFT之切換元件Q係設置於一下面板100上，且具有三個終端：一控制終端，其連接至閘線G1 －Gn 的閘線Gi ；一輸入終端，其連接至資料線D1 －Dm 的Dj ；及一輸出終端，其連接至LC電容器Clc及儲存電容器Cst兩者。
LC電容器Clc係包括一設置於下面板100上之像素電極190及一設置於一上面板200上之共同電極270，作為兩終端。配置於兩電極190及270之間的LC層3係作為LC電容器Clc的一介電質。像素電極190連接至切換元件Q，而共同電極270被供應一共同電壓Vcom且覆蓋上面板200的一整個表面。不同實施例(未顯示於第2圖)中，共同電極270可設置於下面板100上，兩電極190及270可具有板或條紋的形狀。
儲存電容器Cst係為用於LC電容器Clc之一輔助電容器。部分實施例中，儲存電容器Cst係包括像素電極190，及一設置於下面板100上之分離的信號線，其經由一絕緣體至少部分地重疊於像素電極190。下面板100上之信號線係被供應一諸如共同電壓Vcom等預定電壓。部分實施例中，儲存電容器Cst係包括像素電極190及一稱為先前閘線之相鄰閘線，其經由一絕緣體至少部分地重疊於像素電極190。
對於彩色顯示器，各像素PX獨特地代表三原色的一者(亦即，空間性區分)，或者各像素PX依序代表三原色(亦即，時間區分)，所以三原色的一空間性或時間性總和被辨識成為一所需要的色彩。第2圖顯示空間性區分之一範例，其中各像素設有一色濾器230；譬如紅、綠及藍[ L G G 1 ] 色濾器的一者，其位於面對像素電極190之上面板200的一區域中。
第2圖顯示空間性區分之一範例，其中各像素設有一色濾器230，譬如紅、綠及藍[ L G G 1 ] 色濾器的一者，其位於面對像素電極190之上面板200的一區域中。或者，色濾器230係設置於下面板100上之像素電極190上或下。
一或多個偏振器(未圖示)係附接至面板100及200。
一有機發光顯示器(OLED)的各像素PX係包括一連接至信號線G1 －Gn 及D1 －Dm 的一相關聯閘線Gi 及資料線Dj 之切換元件(未圖示)，一驅動元件(未圖示)，及連接至切換及驅動元件之電容器。OLED包括一陽極(電洞注射電極)、一陰極(電子注射電極)、及一介於其間之有機光發射層。
再度參照第1圖，灰電壓產生器800係產生兩組的複數個灰電壓，其中複數個灰電壓的各者係與相關聯像素PX的一所需要透射比(transmittance)相關聯。一組中之灰電壓係相對於共同電壓Vcom具有一正極性，而另一組中者則相對於共同電壓Vcom具有一負極性。
閘電極400連接至面板總成300的閘線G1 －Gn 且從一外部裝置產生閘通(gate－on)電壓Von及閘斷(gate－off)電壓Voff以產生閘信號以施用至閘線G1 －Gn 。閘驅動器400安裝在面板總成300上，且其可包括複數個IC(積體電路)晶片。
閘電極500連接至面板總成300的資料線D1 －Dm 且將選自灰電壓產生器800所供應的灰電壓之資料電壓施加至資料線D1 －Dm 。資料驅動器500亦安裝在面板總成300上，且其亦可包括複數個IC晶片。
驅動器400及500的IC晶片可安裝在撓性印刷電路(FPC)膜上作為一TCP(卷帶載體封裝)，且附接至LC面板總成300。或者，驅動器400及500可連同顯示信號線G1 －Gn 及D1 －Dm 以及TFT切換元件Q被整合在面板總成300內。
信號控制器600係控制閘驅動器400及資料驅動器500，且其可安裝在一印刷電路板(PCB)上。
現在將參照第3至6圖及第1及2圖詳細地描述根據本發明的一實施例之用於一LCD之一TFT陣列面板。
根據本發明的實施例，將相對於像素PX及閘及資料驅動器400及500各別地描述併入有N及P型摻雜區之顯示器裝置元件的範例。閘及資料驅動器400及500可各包括N及P型區。
第3圖為根據本發明的一實施例之第1及2圖所示的TFT陣列面板之佈局圖；第4圖為沿著線IV－IV’－IV”所取之第3圖所示的顯示器區域之剖視圖；第5圖為根據本發明的一實施例之第1及2圖所示的閘驅動器之一電晶體的佈局圖；第6圖為沿著線VI－VI’所取之第5圖所示的薄膜電晶體之剖視圖。
一較佳在部分實施例中含有氧化矽(SiO2 )且在其他實施例中含有氮化矽(SiNx)之阻絕膜111係形成於一可能含有一諸如透明玻璃、石英或藍寶石等材料之絕緣基材110上。阻絕膜111可具有一雙層式結構。
較佳含有多晶矽之複數個半導體島部151a及151b係形成於阻絕膜111上。半導體島部151a包括含有N型傳導性雜質之外來區，而島部151b包括含有P型傳導性雜質之外來區。半導體島部151a及151b進一步包括至少一含有相對較少個傳導性雜質之本徵區。
對於顯示區域的半導體島部151a，本徵區係包括一通路區154a及一儲存區157a。外來區摻雜有諸如磷(P)及砷(As)等N型雜質，且其包括諸如相對於通路區154a及假體區159彼此分離的源及汲區153a及155a等複數個重度摻雜區。外來區進一步包括摻雜有P型雜質之假體區158，及配置於本徵區154a及157a之間的複數個輕度摻雜區152，及重度摻雜區153a、155a及159。此處，源及汲區的數量可能改變，且通路區的數量可能依據源及汲區數量而變。
對於驅動器的半導體島部151b，本徵區係包括一通路區154b，而外來區亦摻雜有諸如硼(B)及鎵(Ga)等P型雜質。外來區包括相對於通路區154彼此分離之諸如源及汲區153b及155b等複數個重度摻雜區。
輕度摻雜區152比起重度摻雜區153a、155a及159具有相對較小的厚度及高度，且配置成接近半導體島部151a的表面。配置於源區153a與通路區154a之間及汲區155a與通路區154a之間之輕度摻雜區152係稱為“輕度摻雜汲(LDD)區”，且其可大致防止TFT的漏電流。LDD區可由大致不含雜質之偏移區所取代。
一包含氧化矽(SiO2 )或氮化矽(SiNx)之閘絕緣層140形成於半導體島部151a及151b上。
包括複數個閘線121之複數個閘導體、複數個儲存電極線131及複數個閘電極124b係分別形成於閘絕緣層140上。
用以傳輸閘信號之閘線121係大致在一橫向方向(第3圖的水平方向)中延伸且包括用於像素之複數個閘電極124b且其往下突起以重疊於半導體島部151b的通路區154b。各閘線121可包括一具有大面積之擴張的端部以接觸另一層或一外部驅動電路，閘線121可直接地連接至一閘驅動電路以產生閘信號。閘驅動電路可整合在基材10上。
儲存電極線131係被供應一諸如共同電壓等預定電壓，而其包括往上且往下突起且重疊於半導體島部151a的儲存區157a之複數個儲存電極137。
閘電極124b重疊於半導體島部154b的通路區154b，且連接至信號線(未圖示)以施加一控制信號。
閘導體121、131及124b較佳包含一低電阻係數材料。該材料可包括一諸如Al及Al合金(譬如Al－Nd)等含鋁(Al)金屬、一諸如Ag及Ag合金等含銀(Ag)金屬、一諸如Cu及Cu合金等含銅金屬、一諸如Mo及Mo合金等含鉬(Mo)金屬、鉻(Cr)、鈦(Ti)及鉭(Ta)。閘導體121、131及124b可具有一包含呈現不同物理特徵的兩膜之多層式結構。兩膜的一者較佳包含一諸如含Al金屬、含Ag金屬及/或含Cu金屬等低電阻係數金屬以降低閘導體121、131、124a及124b中的信號延遲及/或壓降。另一膜較佳包含一諸如Cr、Mo、Mo合金、Ta或Ti等材料，其係為與諸如氧化銦錫(ITO)及氧化銦鋅(IZO)等其他材料具有良好物理、化學及電性接觸特徵之材料。兩膜的組合之良好範例係為一下Cr膜及一上Al－Nd合金膜，以及一下Al膜及一上Mo膜。
此外，閘導體121、131及124b的側向側相對於基材110的一表面呈傾斜，而其傾斜角位於約30度至約80度的範圍。
一間層絕緣層160形成於閘導體121、131及124b上。實施例中，間層絕緣層160較佳包含一具有良好的扁平性特徵之光敏性有機材料，可由電漿增強化學氣相沉積(PECVD)形成之一諸如a－Si：C：O或a－Si：O：F等低介電常數(低k)絕緣材料，或一諸如氮化矽或氧化矽等無機材料。
間層絕緣層160具有複數個接觸孔163、165、166、167及168而分別地曝露出源區153a及153b、汲區155a及155b、及假體區158。
包括複數個資料線171之複數個資料導體、用於像素之複數個汲電極175a、及用於驅動器之複數個源及汲電極173b及175b係形成於間層絕緣層160上。
用於傳輸資料電壓之資料線171係大致在縱向方向(第3圖中呈現垂直且進入第4圖頁面)中延伸並與閘線121[ L G G 2 ] 交叉。各資料線171包括經由接觸孔163連接至源區153a之用於像素之複數個源電極173a。各資料線171可包括一具有大面積之擴張的端部以接觸另一層或一外部驅動電路。資料線171可直接地連接至一資料驅動電路以產生資料信號。資料驅動電路可整合在基材110上。
源電極173b經由接觸孔166連接至源區153b。源及汲電極173b及175b彼此分離，且可連接至其他信號線。
汲電極175a及175b係與源電極173a及173b分離且經由接觸孔165及167連接至汲區155a及155b。汲電極175a亦經由接觸孔168連接至假體區158，且重疊於儲存電極137以形成一儲存電容器。
資料導體171、175a、173b及175b較佳包含一包括Cr、Mo、Ti、Ta等耐火金屬，或其合金。其可具有一較佳包括一低電阻係數膜及一呈現良好接觸特徵的膜之多層式結構。可使用之多層式結構的良好範例係包括具有一Mo下膜、一Al中膜、及一Mo上膜之結構，以及具有一Cr下膜及一Al－Nd上膜以及一Al下膜及一Mo上膜之組合之上述結構。
就像閘導體121、131及124b，資料導體171、175a、173b及175b相對於基材110的一表面具有推拔狀側，且其傾斜角位於從約30度至約80度的範圍。
一鈍化層180形成於資料導體171、175a、173b及175b以及間層絕緣層160上。部分實施例中，鈍化層180較佳包含一具有良好扁平性特徵之光敏性有機材料，一諸如a－Si：C：O或a－Si：O：F(其可由PECVD形成)等低介電絕緣材料，或一諸如氮化矽或氧化矽等無機材料。
鈍化層180具有複數個接觸孔185及182而分別曝露出汲電極175a及資料線171的端部179。鈍化層180及間層絕緣層160可進一步具有曝露出閘線121端部之複數個接觸孔(未圖示)。
複數個像素電極190及較佳由一諸如ITO或IZO等透明導體及一諸如Al或Ag等不透明反射性導體的至少一者製造之複數個接觸輔助物82係形成於鈍化層180上。
像素電極190經由接觸孔185物理性及電性連接至汲電極175a以使像素電極190經由汲電極175a從汲區155a接收資料電壓。
接觸輔助物82經由接觸孔182連接至資料線171的端部179。接觸輔助物82保護端部179且與端部179對於外部裝置的黏著產生互補。
再度參照第2圖，施加至像素電極190的資料電壓及施加至上面板200的共同電極270之共同電壓係在相關聯的像素區中產生電場。局部電場決定了液晶分子在一配置於一特定像素電極190與共同電極270之間的液晶層3中之定向。
如上述，一像素電極190及一共同電極270係形成一液晶電容器，而一像素電極190及一與其連接的汲區155a及一包括儲存電極137之儲存電極線131係形成一儲存電容器。
第1至6圖所示的實施例中，藉由像素電極190與儲存電極線131及汲電極175a之重疊、以及儲存電極137與汲電極175a及儲存電極157之重疊來提供儲存電容，如下述。
汲電極175a同時地接觸分別摻雜有N及P型雜質之外來區155a及158。為此，可在液晶顯示器反轉(inversion)時維持儲存電容器的均勻儲存電容。也就是說，施加至汲電極175a的像素電壓可高於或低於儲存電極137的預定電壓。當施加至汲電極175a的像素電壓高於儲存電極137的預定電壓時，電場形成於具有P型雜質的假體區158與儲存電極137之間，而儲存電容形成於儲存區157a與儲存電極137之間。當施加至汲電極175a的像素電壓小於儲存電極137的預定電壓時，電場形成於具有N型雜質的汲區155a與儲存電極137之間，且儲存電容器形成於儲存區157a與儲存電極137之間。為此，儲存電容器可具有均勻的儲存電容。
尚且，因為閘絕緣層140(其作為用於包括儲存區157a及儲存電極137的儲存電容器之一介電質)為薄型，儲存電容可比起其他組態在一相對較小區域中呈現相對較大。此外，因為不需額外程序即可形成儲存電容器，簡化了薄膜電晶體陣列面板的製程。
現在，參照第7A至12C圖及第3至6圖詳細地描述根據本發明的一實施例之一製造第3至6圖所示的TFT陣列面板之方法。
第7A及7B圖為根據本發明的一實施例之第3至6圖所示的TFT陣列面板處於其製造方法的第一步驟中之佈局圖；第7C圖為第7A及7B圖所示的TFT陣列面板沿著線VIIC－VIIC’、VIIC’－VIIC”及VIIC”－VIIC’”所取之剖視圖；第8A及8B圖為TFT陣列面板處於第7A至7C圖所示步驟後之步驟中之佈局圖；第8C圖為第8A及8B圖所示的TFT陣列面板沿著線VIIIC－VIIIC’、VIIIC’－VIIIC”及VIIIC”－VIIIC’”所取之剖視圖；第9圖為TFT陣列面板處於第8A至8C圖所示步驟後之步驟中之剖視圖；第10A及10B圖為TFT陣列面板處於第9圖所示步驟後之步驟中之佈局圖；第10C圖為第10A及10B圖所示的TFT陣列面板沿著線XC－XC’、XC’－XC”、及XC”－XC’”所取之剖視圖；第11A及11B圖為TFT陣列面板處於第10A至10C圖所示步驟後之步驟中之佈局圖；第11C圖為第11A及11B圖所示的TFT陣列面板沿著線XIC－XIC’、XIC’－XIC”、及XIC”－XIC’”所取之剖視圖；第12A及12B圖為TFT陣列面板處於第11A至11C圖所示步驟後之步驟中之佈局圖；第12C圖為第12A及12B圖所示的TFT陣列面板沿著線XIIC－XIIC’、XIIC’－XIIC”、及XIIC”－XIIC’”所取之剖視圖。
參照第7A至7C圖，一阻絕膜111形成於一絕緣基材1110上，其上沉積有一較佳由非晶矽製造的半導體層。半導體層隨著由雷射退火、爐具退火、或固體化所結晶，且藉由微影術及蝕刻予以圖案化以形成複數個半導體島部151a及151b。
參照第8A及8C圖，沉積一較佳由氧化矽或氮化矽製成的閘絕緣層140，且其上沉積有一閘導體膜。
接著，其上形成一罩幕金屬層，而光阻(未圖示)形成於罩幕金屬上。閘導體膜及罩幕金屬層利用光阻作為一蝕刻罩幕而被圖案化以形成一罩幕MP、包括複數個含有閘電極124a的閘線121之複數個閘導體及半導體島部151b上的複數個儲存導體130a、及半導體島部151b上的複數個電極導體120a。在此時，閘導體120a完全地覆蓋半導體島部151b，而閘導體膜相對於摻雜罩幕MP被過度蝕刻。過度蝕刻使得閘導體121、130a及120a的邊緣位於摻雜罩幕MP的邊緣內。罩幕金屬層係包含一相對於閘導體膜材料具有高蝕刻選擇性的材料。罩幕金屬層材料亦可具抗熱及抗化學性。閘導體材料較佳包括鋁，且罩幕金屬材料較佳包括鉻。
接著，移除光阻，且藉由一諸如PECVD或電漿乳化等摻雜程序以低能量(譬如約3至40 eV)將高濃度N型雜質導入半導體島部151a及151b。結果，配置於罩幕MP底下之半導體島部151a及151b區域未被摻雜，而未配置於罩幕MP底下之半導體島部151a區域則被重度摻雜。此步驟形成源及汲區153a及155a、假體區159、通路區154a、及假體儲存區157a。以低能量導入摻雜物材料將可防止可能由用來穩定化TFT特徵的高電壓所造成之損害。光阻可在摻雜程序之後被移除。
參照第9圖，罩幕MP係被移除而低濃度N型雜質以高能量植入半導體島部151a及151b(譬如，利用掃描設備或離子束設備)以使配置於閘導體121、130a及120a底下之半導體島部151及151b區域未被摻雜，而未配置於閘導體121、130a及120a底下之半導體島部151a區域則被重度摻雜。這在通路區154a及假體區157a的上側部處形成輕度摻雜區152。為了形成輕度摻雜區152，可使用一形成於閘電極124a側邊處之間隔件。
參照第10A至10C圖，形成一光阻PR。部分PR完全地覆蓋包括半導體島部151a但儲存導體130a部分除外之顯示區域，且其覆蓋與驅動器的半導體島部151b相對之電極導體120a部分。電極導體120a及儲存導體130a係利用光阻PR被圖案化。這形成複數個閘電極124b及包括儲存電極137之儲存電極線131以曝露出半導體島部151a及151b部分。其後，高濃度P型雜質藉由一諸如PECVD或電漿乳化等程序以一低能量(譬如約3至40 eV)植入半導體島部151a及151b內。結果，配置於光阻PR底下之半導體島部151a及151b區域未被摻雜，而未配置於光阻PR底下之半導體島部151a及151b區域則被重度摻雜。這形成一假體區158、一儲存區157、源及汲區153b及155b、及通路區154b。
參照第11A至11C圖，一間層絕緣層160被沉積且圖案化以形成複數個接觸孔163、165、166、167及168而曝露出源區153a及153b、汲區155a及155b、及假體區158。
接著，包括複數個含有用於像素區之源電極173a的資料線171之複數個資料導體、用於像素區之複數個汲電極175a、及用於驅動器之複數個源及汲電極173b及175b係形成於間層絕緣層160上。
參照第12A至12C圖，一鈍化層180被沉積且圖案化以形成複數個接觸孔185而曝露出用於像素區之汲區155a。
參照第3及4圖，複數個像素電極190形成於鈍化層180上。
如上述，因為汲電極連接至P及N型區，不論施加至汲電極的電壓如何，皆可維持儲存電容。
尚且，可在一小區域中盡量加大儲存電容，而增進開口比。不需額外處理即可形成儲存電容器，故簡化了所產生的薄膜電晶體陣列面板之製程。
上文描述可適用於諸如OLED等其他扁平面板顯示器裝置類型。
雖然已經在上文中詳細地描述本發明的較佳實施例，顯然應瞭解熟習該技術者所瞭解之此處所教導之基本新穎概念的許多變異及/或修改仍將落在如申請專利範圍所界定之本發明的精神及範圍內。
110．．．基材
173a,173b．．．源電極
111．．．阻絕膜
175a,175b．．．汲電極
121．．．閘線
160．．．間層絕緣層
131．．．儲存電極線
180．．．鈍化層
124a,124b．．．閘電極
190．．．像素電極
140．．．閘絕緣層
182,185．．．接觸孔
151a,151b．．．半導體
Q．．．切換元件
171．．．資料線
第1圖為根據本發明的一實施例之一LCD的方塊圖；第2圖為根據本發明的一實施例之一LCD的一像素之等效電路圖；第3圖為根據本發明的一實施例之第1及2圖所示的TFT陣列面板之佈局圖；第4圖為沿著線IV－IV’－IV”所取之第3圖所示的顯示器區域的剖視圖；第5圖為根據本發明的一實施例之第1及2圖所示的閘驅動器之一電晶體的佈局圖；第6圖為沿著線VI－VI’所取之第5圖所示的薄膜電晶體之剖視圖；第7A及7B圖為根據本發明的一實施例之第3至6圖所示的TFT陣列面板處於其製造方法的第一步驟中之佈局圖；第7C圖為沿著線VIIC－VIIC’、VIIC’－VIIC”、及VIIC”－VIIC’”所取之第7A及7B圖所示的TFT陣列面板之剖視圖；第8A及8B圖為TFT陣列面板處於第7A至7C圖所示步驟後之步驟中之佈局圖；第8C圖為沿著線VIIIC－VIIIC’、VIIIC’－VIIIC”、及VIIIC”－VIIIC’”所取之第8A及8B圖所示的TFT陣列面板之剖視圖；第9圖為TFT陣列面板處於第8A至8C圖所示步驟後之步驟中之剖視圖；第10A及10B圖為TFT陣列面板處於第9圖所示步驟後之步驟中之佈局圖；第10C圖為沿著線XC－XC’、XC’－XC”、及XC”－XC’”所取之第10A及10B圖所示的TFT陣列面板之剖視圖；第11A及11B圖為TFT陣列面板處於第10A至10C圖所示步驟後之步驟中之佈局圖；第11C圖為沿著線XIC－XIC’、XIC’－XIC”、及XIC”－XIC’”所取之第11A及11B圖所示的TFT陣列面板之剖視圖；第12A及12B圖為TFT陣列面板處於第11A至11C圖所示步驟後之步驟中之佈局圖；第12C圖為沿著線XIIC－XIIC’、XIIC’－XIIC”、及XIIC”－XIIC’”所取之第12A及12B圖所示的TFT陣列面板之剖視圖。
3．．．LC層
100．．．下面板
190．．．像素電極
200．．．上面板
230．．．色濾器
270．．．共同電極
300．．．面板總成
Clc．．．LC電容器
Cst．．．儲存電容器
Dj．．．資料線
Gi．．．信號線
Q．．．切換元件

Claims (20)

  1. 一種薄膜電晶體陣列面板，包含：一基材；複數個半導體區，其位於該基材上，該等半導體區包括摻雜有一第一雜質類型之複數個源及汲區，一摻雜有一第二不同雜質類型之假體區，及一具有儲存及通路區之本徵區；一閘絕緣層，其覆蓋該等半導體區的至少一部分；一閘線，其包括一至少部分地重疊於該通路區且形成於該閘絕緣層上之閘電極；一儲存線，其包括一至少部分地重疊於該儲存區且形成於該閘絕緣層上之儲存電極；一資料線，其包括一連接至該源區且形成於該閘絕緣層上之源電極；一汲電極，其連接至該汲區及該假體區且形成於該閘絕緣層上；及一像素電極，其連接至該汲電極。
  2. 如申請專利範圍第1項之薄膜電晶體陣列面板，其中該第一雜質類型及該第二雜質的一者為N型而另一者為P型。
  3. 如申請專利範圍第2項之薄膜電晶體陣列面板，其中該汲電極可至少部分地重疊於該儲存電極。
  4. 如申請專利範圍第2項之薄膜電晶體陣列面板，進一步包含：一形成於該基材與該等半導體區之間的阻絕層。
  5. 如申請專利範圍第1項之薄膜電晶體陣列面板，進一步包含：配置於該源及汲區及該通路區之間的一或多個輕度摻雜區。
  6. 如申請專利範圍第5項之薄膜電晶體陣列面板，其中該儲存區定位在該汲區及該假體區之間。
  7. 一種顯示器面板，包含：一儲存區；一假體區，其在該儲存區的一第一側上定位為與該儲存區相鄰，該假體區摻雜有一第一雜質類型的雜質；一電晶體區，其在該儲存區的一第二側上定位為與該儲存區相鄰，該電晶體區摻雜有一不同於該第一雜質類型的第二雜質類型之雜質；一儲存電極，其至少部分地重疊於該儲存區且藉由一介電區與該儲存區分離；一電晶體電極，其連接至該電晶體區及該假體區，該電晶體電極至少部分地重疊於該儲存電極且藉由一介電區與該儲存電極分離；一像素電極區，其連接至該電晶體電極；及其中一儲存電容器包含該儲存電極、該儲存區、及用以使該儲存電極與該儲存區分離之介電區。
  8. 如申請專利範圍第7項之顯示器面板，其中該第一雜質類型為P型而該第二雜質類型為N型。
  9. 如申請專利範圍第7項之顯示器面板，其中該電晶體區包含一汲區。
  10. 如申請專利範圍第7項之顯示器面板，其中在操作中將一預定電壓施加至該儲存電極，且其中在操作中當施加至該電晶體電極之一像素電壓高於該預定電壓時，一電場形成於該假體區與該儲存電極之間。
  11. 如申請專利範圍第7項之顯示器面板，其中在操作中將一預定電壓施加至該儲存電極，且其中在操作中當施加至該電晶體電極之一像素電壓低於該預定電壓時，一電場形成於該電晶體區與該儲存電極之間。
  12. 如申請專利範圍第7項之顯示器面板，其中該電晶體電極大致重疊於該儲存電極。
  13. 如申請專利範圍第7項之顯示器面板，進一步包含一閘區，該閘區係定位為緊鄰於該電晶體區且藉由一閘絕緣區與其分離，且其中用以分離該儲存電極與該儲存區之介電質係位於與該閘絕緣區相同之層上。
  14. 一種顯示器，包含：一顯示器面板，該顯示器面板包含：－－一儲存區；－－一假體區，其在該儲存區的一第一側上定位為與該儲存區相鄰，該假體區摻雜有一第一雜質類型的雜質；－－一電晶體區，其在該儲存區的一第二側上定位為與該儲存區相鄰，該電晶體區摻雜有一不同於該第一雜質類型的第二雜質類型之雜質；－－一儲存電極，其至少部分地重疊於該儲存區且藉由一介電區與該儲存區分離；及－－一電晶體電極，其連接至該電晶體區及該假體區，該電晶體電極至少部分地重疊於該儲存電極且藉由一介電區與該儲存電極分離；－－一像素電極區，其連接至該電晶體電極；及－－其中一儲存電容器包含該儲存電極、該儲存區、及用以使該儲存電極與該儲存區分離之介電區；及一顯示材料；該顯示材料定位為緊鄰於該顯示器面板，該顯示材料包括一定位且構形為可回應該像素電極上的一信號來顯示一顯示影像元件之像素區。
  15. 如申請專利範圍第14項之顯示器，其中該第一雜質類型為P型而該第二雜質類型為N型。
  16. 如申請專利範圍第14項之顯示器，其中該電晶體區包含一汲區。
  17. 如申請專利範圍第14項之顯示器，其中在操作中將一預定電壓施加至該儲存電極，且其中在操作中當施加至該電晶體電極之一像素電壓高於該預定電壓時，一電場形成於該假體區與該儲存電極之間。
  18. 如申請專利範圍第14項之顯示器面板，其中在操作中將一預定電壓施加至該儲存電極，且其中在操作中當施加至該電晶體電極之一像素電壓低於該預定電壓時，一電場形成於該電晶體區與該儲存電極之間。
  19. 如申請專利範圍第14項之顯示器面板，其中該電晶體電極大致重疊於該儲存電極。
  20. 如申請專利範圍第14項之顯示器面板，其中該顯示材料包含一液晶顯示材料及一有機發光二極體材料之至少一者。
TW095100609A 2005-01-31 2006-01-06 薄膜電晶體陣列面板 TWI392096B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050008557A KR101112549B1 (ko) 2005-01-31 2005-01-31 박막 트랜지스터 표시판

Publications (2)

Publication Number Publication Date
TW200631182A TW200631182A (en) 2006-09-01
TWI392096B true TWI392096B (zh) 2013-04-01

Family

ID=36755574

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095100609A TWI392096B (zh) 2005-01-31 2006-01-06 薄膜電晶體陣列面板

Country Status (5)

Country Link
US (1) US7612377B2 (zh)
JP (1) JP4926483B2 (zh)
KR (1) KR101112549B1 (zh)
CN (1) CN100568513C (zh)
TW (1) TWI392096B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7796223B2 (en) * 2005-03-09 2010-09-14 Samsung Electronics Co., Ltd. Liquid crystal display apparatus having data lines with curved portions and method
US7731377B2 (en) * 2006-03-21 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Backlight device and display device
KR100778514B1 (ko) * 2006-08-09 2007-11-22 삼성에스디아이 주식회사 유기 발광 표시 장치
JP4993292B2 (ja) * 2007-07-18 2012-08-08 カシオ計算機株式会社 表示パネル及びその製造方法
KR100882693B1 (ko) * 2007-09-14 2009-02-06 삼성모바일디스플레이주식회사 발광표시장치 및 그의 제조방법
TWI366034B (en) 2007-11-07 2012-06-11 Au Optronics Corp Lcd panel
TWI423310B (zh) 2011-06-10 2014-01-11 Au Optronics Corp 畫素結構
KR102097023B1 (ko) 2013-06-17 2020-04-06 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN105140237B (zh) * 2015-08-04 2018-06-12 武汉华星光电技术有限公司 阵列基板及其制备方法以及液晶显示器
CN111223874A (zh) * 2018-11-27 2020-06-02 北京铂阳顶荣光伏科技有限公司 薄膜场效应晶体管阵列结构及显示装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002006341A (ja) * 2000-06-26 2002-01-09 Seiko Epson Corp 液晶装置およびその製造方法
TW516238B (en) * 2000-08-28 2003-01-01 Sharp Kk Active matrix substrate, method of making the substrate, and display device
US20030038289A1 (en) * 1998-11-16 2003-02-27 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and manufacturing method thereof
JP2003149675A (ja) * 2001-11-15 2003-05-21 Hitachi Ltd 液晶表示装置
TW550531B (en) * 2002-02-07 2003-09-01 Chi Mei Optoelectronics Corp Pixel driving device of liquid crystal display
JP2003344866A (ja) * 2002-05-24 2003-12-03 Sony Corp 表示装置及びその製造方法
US20040099865A1 (en) * 2002-11-20 2004-05-27 Young-Mi Tak Thin film transistor array panel and manufacturing method thereof
JP2004165241A (ja) * 2002-11-11 2004-06-10 Sanyo Electric Co Ltd 半導体装置及びその製造方法
TW594120B (en) * 2001-09-26 2004-06-21 Samsung Electronics Co Ltd Thin film transistor array panel for liquid crystal display and method for manufacturing the same
US20050098785A1 (en) * 2003-11-12 2005-05-12 Chun-Gi You Display panel

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07104312A (ja) 1993-09-30 1995-04-21 Sanyo Electric Co Ltd 液晶表示装置の製造方法
KR0141774B1 (ko) 1994-06-17 1998-06-15 구자홍 액정표시장치 및 그 제조방법
KR100212273B1 (ko) 1995-01-20 1999-08-02 윤종용 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터구조 및 그 제조방법
JPH08213625A (ja) 1995-01-31 1996-08-20 Sony Corp アクティブマトリクス型表示装置及びその製造方法
JP3184771B2 (ja) * 1995-09-14 2001-07-09 キヤノン株式会社 アクティブマトリックス液晶表示装置
KR100192447B1 (ko) * 1996-05-15 1999-06-15 구자홍 액정표시장치의 제조방법
TW471180B (en) * 1996-06-28 2002-01-01 Seiko Epson Corp Thin film transistor, its manufacturing method, circuit and liquid crystal display apparatus using thin film transistor
KR100226494B1 (ko) * 1997-02-20 1999-10-15 김영환 액정표시장치 및 그 제조방법
KR100267981B1 (ko) 1997-07-25 2000-10-16 구자홍 액정표시장치제조방법
KR19990080208A (ko) 1998-04-14 1999-11-05 구자홍 액정표시장치의 제조방법
JP3941901B2 (ja) * 1998-04-28 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20000002472A (ko) 1998-06-20 2000-01-15 구자홍 액정표시장치 제조방법
US6313481B1 (en) * 1998-08-06 2001-11-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
US6593592B1 (en) * 1999-01-29 2003-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistors
JP2001337348A (ja) 2000-05-30 2001-12-07 Toshiba Corp アレイ基板およびその製造方法
TWI284529B (en) * 2000-12-18 2007-08-01 Sankyo Co A composition for lowering triglyceride
TW575777B (en) 2001-03-30 2004-02-11 Sanyo Electric Co Active matrix type display device
JP2002296619A (ja) 2001-03-30 2002-10-09 Sanyo Electric Co Ltd アクティブマトリクス型表示装置
KR100446940B1 (ko) 2001-08-29 2004-09-01 일진다이아몬드(주) 액정표시장치용 박막 트랜지스터 및 그 제조방법
US6822264B2 (en) * 2001-11-16 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
KR100859524B1 (ko) * 2002-07-11 2008-09-22 삼성전자주식회사 박막 트랜지스터 기판
KR100870013B1 (ko) * 2002-08-27 2008-11-21 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100482162B1 (ko) 2002-08-28 2005-04-14 엘지.필립스 엘시디 주식회사 구동회로부 일체형 액정표시장치용 박막트랜지스터의제조방법
KR100905469B1 (ko) * 2002-09-02 2009-07-02 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법
KR20040031138A (ko) * 2002-10-04 2004-04-13 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
TW586144B (en) 2002-11-15 2004-05-01 Toppoly Optoelectronics Corp Method of forming a liquid crystal display
JP3615212B2 (ja) 2003-09-17 2005-02-02 シャープ株式会社 スイッチング素子基板
KR100984359B1 (ko) * 2003-11-20 2010-09-30 삼성전자주식회사 박막 트랜지스터 표시판

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030038289A1 (en) * 1998-11-16 2003-02-27 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and manufacturing method thereof
JP2002006341A (ja) * 2000-06-26 2002-01-09 Seiko Epson Corp 液晶装置およびその製造方法
TW516238B (en) * 2000-08-28 2003-01-01 Sharp Kk Active matrix substrate, method of making the substrate, and display device
TW594120B (en) * 2001-09-26 2004-06-21 Samsung Electronics Co Ltd Thin film transistor array panel for liquid crystal display and method for manufacturing the same
JP2003149675A (ja) * 2001-11-15 2003-05-21 Hitachi Ltd 液晶表示装置
TW550531B (en) * 2002-02-07 2003-09-01 Chi Mei Optoelectronics Corp Pixel driving device of liquid crystal display
JP2003344866A (ja) * 2002-05-24 2003-12-03 Sony Corp 表示装置及びその製造方法
JP2004165241A (ja) * 2002-11-11 2004-06-10 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US20040099865A1 (en) * 2002-11-20 2004-05-27 Young-Mi Tak Thin film transistor array panel and manufacturing method thereof
US20050098785A1 (en) * 2003-11-12 2005-05-12 Chun-Gi You Display panel

Also Published As

Publication number Publication date
KR101112549B1 (ko) 2012-06-12
TW200631182A (en) 2006-09-01
JP4926483B2 (ja) 2012-05-09
US20060169984A1 (en) 2006-08-03
KR20060087739A (ko) 2006-08-03
US7612377B2 (en) 2009-11-03
CN1828910A (zh) 2006-09-06
CN100568513C (zh) 2009-12-09
JP2006227610A (ja) 2006-08-31

Similar Documents

Publication Publication Date Title
US8963137B2 (en) Organic light-emitting display device and method of fabricating the same
US6958252B2 (en) Flat panel display device and method of manufacturing the same
JP3999205B2 (ja) アクティブマトリックス型有機電界発光表示装置及びその製造方法
KR101272892B1 (ko) 어레이 기판
KR101106562B1 (ko) 어레이 기판 및 이의 제조방법
KR101314787B1 (ko) 어레이 기판
US8222638B2 (en) Array substrate for organic electroluminescent device
US8278661B2 (en) Thin film transistor, display device including the same, and method for manufacturing the same
KR101454190B1 (ko) 어레이 기판 및 이의 제조방법
US7732857B2 (en) Thin film transistor substrate and display apparatus having the same
US6744217B2 (en) Organic electro luminescence device
US20080197357A1 (en) Display panel and manufacturing method
TWI392096B (zh) 薄膜電晶體陣列面板
US6646308B2 (en) Flat panel display device
KR100605437B1 (ko) 어레이 기판 및 평면 표시 장치
US20060065894A1 (en) Thin film transistor array panel and manufacturing method thereof
KR20060053507A (ko) 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의제조 방법
KR20060039632A (ko) 박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법
KR20060040327A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060070366A (ko) 박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법