TWI392093B - 金屬氧化物半導體裝置及其製造方法 - Google Patents
金屬氧化物半導體裝置及其製造方法 Download PDFInfo
- Publication number
- TWI392093B TWI392093B TW98100728A TW98100728A TWI392093B TW I392093 B TWI392093 B TW I392093B TW 98100728 A TW98100728 A TW 98100728A TW 98100728 A TW98100728 A TW 98100728A TW I392093 B TWI392093 B TW I392093B
- Authority
- TW
- Taiwan
- Prior art keywords
- gate
- layer
- oxide layer
- region
- channel
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 70
- 229910044991 metal oxide Inorganic materials 0.000 claims description 67
- 150000004706 metal oxides Chemical class 0.000 claims description 67
- 239000000758 substrate Substances 0.000 claims description 25
- 229910052732 germanium Inorganic materials 0.000 claims description 19
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 238000005468 ion implantation Methods 0.000 claims description 6
- 238000001459 lithography Methods 0.000 claims description 4
- 229910000420 cerium oxide Inorganic materials 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims description 3
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical group [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 description 18
- 238000006731 degradation reaction Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 2
- 230000026683 transduction Effects 0.000 description 2
- 238000010361 transduction Methods 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Description
本發明係關於一種半導體裝置及其製造方法，詳言之，係關於一種金屬氧化物半導體裝置及其製造方法。
隨著目前元件尺寸的日益縮小，電晶體已進入奈米的世代(小於100奈米)，但是，隨著元件的微縮化，許多不良的因素也一一的浮現，因此對於在有限的晶圓空間內，如何達到更高的電晶體數目及單一快閃記憶體元件具有更多位元的電性表現，以及在微縮的尺寸下如何維持應有的電性特性，甚至獲得更好的特性，就成為了共同努力的方向。
元件及晶片面積縮小是必然的趨勢，而傳統元件需要有夠淺的接面深度以防止貫穿效應(punch through effects)，及夠低的串接電阻以提高驅動電流。然而，縮小的元件所造成的短通道效應(short-channel effects，SCEs)也是需要克服的。
在文獻中有利用超薄本體(ultrathin body，UTB)的架構，其揭示因元件的微縮，短通道效應越來越嚴重，藉由UTB可以提升元件的性能及閘極控制空乏區的能力，同時也降低了漏電流。另外，UTB也可以克服浮體效應(Floating-Body Effects，FBEs)。
在文獻中亦有利用兩層邊襯(spacer)的架構，即閘極外面第一層是氮化層(nitride)邊襯，第二層是氧化層(oxide)邊襯，兩層邊襯的高度差會影響到元件的性能。其中，第二層的氧化層邊襯是用來降低離子佈植所造成的通道直通(Channeling)效應。習知技術亦有揭示增加邊襯的厚度，可以降低米勒電容效應，可是同時也增加了源汲極的寄生串接阻抗。
因此，有必要提供一種創新且具進步性的金屬氧化物半導體裝置及其製造方法，以解決上述問題。
本發明提供一種金屬氧化物半導體裝置，包括：一基板及一閘極單元。該基板具有一矽層及一第一氧化層，該矽層形成於該第一氧化層上，該矽層具有一主動區，該主動區包括一第一區域及一第二區域，該第一區域定義為一通道，該第二區域具有複數個延伸部，該等延伸部具有至少一源極及至少一汲極，該通道、該源極及該汲極可不沿同一直線排列。該閘極單元包括：一閘極氧化層及一閘極層。該閘極氧化層覆蓋該通道。該閘極層覆蓋該閘極氧化層。
本發明另提供一種金屬氧化物半導體裝置之製造方法，包括以下步驟：(a)提供一基板，該基板具有一矽層及一第一氧化層，該矽層形成於該第一氧化層上；(b)移除部分該矽層，以形成一主動區，該主動區包括一第一區域及一第二區域，該第一區域定義為一通道，該第二區域具有複數個延伸部；(c)形成一閘極單元以覆蓋該通道；(d)形成一第二氧化層以覆蓋該主動區及該閘極單元；及(e)進行一離子佈植步驟，以於該等延伸部形成至少一源極及至少一汲極，其中該通道、該源極及該汲極可不沿同一直線排列。
本發明之金屬氧化物半導體裝置之源極/汲極數(電極數)可根據需求利用不同光罩圖形定義而得，其中通道、源極及汲極可不沿同一直線排列，其具有彎曲的電流流向，故通道所受到的汲極引發能障衰退效應較小。並且，因電極數較多，故可提高元件積集密度及系統設計的彈性，且可使其應用的單一快閃記憶體元件具有更多位元的電性表現，且可增加元件本身轉導及降低汲極引發能障衰退效應，電流也因此提升，故在電性方面具有優異的表現。再者，因為本發明之源極及汲極可配合覆蓋式或對準式閘極以完全自我對準方式形成，所以製程簡單、製程時間短且製造成本低，適合於三維(3D)積體電路。
參考圖1至圖11，其顯示本發明金屬氧化物半導體裝置之製造方法。配合參考圖1及圖2，首先提供一基板100，該基板100具有一底層10、一矽層11及一第一氧化層12，該第一氧化層12形成於該底層10上，該矽層11形成於該第一氧化層12上。其中，該底層10可為矽(Si)層，該基板100係可為矽覆絕緣(SOI)基板、玻璃基板、塑膠基版或塊材(BULK)基板。
接著，移除部分該矽層11，以形成一主動區111。其中，本發明係以微影技術移除部分該矽層11。該主動區111包括一第一區域112及一第二區域113，該第一區域112定義為一通道(以下該通道之元件符號同該第一區域)，該第二區域113具有複數個延伸部114。在本實施例中，該通道112位於該主動區111之中央區域，該等延伸部114則分佈於該通道112周圍，使得該主動區111實質上呈T形。
要強調的是，根據不同需求及應用使用特定形狀之光罩，則所形成之該主動區111實質上可呈L形(如圖3所示)、十字形(如圖4所示)、梳形(如圖5所示)、齒輪形(如圖6所示)等，但不限於上述該等形狀，且該等延伸部114可對稱或不對稱地分佈於該通道112周圍。
配合參考圖2及圖7，地毯式形成一閘極氧化層131以覆蓋該主動區111及該第一氧化層12。參考圖8，地毯式形成一閘極層132以覆蓋該閘極氧化層131。配合參考圖2及圖9，移除部分該閘極氧化層131及部分該閘極層132。在本實施例中係利用微影技術移除部分該閘極氧化層131及部分該閘極層132，以形成一閘極單元13。其中，在本實施例中未移除之該閘極氧化層131及該閘極層132覆蓋該通道112之頂面且覆蓋部分該等延伸部114。
參考圖10，要注意的是，若移除部分該閘極氧化層131及部分該閘極層132之步驟中，係使用寬度等於該通道112寬度之光罩，則未移除之該閘極氧化層131及該閘極層132是對準地形成於該通道112上，而不覆蓋該等延伸部114。
配合參考圖9、圖11及圖12，形成一第二氧化層14以覆蓋該主動區111及該閘極單元13，其中，圖12係顯示將該主動區111、該等延伸部114及該閘極單元13上方相對位置之該第二氧化層14撥除之示意圖，以更清楚描述及說明本發明金屬氧化物半導體裝置1(即金屬氧化物半導體電晶體，MOSFET)之內部結構。
在本實施例中，其係以沉積方法形成該第二氧化層14(圖11)。接著，以該第二氧化層14做為離子佈植時之散射層，進行一離子佈植步驟，以於該等延伸部114形成至少一源極115及至少一汲極116(圖12)，其中，該通道112、該源極115及該汲極116係可不沿同一直線排列。在本實施例中，係於該等延伸部114形成一源極115及二汲極116，其中該源極115位於T形之縱向底端，該等汲極116位於T形之橫向二側端。在其他應用中，亦可於該等延伸部114形成二源極及一汲極，而該汲極位於T形之縱向底端，該等源極位於T形之橫向二側端。要注意的是，該主動區111亦可為其他形狀(如圖3至圖6)，該等延伸部114可形成有一個或複數個源極及一個或複數個汲極，且源極及汲極之位置可自由排列設置。
再配合參考圖2、圖9、圖11及圖12，本發明之金屬氧化物半導體裝置1包括：一基板100、一閘極單元13及一第二氧化層14。其中，該基板100可為矽覆絕緣(SOI)基板、玻璃基板或塊材(BULK)基板。該基板100具有一底層10、一矽層11及一第一氧化層12，其中該底層10可為矽(Si)層。該第一氧化層12形成於該底層10上，該矽層11形成於該第一氧化層12上，該矽層11具有一主動區111，該主動區111包括一第一區域112及一第二區域113。在本實施例中，該第一區域112定義為一通道(以下該通道之元件符號同該第一區域)，該第二區域113具有複數個延伸部114，該等延伸部114具有至少一源極115及二汲極116，其中，該通道112、該源極115及該等汲極116可不沿同一直線排列。在本實施例中，該通道112位於該主動區111之中央區域，該等延伸部114則分佈於該通道112周圍，使得該主動區111實質上呈T形。
要強調的是，該主動區111亦可實質上呈L形(如圖3所示)、十字形(如圖4所示)、梳形(如圖5所示)、齒輪形(如圖6所示)等，但不限於上述該等形狀，且該等延伸部114可具有一源極及複數個汲極、一汲極及複數個源極，或複數個汲極及複數個源極，另外，該等延伸部114可對稱或不對稱地分佈於該通道周圍，而源極及汲極之位置可自由排列設置。
在本實施例中，該閘極單元13包括一閘極氧化層131及一閘極層132。該閘極氧化層131覆蓋該通道112之頂面且覆蓋該源極115與該等汲極116間之部分延伸部114。較佳地，該閘極氧化層131係為二氧化矽(SiO2
)，亦可為現今選用之各種高介電係數(High K)絕緣材質。
要注意的是，在其他應用中該閘極氧化層131亦可對準地形成於該通道112上，而不覆蓋該等延伸部114側面(如圖10所示)。上述僅係以T形主動區為例說明，可以理解的是，閘極氧化層是形成於各種形狀之主動區(如圖3至圖6)上。
該閘極層132覆蓋該閘極氧化層131。其中，該閘極層132可為多晶矽閘極、金屬閘極或當今使用之任何閘極層。在本實施例中，除該通道112上方相對位置之該閘極單元13之外，由於該源極115與該等汲極116間之該等延伸部114側面具有該閘極氧化層131及該閘極層132，其可視為另外二閘極單元，因此就本實施例之金屬氧化物半導體裝置1而言，其共具有三個閘極單元，藉此可提升該源極115與該等汲極116間之電流驅動力。
在本實施例中，該第二氧化層14係地毯式的覆蓋在該主動區111、該閘極單元13及該第一氧化層上(如圖11所示)，其在此是做為離子佈植時之散射層。較佳地，該第二氧化層14係為二氧化矽。
圖13至圖16為習知金屬氧化物半導體裝置與本發明具多源極之金屬氧化物半導體裝置及本發明具多汲極之金屬氧化物半導體裝置之比較結果。其中，本發明具多源極之金屬氧化物半導體裝置中之等效通道長度(Lg)係定義為每一源極與通道接面寬度之中間位置至最接近之汲極側邊之距離；本發明具多汲極之金屬氧化物半導體裝置之等效通道長度係定義為每一汲極與通道接面寬度之中間位置至最接近之源極側邊之距離。
圖13顯示習知金屬氧化物半導體裝置與本發明具多源極之金屬氧化物半導體裝置及本發明具多汲極之金屬氧化物半導體裝置之導通電流-漏電流關係圖。其中，曲線L131、L132及L133分別表示習知金屬氧化物半導體裝置、本發明具多源極之金屬氧化物半導體裝置及本發明具多汲極之金屬氧化物半導體裝置，在汲極偏壓為1.0V時之導通電流-漏電流關係曲線。如圖13所示，在相同汲極偏壓下，本發明具多源極或多汲極之金屬氧化物半導體裝置具有較高之導通電流及較低之漏電流，故具有較佳之性能表現。
圖14顯示習知金屬氧化物半導體裝置與本發明具多源極之金屬氧化物半導體裝置及本發明具多汲極之金屬氧化物半導體裝置之等效通道長度-門檻電壓關係圖。其中，曲線L141、L142及L143分別表示習知金屬氧化物半導體裝置、本發明具多源極之金屬氧化物半導體裝置及本發明具多汲極之金屬氧化物半導體裝置，在汲極偏壓為0.05V時之等效通道長度-門檻電壓關係曲線。如圖14所示，本發明具多源極或多汲極之金屬氧化物半導體裝置具有較小之門檻電壓偏離現象(roll-off phenomenon)。其中，在極小之汲極偏壓下，門檻電壓偏離現象小至可被忽略。
圖15為一習知金屬氧化物半導體裝置與本發明具多源極之金屬氧化物半導體裝置及本發明具多汲極之金屬氧化物半導體裝置之等效通道長度-汲極引發能障衰退效應(DIBL)關係圖。其中，曲線L151、L152及L153分別表示習知金屬氧化物半導體裝置、本發明具多源極之金屬氧化物半導體裝置及本發明具多汲極之金屬氧化物半導體裝置，在汲極偏壓為0.05V及1.0V時所計算得之等效通道長度-汲極引發能障衰退效應(DIBL)關係曲線。如圖15所示，在相同汲極偏壓下，本發明具多源極之金屬氧化物半導體裝置具有最佳之汲極引發能障衰退效應；而本發明具多汲極之金屬氧化物半導體裝置之汲極引發能障衰退效應較大(僅小幅大於習知金屬氧化物半導體裝置之汲極引發能障衰退效應)，其係因為該等汲極電場跨越至通道區域所致。
圖16顯示習知金屬氧化物半導體裝置與本發明具多源極之金屬氧化物半導體裝置及本發明具多汲極之金屬氧化物半導體裝置之等效通道長度-次臨界擺幅(subthreshold swing)關係圖。其中，曲線L161、L162及L163分別表示習知金屬氧化物半導體裝置、本發明具多源極之金屬氧化物半導體裝置及本發明具多汲極之金屬氧化物半導體裝置，在汲極偏壓為1.0V時之等效通道長度-次臨界擺幅關係曲線。如圖16所示，在相同汲極偏壓下，本發明具多源極或多汲極之金屬氧化物半導體裝置同樣具有極低之次臨界擺幅，且可同時改善短通道效應(Short-Channel Effects，SCEs)。
本發明之金屬氧化物半導體裝置之源極/汲極數(電極數)，可根據需求利用不同光罩圖形定義而得。其中通道、源極及汲極不像傳統鰭式金屬氧化物半導體電晶體(FINEFT)存在同一平面(即可不沿同一直線排列)，其具有彎曲的電流流向，即，不僅只有單一流向，所以通道所受到的汲極引發能障衰退效應較傳統金屬氧化物半導體電晶體小，並且，因電極數較多，故可提高元件積集密度及系統設計的彈性，且可使其應用的單一快閃記憶體元件具有更多位元的電性表現，且可增加元件本身轉導，電流也因此提升。此外，因為本發明之源極及汲極可配合覆蓋式或對準式閘極以完全自我對齊方式形成，所以製程簡單、製程時間短且製造成本低。
另外，本發明金屬氧化物半導體裝置亦有閘極氧化層及閘極層覆蓋通道之頂面且覆蓋源極與汲極間之結構，其在上側及二側形成多個通道，因此在相同的製程條件下，具有較佳之電流驅動力。
綜上所述，本發明金屬氧化物半導體裝置在電性方面，不論是導通/漏電流、汲極引發能障衰退效應、次臨界擺幅及轉導率等，都具有更優異的表現。
上述實施例僅為說明本發明之原理及其功效，並非限制本發明。因此習於此技術之人士對上述實施例進行修改及變化仍不脫本發明之精神。本發明之權利範圍應如後述之申請專利範圍所列。
1．．．本發明之金屬氧化物半導體裝置
10．．．底層
11．．．矽層
12．．．第一氧化層
13．．．閘極單元
14．．．第二氧化層
100．．．基板
111．．．主動區
112．．．第一區域
113．．．第二區域
114．．．延伸部
115．．．源極
116．．．汲極
131．．．閘極氧化層
132．．．閘極層
圖1至圖11顯示本發明金屬氧化物半導體裝置之製造方法；其中，圖11顯示本發明金屬氧化物半導體裝置之示意圖；
圖12顯示本發明金屬氧化物半導體裝置之內部結構示意圖；
圖13顯示習知金屬氧化物半導體裝置與本發明具多源極之金屬氧化物半導體裝置及本發明具多汲極之金屬氧化物半導體裝置之導通電流-漏電流關係圖；
圖14顯示習知金屬氧化物半導體裝置與本發明具多源極之金屬氧化物半導體裝置及本發明具多汲極之金屬氧化物半導體裝置之等效通道長度-門檻電壓關係圖；
圖15為一習知金屬氧化物半導體裝置與本發明具多源極之金屬氧化物半導體裝置及本發明具多汲極之金屬氧化物半導體裝置之等效通道長度-汲極引發能障衰退效應(DIBL)關係圖；及
圖16顯示習知金屬氧化物半導體裝置與本發明具多源極之金屬氧化物半導體裝置及本發明具多汲極之金屬氧化物半導體裝置之等效通道長度-次臨界擺幅(subthreshold swing)關係圖。
1．．．本發明之金屬氧化物半導體裝置
10．．．底層
12．．．第一氧化層
14．．．第二氧化層
111．．．主動區
Claims (18)
- 一種金屬氧化物半導體裝置，包括：一基板，具有一矽層及一第一氧化層，該矽層形成於該第一氧化層上，該矽層具有一主動區，該主動區包括一第一區域及一第二區域，該第一區域定義為一通道，該第二區域具有複數個延伸部，該等延伸部具有一源極及複數個汲極，該通道、該源極及該等汲極可不沿同一直線排列；及一閘極單元，包括：一閘極氧化層，覆蓋該通道；及一閘極層，覆蓋該閘極氧化層。
- 如請求項1之裝置，其中該基板係為矽覆絕緣(SOI)基板、玻璃基板、塑膠基版或塊材(BULK)基板。
- 如請求項1之裝置，其中該閘極氧化層覆蓋該通道之頂面。
- 如請求項1之裝置，其中該閘極氧化層覆蓋該通道之頂面及側面且覆蓋該源極與該等汲極間之部分該主動區之頂面及側面。
- 如請求項1之裝置，其中該閘極氧化層係為二氧化矽(SiO2 )或高介電係數(High K)絕緣材質。
- 如請求項1之裝置，其中該閘極層係為多晶矽閘極。
- 如請求項6之裝置，另包括一第二氧化層，地毯式的覆蓋該主動區及該閘極單元上。
- 如請求項1之裝置，其中該閘極層係為金屬閘極或多晶 矽閘極。
- 如請求項1之裝置，其中該主動區實質上呈T形、L形、十字形、梳形或齒輪形。
- 一種金屬氧化物半導體裝置之製造方法，包括以下步驟：(a)提供一基板，該基板具有一矽層及一第一氧化層，該矽層形成於該第一氧化層上；(b)移除部分該矽層，以形成一主動區，該主動區包括一第一區域及一第二區域，該第一區域定義為一通道，該第二區域具有複數個延伸部；(c)形成一閘極單元以覆蓋該通道；(d)形成一第二氧化層以地毯式的覆蓋該主動區及該閘極單元上；及(e)進行一離子佈植步驟，以於該等延伸部形成一源極及複數個汲極，其中該通道、該源極及該等汲極可不沿同一直線排列。
- 如請求項10之製造方法，其中在步驟(b)中係以微影技術移除部分該矽層。
- 如請求項10之製造方法，其中步驟(c)包括以下步驟：(cl)地毯式形成一閘極氧化層，以覆蓋該主動區及該第一氧化層；(c2)地毯式形成一閘極層，以覆蓋該閘極氧化層；及(c3)移除部分該閘極層及部分該閘極氧化層，以形成該閘極單元。
- 如請求項12之製造方法，其中在步驟(c3)中係以微影技術移除部分該閘極氧化層及部分該閘極層。
- 如請求項12之製造方法，其中在步驟(c3)中，未移除之該閘極氧化層及該閘極層覆蓋該通道之頂面。
- 如請求項12之製造方法，其中在步驟(c3)中，未移除之該閘極氧化層及該閘極層覆蓋該通道之頂面及側面且覆蓋部分該等延伸部之頂面及側面。
- 如請求項10之製造方法，其中在步驟(d)中係以沉積方法形成該第二氧化層。
- 一種金屬氧化物半導體裝置，包括：一基板，具有一矽層及一第一氧化層，該矽層形成於該第一氧化層上，該矽層具有一主動區，該主動區包括一第一區域及一第二區域，該第一區域定義為一通道，該第二區域具有複數個延伸部，該等延伸部具有一汲極及複數個源極，該通道、該等源極及該汲極可不沿同一直線排列；及一閘極單元，包括：一閘極氧化層，覆蓋該通道；及一閘極層，覆蓋該閘極氧化層。
- 一種金屬氧化物半導體裝置之製造方法，包括以下步驟：(a)提供一基板，該基板具有一矽層及一第一氧化層，該矽層形成於該第一氧化層上；(b)移除部分該矽層，以形成一主動區，該主動區包括 一第一區域及一第二區域，該第一區域定義為一通道，該第二區域具有複數個延伸部；(c)形成一閘極單元以覆蓋該通道；(d)形成一第二氧化層以地毯式的覆蓋該主動區及該閘極單元上；及(e)進行一離子佈植步驟，以於該等延伸部形成一汲極及複數個源極，其中該通道、該等源極及該汲極可不沿同一直線排列。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW98100728A TWI392093B (zh) | 2009-01-09 | 2009-01-09 | 金屬氧化物半導體裝置及其製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW98100728A TWI392093B (zh) | 2009-01-09 | 2009-01-09 | 金屬氧化物半導體裝置及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201027746A TW201027746A (en) | 2010-07-16 |
| TWI392093B true TWI392093B (zh) | 2013-04-01 |
Family
ID=44853290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW98100728A TWI392093B (zh) | 2009-01-09 | 2009-01-09 | 金屬氧化物半導體裝置及其製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI392093B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200715528A (en) * | 2005-06-30 | 2007-04-16 | Intel Corp | Block contact architectures for nanoscale channel transistors |
| US20080067613A1 (en) * | 2006-09-15 | 2008-03-20 | Anderson Brent A | Field effect transistor with raised source/drain fin straps |
| US20080283925A1 (en) * | 2005-11-21 | 2008-11-20 | Joerg Berthold | Multi-Fin Component Arrangement and Method for Manufacturing a Multi-Fin Component Arrangement |
-
2009
- 2009-01-09 TW TW98100728A patent/TWI392093B/zh not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200715528A (en) * | 2005-06-30 | 2007-04-16 | Intel Corp | Block contact architectures for nanoscale channel transistors |
| US20080283925A1 (en) * | 2005-11-21 | 2008-11-20 | Joerg Berthold | Multi-Fin Component Arrangement and Method for Manufacturing a Multi-Fin Component Arrangement |
| US20080067613A1 (en) * | 2006-09-15 | 2008-03-20 | Anderson Brent A | Field effect transistor with raised source/drain fin straps |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201027746A (en) | 2010-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100585178B1 (ko) | 금속 게이트 전극을 가지는 ＦｉｎＦＥＴ을 포함하는반도체 소자 및 그 제조방법 | |
| KR100748261B1 (ko) | 낮은 누설전류를 갖는 ｆｉｎ 전계효과트랜지스터 및 그제조 방법 | |
| US8916444B2 (en) | Non-uniform channel junction-less transistor | |
| KR101018893B1 (ko) | 다중 게이트 전계 효과 트랜지스터 구조 및 그 제조 방법 | |
| US7470951B2 (en) | Hybrid-FET and its application as SRAM | |
| US7564105B2 (en) | Quasi-plannar and FinFET-like transistors on bulk silicon | |
| US9455275B2 (en) | High voltage semiconductor devices | |
| CN101740621B (zh) | 具有金属源极的隧道场效应晶体管 | |
| CN103258846B (zh) | 双栅极横向mosfet | |
| US7919364B2 (en) | Semiconductor devices and methods of manufacture thereof | |
| US20040191980A1 (en) | Multi-corner FET for better immunity from short channel effects | |
| US11183591B2 (en) | Lateral double-diffused metal-oxide-semiconductor (LDMOS) fin field effect transistor with enhanced capabilities | |
| JP2019075590A (ja) | フィン型電界効果トランジスタ | |
| WO2011066726A1 (zh) | 混合材料积累型圆柱体全包围栅cmos场效应晶体管 | |
| US20060208300A1 (en) | Finfet-type semiconductor device and method for fabricating the same | |
| CN111244185A (zh) | 一种鳍式横向双扩散功率器件 | |
| US20180323287A1 (en) | Semiconductor structures and fabrication methods thereof | |
| JP2008028263A (ja) | 半導体装置 | |
| US10714477B2 (en) | SiGe p-channel tri-gate transistor based on bulk silicon and fabrication method thereof | |
| CN113299554A (zh) | 一种非对称mosfet及其制造方法以及半导体器件 | |
| TWI392093B (zh) | 金屬氧化物半導體裝置及其製造方法 | |
| KR101160084B1 (ko) | 낮은 누설전류를 갖는 반도체 메모리 소자 | |
| KR101709541B1 (ko) | 들려진 드레인 영역을 갖는 터널링 전계효과 트랜지스터 | |
| CN104952730B (zh) | 半导体结构及其形成方法 | |
| Yadav et al. | Multiple gate field-effect transistors for future cmos technologies |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |