TWI392057B - 薄膜電晶體陣列基板及其製造方法 - Google Patents

Description

薄膜電晶體陣列基板及其製造方法

本發明係關於一種薄膜電晶體陣列基板及其製造方法，特別是一種應用於液晶顯示器之薄膜電晶體陣列基板及其製造方法。

隨著技術演進，各種顯示器製造技術不斷被開發出來，例如使用平坦化絕緣層技術。其於薄膜電晶體陣列完成後，在形成透明電極之前，先形成一具感光性的平坦化絕緣層，其厚度通常比使用氮化矽及氧化矽等材料的絕緣層厚度厚，並有較低的介電係數，除了具有平坦化功用亦有較佳的絕緣效果，詳如下述。

請一併參考第1A及1B圖，第1A圖繪示先前技術之薄膜電晶體陣列基板之上視圖。第1B圖例示先前技術之薄膜電晶體陣列基板之剖面示意圖，為便於顯示先前技術之特徵，第1A圖僅例示部分結構，較詳細之薄膜電晶體陣列基板結構，請參見第1B圖，且將上述結構繪示於同一剖面圖，並以分隔線區隔為A-A’、B-B’及C-C’區域，分別繪示沿第1A圖中之A-A’、B-B’及C-C’剖面線之剖面結構。薄膜電晶體陣列基板1包含一基板10，基板10上定義有一顯示區11(參見A-A’剖面線所標示區域)及一襯墊區12(參見虛線內區域)，其中襯墊區12包含一閘極墊區12a及一資料墊區12b(參見B-B’及C-C’剖面線所標示區域)。一圖案化第一金屬層13，設置於基板10上，圖案化第一金屬層13包含位於顯示區11之一閘極131、位於閘極墊區12a內之一閘極墊132以及連接閘極131與閘極墊132之一閘極線133。一圖案化第一絕緣層14覆蓋於基板10與圖案化第一金屬層13上。一圖案化半導體層15，設置於閘極131上方之圖案化第一絕緣層14上。一圖案化第二金屬層16設置於顯示區11之圖案化第一絕緣層14上，並覆蓋部分圖案化半導體層15，圖案化第二金屬層16包含位於顯示區11之源極161、汲極162、位於資料墊區12b之資料墊163及用以連接源極161與資料墊163之一資料線164，前述之連接關係繪示於第1A圖。須說明的是，源極161與汲極162，至少部分分別設置於閘極131兩側的圖案化半導體層15上。

承上所述，一圖案化第二絕緣層17，覆蓋於顯示區11、閘極墊區12a及資料墊區12b上，需說明的是，第1A圖中為了方便表達第1B圖上視圖視覺效果與說明，故省略圖案化第二絕緣層17繪製。接著，一圖案化平坦層18設置於顯示區11之圖案化第二絕緣層17之上。

第2圖係為先前技術之薄膜電晶體陣列基板1使用一半色調網點光罩24之示意圖。在形成第1B圖結構之製程中，平坦層18’經由一半色調網點光罩24(Half Tone Mask)之微影製程後，形成開口19’、20’及21’。接著以該平坦層18’為罩幕，蝕刻第一絕緣層14與第二絕緣層17，以於汲極接觸窗19暴露出部分汲極162、於第一接觸窗20及第二接觸窗21暴露出部分閘極墊132及資料墊163。接著，移除襯墊區12的平坦層18’後，形成一畫素電極22於圖案化平坦層18之上，並覆蓋汲極接觸窗19，以電性連接至汲極162。形成一襯墊導電層23覆蓋第一接觸窗20及第二接觸窗21，以電性連接至閘極墊132與資料墊163，即形成如第1B圖結構。

前述結構具有下列問題。若圖案化平坦層18在閘極墊區12a及資料墊區12b上厚度殘留過高，會影響襯墊導電層23與貼附在其上的其他元件或導電層間之導電性，例如影響襯墊導電層23與驅動電路晶片(Driving IC)接觸的導電性。同時使用半色調網點光罩時，對於黃光微影製程的均度控制能力規格較為嚴苛，使得量產時的難度增加。

有鑑於此，提供一種液晶顯示器之薄膜電晶體陣列基板，可使製程更流暢、降低生產成本，為此一業界亟待解決之問題。

本發明之一目的在於提供一種薄膜電晶體陣列基板的製造方法，其具有簡化製造流程之優點。本發明之製造方法包含形成一圖案化第一金屬層於一轉接區與一襯墊區，並利用部分該圖案化第一金屬層作為一資料墊與一閘極墊。接著形成一圖案化第一絕緣層，此該圖案化第一絕緣層至少包括一第一開口於該閘極墊上、一第二開口於該資料墊上及一第三開口於該轉接區之該圖案化第一金屬層上。由於該資料墊與該閘極墊上的部分該圖案化第一絕緣層已被移除，因此後續形成一圖案化第二絕緣層之步驟中，可以利用一圖案化平坦層為遮罩，蝕刻至少該圖案化第二絕緣層的厚度以曝露出該閘極墊與該資料墊上的開口。相較於先前技術，本發明之製造方法可以不必額外使用半色調網點光罩等較複雜製程，挖開閘極墊與資料墊上的開口。可節省製造成本及時間。

為達上述目的，本發明揭露一種製造薄膜電晶體陣列基板之方法，包含提供一基板，該基板定義有一顯示區、一轉接區以及一襯墊區。形成一圖案化第一金屬層於該顯示區、該轉接區及該襯墊區。該圖案化第一金屬層包含位於該顯示區之一閘極線與一閘極、位於該轉接區之一資料連接線以及位於該襯墊區之一資料墊與一閘極墊。形成一圖案化第一絕緣層，覆蓋該基板與該圖案化第一金屬層，並於該襯墊區定義一第一開口與一第二開口以及於該轉接區定義一第三開口。該第一開口、該第二開口以及該第三開口分別暴露出部分該閘極墊、部分該資料墊與部分該資料連接線。形成一圖案化半導體層於該閘極上方之該圖案化第一絕緣層上。以及形成一圖案化第二金屬層於該圖案化第一絕緣層上並覆蓋部分該圖案化半導體層。該圖案化第二金屬層包含一資料線、電性連接該資料線之一源極以及一汲極，其中該資料線覆蓋該第三開口以電性連接該資料連接線。

本發明之另一目的在於提供一種薄膜電晶體陣列基板，適用於一液晶顯示器，其技術特徵之一在於該薄膜電晶體陣列基板包含一閘極墊以及一資料墊，均由一圖案化第一金屬層所製成，同時該薄膜電晶體陣列基板包含一襯墊區，位於該襯墊區之圖案化金屬層上方僅具有一圖案化第一絕緣層。

為達成前述目的，本發明揭露一種薄膜電晶體陣列基板，該薄膜電晶體陣列基板包含一基板，定義有一顯示區、一轉接區以及一襯墊區。一圖案化第一金屬層，設置於該基板上，該圖案化第一金屬層包含位於該顯示區之一閘極線及一閘極、位於該轉接區之一資料連接線、以及位於該襯墊區內之一資料墊與一閘極墊。一圖案化第一絕緣層覆蓋於該基板與該圖案化第一金屬層上，暴露出部分該閘極墊以定義一第一開口、暴露出部分該資料墊以定義一第二開口與暴露出部分該資料連接線以定義一第三開口。一圖案化半導體層設置於該閘極上方之該圖案化第一絕緣層上。一源極與一汲極至少部分分別設置於該閘極兩側的該圖案化半導體層上。一資料線設置於該圖案化第一絕緣層上，其中該資料線覆蓋該第三開口以電性連接該資料連接線，並且電性連接該源極。

為讓本發明之上述目的、技術特徵、優點能更明顯易懂，下文係以較佳實施例配合所附圖式進行詳細說明。

以下將透過實施例來解釋本發明內容，其係關於一種薄膜電晶體陣列基板及其製造方法，適用於平面顯示器，其不需要半色調網點光罩等較複雜製程即可完成。然而，本發明的實施例並非用以限制本發明需在如實施例所述之任何特定的環境、應用或特殊方式方能實施。因此，關於實施例之說明僅為闡釋本發明之目的，而非用以限制本發明。需說明者，以下實施例及圖式中，與本發明非直接相關之元件已省略而未繪示；且為求容易瞭解起見，各元件間之尺寸關係乃以稍誇大之比例繪示出。

第3A、3B圖係為本發明第一實施例之示意圖。其中第3A圖係為薄膜電晶體陣列基板之上視圖。第3B圖係為薄膜電晶體陣列基板之剖面示意圖，為便於解釋，將上述結構繪示於同一剖面圖，並以分隔線區隔為A-A’、B-B’及C-C’區域，分別係沿第3A圖中之A-A’、B-B’及C-C’剖面線所繪製。為便於顯示本發明之特徵，第3A圖僅例示部分結構，較詳細之薄膜電晶體陣列基板結構，請參見第3B圖。第一實施例之薄膜電晶體陣列基板4，適用於一液晶顯示器，其包含一基板401、一圖案化第一金屬層402、一圖案化第一絕緣層403、一圖案化半導體層404、一圖案化第二金屬層405、一圖案化第二絕緣層406、一圖案化平坦層407、一畫素電極408以及一襯墊導電層409。

基板401定義有一顯示區410(參見A-A’剖面線所標示區域)、一轉接區411以及一襯墊區412(參見虛線內區域)，其中襯墊區412包含一資料墊區412a及一閘極墊區412b(參見B-B’及C-C’剖面線所標示區域)。需說明的是，襯墊區412係廣泛地指示襯墊(PAD)所在之區域，在本實施例中，即為顯示區410以及轉接區411以外之區域。轉接區411與資料墊區412a係沿B-B’剖面線所繪製，轉接區411位於靠近資料墊4024與顯示區410之間，主要用以達成圖案化第一金屬層402與圖案化第二金屬層405電性連接。圖案化第一金屬層402設置於基板401上，圖案化第一金屬層402包含位於顯示區410之一閘極線4021及一閘極4022、位於轉接區411之一資料連接線4023、位於資料墊區412a內之一資料墊4024與位於閘極墊區412b一閘極墊4025。

承上所述，圖案化第一絕緣層403覆蓋於基板401與圖案化第一金屬層402上，並用以暴露出部分閘極墊4025以定義一第一開口413、暴露出部分資料墊4024以定義一第二開口414與暴露出部分資料連接線4023以定義一第三開口415。圖案化半導體層404設置於閘極4022上方之圖案化第一絕緣層403上。圖案化第二金屬層405包含一源極4051、一汲極4052及一資料線4053。源極4051及汲極4052至少部分分別設置於閘極4022兩側的圖案化半導體層404上。資料線4053設置於圖案化第一絕緣層403上，需特別注意者，由第3B圖中可知，其中資料線4053覆蓋第三開口415以電性連接資料連接線4023，並且由第3A圖可知資料線4053電性連接源極4051。

圖案化第二絕緣層406覆蓋於顯示區410與轉接區411。圖案化平坦層407設置於圖案化第二絕緣層406之上，其中圖案化第二絕緣層406與圖案化平坦層407具有一汲極接觸窗416，暴露出部分汲極4052。畫素電極408設置於圖案化平坦層407之上，並覆蓋汲極接觸窗416，以電性連接至汲極4052。襯墊導電層409適以覆蓋第一開口413與第二開口414，以藉由第一開口413與第二開口414，分別電性連接於閘極墊4025與資料墊4024。

由第3A圖中可知資料線4053電性連接源極4051，接著參考第3B圖資料線4053於轉接區411覆蓋第三開口415並且電性連接資料連接線4023，經由資料連接線4023電性連接至資料墊4024。需說明的是，資料墊區412a內之一資料墊4024與閘極墊區412b內之一閘極墊4025，皆為圖案化第一金屬層402。

進一步說明本實施例之圖案化第二絕緣層406特性。一般而言，相較於圖案化第二絕緣層406使用氮化矽之無機材料，圖案化平坦層407通常為具感光性的有機材料，如壓克力樹酯等，然此等有機材料相對於氮化矽、氧化矽或氮氧化矽等無機材料絕緣層而言，具有較差之離子或水氣阻隔效應。因此在薄膜電晶體陣列之開關元件形成後，在圖案化平坦層407與圖案化半導體層404之間，會以一層無機材料形成之圖案化第二絕緣層406來加強阻隔效果。

相較於先前技術之資料墊163包含於圖案化第二金屬層16，本實施例中資料墊4024之與先前技術比較，本發明之資料墊區412a並未包含圖案化第二絕緣層406與圖案化第二金屬層405，同時閘極墊區412b亦未包含圖案化第二絕緣層406。如此可顯著地降低襯墊區412結構厚度，同時使整體結構表面更平整；同時，所有襯墊區412亦可由同一金屬層(在本實施例中為圖案化第一金屬層402)構成，前述特點均可用以提升後續製程的良率。

第4A圖至第4G圖例示本發明之第二實施例，係為製造薄膜電晶體陣列基板之方法流程示意圖。搭配前述第一實施例結構，說明本發明之製造方法流程。為便於理解，第4A圖至第4H圖之元件編號與前述實施例相同者，即代表相同元件結構。

請參考第4A圖，包含一基板401，基板401定義有一顯示區410、一轉接區411以及一襯墊區412，其中包含一資料墊區412a及一閘極墊區412b。一圖案化第一金屬層402形成於顯示區410、該轉接區411、資料墊區412a及閘極墊區412b，圖案化第一金屬層402包含位於顯示區410之一閘極線4021(參考第3A圖)與一閘極4022、位於該轉接區411之一資料連接線4023以及位於襯墊區412之一資料墊4024與一閘極墊4025。

第4B圖繪示形成一圖案化第一絕緣層403，覆蓋基板401與圖案化第一金屬層402，並於襯墊區412定義一第一開口413與第二開口414以及於轉接區411定義一第三開口415，第一開口413、第二開口414以及第三開口415分別暴露出部分閘極墊4025、部分資料墊4024與部分資料連接線4023。

第4C圖繪示形成一圖案化半導體層404於閘極4022上方之圖案化第一絕緣層403上。

第4D圖繪示形成一圖案化第二金屬層405於圖案化第一絕緣層403上並覆蓋部分該圖案化半導體層404。圖案化第二金屬層405包含一資料線4053、電性連接資料線4053之一源極4051以及一汲極4052，其中該資料線4053覆蓋第三開口415以電性連接資料連接線4023。

第4E圖繪示形成一第二絕緣層417與一平坦層418，廣泛地沈積以覆蓋薄膜電晶體陣列基板之各區域。第4F圖繪示形成一圖案化第二絕緣層406與一圖案化平坦層407，其中圖案化第二絕緣層406與圖案化平坦層407具有一汲極接觸窗416，暴露出部分汲極4052。圖案化第二絕緣層406具有一第一開口413與一第二開口414，以分別暴露出部分閘極墊4025及部分資料墊4024。

第4G圖繪示形成一圖案化透明導電層於圖案化平坦層上，包含一畫素電極408與一襯墊導電層409，以覆蓋暴露出之汲極4052，以及覆蓋第一開口413及第二開口414。至此，即完成如前述第一實施例之薄膜電晶體陣列基板之結構。

值得注意的是，前述圖案化第二絕緣層406可以圖案化平坦層407為罩幕形成。第5圖繪示以圖案化平坦層407為罩幕形成圖案化第二絕緣層406之示意圖。首先將平坦層418圖案化，以於顯示區410、襯墊區412與轉接區411形成圖案化平坦層407，接著以圖案化平坦層407為罩幕，蝕刻第二絕緣層417，以暴露出閘極墊4025與資料墊4024，並且形成汲極接觸窗416暴露出汲極4052，形成如前述第6F圖之結構。在本實施例中，位於襯墊區412內之第二絕緣層417與平坦層418係完全移除。

第6A圖至第6D圖進一步舉例說明形成前述圖案化第一金屬層4025之流程圖。請參考第6A圖，首先形成一第一金屬層4026於基板401上。請參考第6B圖，形成一第一光阻層4027於第一金屬層4026上。請參考第6C圖，藉由一光罩4028形成一圖案化第一光阻層4029於第一金屬層4026上。請參考第6D圖，根據該圖案化第一光阻層4029，蝕刻第一金屬層4026，以於顯示區410保留第一金屬層4026以形成閘極線4021(如第3A圖所示)、及電性連接於閘極線4021之閘極4022，並於閘極墊區412b保留第一金屬層4026以形成位於閘極線4021末端之閘極墊4025、於資料墊區412a保留第一金屬層4026以形成資料墊4024，且於轉接區411保留第一金屬層4026以形成資料連接線4023，之後去除圖案化第一光阻層4029，形成如第4A圖所示圖案化第一金屬層402。需特別注意者，前述說明僅用以例示圖案化第一金屬層402之形成，並非用以限制本發明，熟悉半導體製程者，可於理解本發明後，於本發明之範圍內，以其他類似方式形成圖案化第一金屬層402。

第7A圖至第7D進一步舉例說明形成前述圖案化第一絕緣層403之流程圖。請參考第7A圖，首先於顯示區410、轉接區411以及襯墊區412之資料墊區412a及閘極墊區412b形成一第一絕緣層4031，以覆蓋基板401與圖案化第一金屬層402。請參考第7B圖，形成一第二光阻層4032於第一金屬層4026上。請參考第7C圖，藉由一光罩4033形成一圖案化第二光阻層4034於第一絕緣層4031上。請參考第7D圖，根據圖案化第二光阻層4034，蝕刻第一絕緣層4031，於襯墊區412之閘極墊區412b形成並定義第一開口413與於襯墊區412之資料墊區412a形成並定義第二開口414、於轉接區411形成並定義第三開口415。第一開口413、第二開口414以及第三開口415分別暴露出部分閘極墊4025、部分資料墊4024與部分資料連接線4023，最後去除圖案化第二光阻層，形成如第4B圖所示圖案化第一絕緣層403。需特別注意者，前述說明僅用以例示圖案化第一絕緣層403之形成，並非用以限制本發明，熟悉半導體製程者，可於理解本發明後，於本發明之範圍內，以其他類似方式形成圖案化第一絕緣層403。

第8A圖至第8D圖進一步舉例說明形成前述圖案化第二金屬層405之流程圖。請參考第8A圖，於顯示區410、轉接區411以及襯墊區412之資料墊區412a及閘極墊區412b圖案化第一絕緣層403上形成一第二金屬層4054。請參考第8B圖，形成一第三光阻層4055於第二金屬層4054上。請參考第8C圖，藉由一光罩4056形成一第三圖案化光阻層4057於第二金屬層4054上。請參考第8D圖，根據圖案化第三光阻層4057，蝕刻第二金屬層4054，以於顯示區410形成一源極4051、一汲極4052以及位於圖案化第一絕緣層403上之資料線4053且源極4051係電性連接資料線4053。詳細而言，其中至少部分源極4051與汲極4052分別形成於閘極4022兩側之圖案化半導體層404上。最後去除圖案化第三光阻層4057，形成如第4D圖所示圖案化第二金屬層405。需說明的是，圖案化第二金屬層405之源極4051及汲極4052覆蓋部分圖案化半導體層404，其中資料線4053覆蓋第三開口415以電性連接資料連接線4023。需特別注意者，前述說明僅用以例示圖案化第二金屬層405之形成，並非用以限制本發明，熟悉半導體製程者，可於理解本發明後，於本發明之範圍內，以其他類似方式形成圖案化第二金屬層405。

需注意者，前述所有實施例中，畫素電極408與襯墊導電層409可由同一透明導電層所製成；資料線4053、源極4051及汲極4052可由一第二金屬材料所製成。前述所有實施例中，圖案化第一絕緣層4031可具有介於40奈米至600奈米之一平均厚度，但不以此為限。前述所有實施例中，平坦層418之材料可包括感光性有機材料；第二絕緣層417之材料可包括無機材料，例如氧化矽'氮化矽或氮氧化矽。前述所有實施例中，圖案化第二絕緣層406與圖案化平坦層407可具有相同之圖案(pattern)。前述所有實施例中，圖案化第二絕緣層406可具有40奈米至300奈米之一平均厚度；圖案化平坦層407可具有介於1000奈米至5000奈米之一平均厚度；而平坦層418之材料可包括感光性有機材料。

由上述實施例可知，本發明之薄膜電晶體陣列基板及其製造方法可不需使用先前技術之半色調網點光罩，進一步簡化製程難易度並提升良率，以降低生產成本。

上述之實施例僅用來例舉本發明之實施態樣，以及闡釋本發明之技術特徵，並非用來限制本發明之範疇。任何熟悉此技術者可輕易完成之改變或均等性之安排均屬於本發明所主張之範圍，本發明之權利範圍應以申請專利範圍為準。

1．．．薄膜電晶體陣列基板

10．．．基板

11．．．顯示區

12．．．襯墊區

12a．．．閘極墊區

12b．．．資料墊區

13．．．圖案化第一金屬層

131．．．閘極

132．．．閘極墊

133．．．閘極線

14．．．圖案化第一絕緣層

15．．．圖案化半導體層

16．．．圖案化第二金屬層

161．．．源極

162．．．汲極

163．．．資料線

164．．．資料墊

17．．．圖案化第二絕緣層

18．．．圖案化平坦層

19．．．汲極接觸窗

20．．．第一接觸窗

21．．．第二接觸窗

22．．．畫素電極

23．．．襯墊導電層

24．．．半色調網點光罩

4．．．薄膜電晶體陣列基板

401．．．基板

402．．．圖案化第一金屬層

4021．．．閘極線

4022．．．閘極

4023．．．資料連接線

4024．．．資料墊

4025．．．閘極墊

4026．．．第一金屬層

4027．．．第一光阻層

4028．．．光罩

4029．．．圖案化第一光阻層

403．．．圖案化第一絕緣層

4031．．．第一絕緣層

4032．．．第二光阻層

4033．．．光罩

4034．．．圖案化第二光阻層

404．．．圖案化半導體層

405．．．圖案化第二金屬層

4051．．．源極

4052．．．汲極

4053．．．資料線

4054．．．第二金屬層

4055．．．第三光阻層

4056．．．光罩

4057．．．第三圖案化光阻層

406．．．圖案化第二絕緣層

407．．．圖案化平坦層

408．．．畫素電極

409．．．襯墊導電層

410．．．顯示區

411．．．轉接區

412．．．襯墊區

412a．．．資料墊區

412b．．．閘極墊區

413．．．第一開口

414．．．第二開口

415．．．第三開口

416．．．汲極接觸窗

417．．．第二絕緣層

418．．．平坦層

第1A圖繪示先前技術之薄膜電晶體陣列基板之上視圖；

第1B圖繪示先前技術之薄膜電晶體陣列基板之剖面示意圖；

第2圖繪示先前技術之薄膜電晶體陣列基板使用一半色調網點光罩之示意圖；

第3A圖繪示本發明之薄膜電晶體陣列基板之上視圖；

第3B圖繪示本發明之薄膜電晶體陣列基板之剖面示意圖；

第4A圖至第4G圖繪示本發明之第四實施例之製造薄膜電晶體陣列基板之方法流程示意圖；

第5圖繪示本發明之以圖案化平坦層為罩幕形成圖案化第二絕緣層之方法流程示意圖；

第6A圖至第6D圖繪示形成本發明之圖案化第一金屬層之流程圖；

第7A圖至第7D繪示形成本發明之圖案化第一絕緣層之流程圖；以及

第8A圖至第8D圖繪示形成本發明之圖案化第二金屬層之流程圖。

4．．．薄膜電晶體陣列基板

401．．．基板

402．．．圖案化第一金屬層

4022．．．閘極

4023．．．資料連接線

4024．．．資料墊

4025．．．閘極墊

403．．．圖案化第一絕緣層

404．．．圖案化半導體層

405．．．圖案化第二金屬層

4051．．．源極

4052．．．汲極

4053．．．資料線

406．．．圖案化第二絕緣層

407．．．圖案化平坦層

408．．．畫素電極

409．．．襯墊導電層

410．．．顯示區

411．．．轉接區

412a．．．資料墊區

412b．．．閘極墊區

413．．．第一開口

414．．．第二開口

415．．．第三開口

416．．．汲極接觸窗

Claims (21)

1. 一種製造一薄膜電晶體陣列基板之方法，包含：提供一基板，該基板定義有一顯示區、一轉接區以及一襯墊區；形成一圖案化第一金屬層於該顯示區、該轉接區及該襯墊區，該圖案化第一金屬層包含位於該顯示區之一閘極線與一閘極、位於該轉接區之一資料連接線以及位於該襯墊區之一資料墊與一閘極墊；形成一圖案化第一絕緣層，覆蓋該基板與該圖案化第一金屬層，其中，該圖案化第一絕緣層設置於該顯示區上，並於該襯墊區定義一第一開口與第二開口以及於該轉接區定義一第三開口，該第一開口、該第二開口以及該第三開口分別暴露出部分該閘極墊、部分該資料墊與部分該資料連接線；形成一圖案化半導體層於該閘極上方之該圖案化第一絕緣層上；以及形成一圖案化第二金屬層於該圖案化第一絕緣層上並覆蓋部分該圖案化半導體層，該圖案化第二金屬層包含一資料線、電性連接該資料線之一源極以及一汲極，其中該資料線覆蓋該第三開口以電性連接該資料連接線。
2. 如請求項1所述之方法，更包含：形成一圖案化第二絕緣層與一圖案化平坦層，覆蓋該顯示區與該轉接區，其中該圖案化第二絕緣層與該圖案化平坦層具有一汲極接觸窗，暴露出部分該汲極。
3. 如請求項2所述之方法，更包含： 形成一圖案化透明導電層於該圖案化平坦層上並覆蓋暴露出之該汲極，以及覆蓋該第一開口及該第二開口。
4. 如請求項2所述之方法，其中該形成該圖案化第二絕緣層與該圖案化平坦層之步驟包含：沈積一第二絕緣層與一平坦層；圖案化該平坦層，以於該顯示區、該襯墊區與該轉接區形成該圖案化平坦層；以該圖案化平坦層為罩幕，蝕刻該第二絕緣層，以暴露出該閘極墊與該資料墊，並且形成該汲極接觸窗暴露出該汲極。
5. 如請求項4所述之方法，其中位於該襯墊區內之該第二絕緣層與該平坦層係完全移除。
6. 如請求項4所述之方法，其中該平坦層之材料包括感光性有機材料。
7. 如請求項4所述之方法，其中該第二絕緣層之材料包括氧化矽、氮化矽或氮氧化矽。
8. 如請求項1所述之方法，其中該形成該圖案化第一金屬層之步驟包含：形成一第一金屬層於該基板上；形成一圖案化第一光阻層於該第一金屬層上；根據該圖案化第一光阻層，蝕刻該第一金屬層，以形成該閘極線、電性連接於該閘極線之該閘極、位於該閘極線末端之該閘極墊、該資料連接線以及該資料墊；以及去除該圖案化第一光阻層。
9. 如請求項1所述之方法，其中該形成該圖案化第一絕緣層之步驟包含：於該顯示區、該轉接區以及該襯墊區形成一第一絕緣層；形成一圖案化第二光阻層於該第一絕緣層上；根據該圖案化第二光阻層，蝕刻該第一絕緣層，以形成該第一開口、該第二開口與第三開口，分別暴露出部分該閘極墊、部分該資料墊與部分該資料連接線；以及去除該圖案化第二光阻層。
10. 如請求項1所述之方法，其中該形成該圖案化第二金屬層之步驟包含：於該顯示區、該轉接區以及該襯墊區形成一第二金屬層；形成一第三圖案化光阻層於該第二金屬層上；以及根據該圖案化第三光阻層，蝕刻該第二金屬層，以形成該源極、該汲極以及位於該圖案化第一絕緣層上之該資料線，其中至少部分該源極與該汲極分別形成於該閘極兩側的該圖案化半導體層上；以及去除該圖案化第三光阻層。
11. 一種薄膜電晶體陣列基板，適用於一液晶顯示器，包含：一基板，定義有一顯示區、一轉接區以及一襯墊區；一圖案化第一金屬層，設置於該基板上，該圖案化第一金屬層包含位於該顯示區之一閘極線及一閘極、位於該轉接區之一資料連接線以及位於該襯墊區內之一資料墊與一閘極墊；一圖案化第一絕緣層，覆蓋於該基板與該圖案化第一金 屬層上，其中，該圖案化第一絕緣層設置於該顯示區上，並於該襯墊區暴露出部分該閘極墊以定義一第一開口、於該襯墊區暴露出部分該資料墊以定義一第二開口以及於該轉接區暴露出部分該資料連接線以定義一第三開口；一圖案化半導體層，設置於該閘極上方之該圖案化第一絕緣層上；一源極與一汲極，至少部分分別設置於該閘極兩側的該圖案化半導體層上；一資料線，設置於該圖案化第一絕緣層上，其中該資料線覆蓋該第三開口以電性連接該資料連接線，並且電性連接該源極。
12. 如請求項11所述之薄膜電晶體陣列基板，其中該資料線、該源極、該汲極係由一第二金屬材料所製成。
13. 如請求項11所述之薄膜電晶體陣列基板，更包含：一圖案化第二絕緣層，覆蓋於該顯示區與該轉接區；以及一圖案化平坦層，設置於該圖案化第二絕緣層之上，其中該圖案化第二絕緣層與該圖案化平坦層具有一汲極接觸窗，暴露出部分該汲極。
14. 如請求項13所述之薄膜電晶體陣列基板，更包含：一畫素電極，設置於該圖案化平坦層之上，並覆蓋該汲極接觸窗，以電性連接至該汲極；以及一襯墊導電層，適以覆蓋該第一開口與該第二開口，以藉由該第一開口與該第二開口，分別電性連接於該閘極墊與 該資料墊。
15. 如請求項13所述之薄膜電晶體陣列基板，其中該圖案化第二絕緣層與該圖案化平坦層具有相同之圖案(pattern)。
16. 如請求項13所述之薄膜電晶體陣列基板，其中該圖案化第二絕緣層具有40至300奈米之一平均厚度。
17. 如請求項13所述之薄膜電晶體陣列基板，其中該圖案化平坦層具有介於1000奈米至5000奈米之一平均厚度。
18. 如請求項13所述之方法，其中該圖案化第二絕緣之材料包括無機材料，而該圖案化平坦層之材料包括感光性有機材料。
19. 如請求項14所述之薄膜電晶體陣列基板，其中該畫素電極與該襯墊導電層係由同一透明導電層所製成。
20. 如請求項14所述之薄膜電晶體陣列基板，其中該透明導電層之材料包括氧化銦錫、氧化銦鋅或氧化鋁鋅。
21. 如請求項11所述之薄膜電晶體陣列基板，其中該圖案化第一絕緣層具有介於40奈米至600奈米之一平均厚度。