TWI390841B - 多速率濾波器組 - Google Patents

Description

多速率濾波器組

本發明是有關於一種多速率濾波器組(Multi-rate filter bank)。

請參照圖1，圖1繪示習知的多速率濾波器組(Multi-rate filter bank)100的示意圖。這種習知的多速率濾波器組100包括多工器110、降頻取樣器120~150以及疊頻消除濾波器180。降頻取樣器120、130、140及150依序串接，連接在第一級的降頻取樣器120接收原始信號DATA，連接在其後的降頻取樣器130則接收原始信號DATA經過降頻取樣器120降頻處理後的信號。依此類推，降頻取樣器140、150則接收其前一級的降頻取樣器130、140降頻處理後的信號。

多工器110則接收原始信號DATA以及降頻取樣器120~150依據其所接收的信號，進行降頻取樣所產生的結果。多工器110更接收選擇信號DecfSEL，以依據選擇信號DecfSEL來輸出原始信號DATA或降頻取樣器120~150的輸出的其中之一至疊頻消除濾波器180進行疊頻消除濾波，並藉以獲得疊頻消除濾波輸出信號AAFOUT。

在這種習知的多速率濾波器組100中，在同一個時間點上，多工器110僅會選用其中的一個輸入來輸出至疊頻消除濾波器180，也就是說，並非所有的降頻取樣器120~150在同一個時間點都會動作。舉個例子來說，當多工器110選擇原始信號DATA來輸出時，降頻取樣器120~150都可以不需要動作。而若是多工器110選擇降頻取樣器120的輸出來輸出時，降頻取樣器130~150是不需要動作的。由上述說明可以得知，當有降頻取樣器並不需要動作時，其內部的電路(例如多個乘法器)都會被閒置而形成浪費，無形中降低了整體的效能。

本發明提供一種多速率濾波器組，使其中包括的多數個乘法器可以在不同的操作模式中被共享使用，提升整體的效能。

本發明提出一種多速率濾波器組，包括疊頻消除濾波器、多個乘法器區塊模組、摺疊區塊以及資料合成器。疊頻消除濾波器，接收疊頻消除輸入信號。各乘法器區塊模組依序串連耦接以接收原始信號並依序產生多個處理後信號。乘法器區塊模組分別接收多個區塊輸入信號以及選擇信號，各乘法器區塊依據選擇信號來組態成為降頻取樣區塊或擴充疊頻消除濾波器。摺疊區塊則接收選擇信號以及摺疊輸入信號，並依據選擇信號累加疊頻消除輸入信號及組態為降頻取樣區塊的乘法器區塊模組所接收的區塊輸入信號，並藉以產生摺疊區塊輸出信號。資料合成器耦接疊頻消除濾波器、摺疊區塊以及乘法器區塊模組。資料合成器接收並合成摺疊區塊輸出信號、乘法器區塊模組及疊頻 消除濾波器的輸出，以產生疊頻消除濾波輸出信號。

在本發明之一實施例中，上述之多速率濾波器組，其中更包括多工器以及資料延遲器。多工器耦接該些乘法器區塊模組，用以接收原始信號、處理後信號以及選擇信號。多工器依據選擇信號輸出原始信號或乘法器區塊模組的輸出的其中之一。資料延遲器耦接多工器，用以接收多工器的輸出以及多個運算參數。資料延遲器藉由延遲多工器的輸出並依據運算參數進行運算以產生疊頻消除輸入信號、區塊輸入信號以及摺疊輸入信號。

在本發明之一實施例中，上述之各乘法器區塊模組具有區塊索引值，當選擇訊號不小於各乘法器區塊模組的區塊索引值時，各乘法器區塊模組被組態為降頻取樣區塊。

在本發明之一實施例中，當選擇訊號小於各乘法器區塊模組的區塊索引值時，各乘法器區塊模組被組態為擴充疊頻消除濾波器。

在本發明之一實施例中，上述之各乘法器區塊模組包括乘法器區塊以及疊頻消除濾波資料切換電路。乘法器區塊接收部分的區塊輸入信號及選擇信號。疊頻消除濾波資料切換電路耦接乘法器區塊，接收並依據選擇信號來輸出乘法器區塊的輸出或固定常數。

在本發明之一實施例中，上述之固定常數為0。

在本發明之一實施例中，上述之疊頻消除濾波資料切換電路為選擇器。

在本發明之一實施例中，上述之運算參數包括多個降頻取樣參數以及多個疊頻消除參數。

在本發明之一實施例中，上述之各乘法器區塊包括資料延遲器、至少一第一共享乘加器、第一資料合成單元、降頻取樣單元以及選擇單元。資料延遲器接收並延遲原始信號或處理後信號的其中之一，以產生多個的延遲信號。第一共享乘加器耦接在資料延遲器及第一資料合成單元間，第一共享乘加器依據選擇信號來選擇延遲信號與疊頻消除參數進行算術運算，或選擇區塊輸入信號與降頻取樣參數進行算術運算，並獲得多個乘法結果。第一資料合成單元耦接第一共享乘加器，用以合成乘法結果以產生合成結果。降頻取樣單元耦接第一資料合成單元，針對合成結果進行降頻及取樣的動作。選擇單元耦接降頻取樣單元及第一資料合成單元，依據選擇信號選擇輸出合成結果或降頻取樣後的合成結果。

在本發明之一實施例中，上述之各第一共享乘加器包括第一、二及第三選擇單元、加法單元以及乘法單元。第一選擇單元依據選擇信號選擇輸出降頻取樣參數或是疊頻消除參數。第二選擇單元依據選擇信號選擇輸出延遲信號的其中之一或是輸出區塊輸入信號的其中之一。第三選擇單元依據選擇信號選擇輸出延遲信號的另一或是輸出區塊輸入信號的另一。加法單元耦接該第二、三選擇單元，針對第二、三選擇單元的輸出進行加法運算。乘法單元耦接第一選擇單元及加法單元，針對第一選擇單元及加法單元進行乘法運算。

在本發明之一實施例中，上述之摺疊區塊包括至少一第二共享乘加器、第二資料合成單元以及累加單元。第二共享乘加器接收並依據選擇信號、摺疊輸入信號及運算參數進行計算，以獲得至少一個乘法結果。第二資料合成單元耦接第二共享乘法單元以合成乘法結果並獲得合成結果。累加單元耦接第二資料合成單元，用以累加合成結果以產生摺疊區塊輸出信號。

在本發明之一實施例中，上述之摺疊區塊更包括摺疊區塊狀態產生器耦接累加單元，摺疊區塊狀態產生器包括加法器、選擇器以及延遲器。加法器接收摺疊區塊狀態，並對摺疊區塊狀態加1以產生遞增摺疊區塊狀態。選擇器耦接加法器，依據比較選擇信號及摺疊區塊狀態來選擇輸出遞增摺疊區塊狀態或摺疊區塊狀態。延遲器耦接選擇器，延遲選擇器的輸出並產生摺疊區塊狀態。

在本發明之一實施例中，上述之累加單元依據摺疊區塊狀態來決定進行累加的次數。

在本發明之一實施例中，上述之第二共享乘加器包括第一選擇單元、第二選擇單元第三選擇單元、加法單元以及乘法單元。第一選擇單元依據摺疊區塊狀態來選擇依序輸出各疊頻消除參數。第二選擇單元依據摺疊區塊狀態選擇依序輸出摺疊輸入信號的其中之一部分。第三選擇單元依據摺疊區塊狀態選擇依序輸出摺疊輸入信號的其中之一部分。加法單元耦接第二、三選擇單元，針對第二、三選擇單元的輸出進行加法運算。乘法單元接耦接第一選擇單元及加法單元，針對第一選擇單元及加法單元進行乘法運算。

基於上述，本發明利用選擇信號來判斷多速率濾波器組所需要的降頻取樣區塊的數目來組態化乘法器區塊模組為降頻取樣區塊，並將非組態化為降頻取樣區塊的乘法器區塊模組組態化為擴充疊頻消除濾波器，以有效利用在多速率濾波器組中所有的乘法器。如此一來不會因為不同的應用，而有不同數量的閒置的乘法器，有效提升電路的效能。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

首先請參照圖2A，圖2A繪示本發明的一實施例的多速率濾波器組200的示意圖。多速率濾波器組200包括疊頻消除濾波器210、乘法器區塊模組220~250、摺疊區塊260以及資料合成器270。乘法器區塊模組220~250依序串連耦接，串接在第一級的乘法器區塊模組220接收原始信號DATA，乘法器區塊模組220~250則依序產生處理後信號D1~D4。乘法器區塊模組220接收原始信號DATA並據以產生處理後信號D1傳送至後一級的乘法器區塊模組230。乘法器區塊模組230則接收乘法器區塊模組220產生的處理後信號D1並據以產生另一個處理後信號D2。依此類推，各級乘法器區塊模組接收前一級的乘法器區塊模組所產生的處理後信號，並據以產生另一個處理後信號傳送至下一級的乘法器區塊模組。

另外，乘法器區塊模組220~250均接收選擇信號DecfSEL，並且，乘法器區塊模組220~250分別接收不同的區塊輸入信號BDATA1~BDATA4。摺疊區塊260也接收選擇信號DecfSEL。而摺疊區塊260則接收摺疊輸入信號FDATA並藉以產生摺疊區塊輸出信號FOUT。疊頻消除濾波器210接收疊頻消除輸入信號AAFDATA。

在此請注意，乘法器區塊模組220~250都分別具有區塊索引值。在本實施中，乘法器區塊模組220的區塊索引值為1，而乘法器區塊模組230的區塊索引值為2，乘法器區塊模組240~250的區塊索引值則分別為3及4。乘法器區塊模組220~250可以依據其所接收的選擇信號DecfSEL與其所具有的區塊索引值來相比較，來決定乘法器區塊模組220~250該被組態化為降頻取樣區塊或是擴充疊頻消除濾波器。

舉的例子來說，當選擇信號DecfSEL等於0時，乘法器區塊模組220~250的區塊索引值均大於選擇信號DecfSEL。也就是說，所有的乘法器區塊模組220~250都會被組態為擴充疊頻消除濾波器。或若是當選擇信號DecfSEL等於1時，乘法器區塊模組220的區塊索引值不大於選擇信號DecfSEL，因此，乘法器區塊模組220被組態化為降頻取樣區塊。而由於乘法器區塊模組230~250的區塊索引值均大於選擇信號DecfSEL，而皆被組態為擴充疊頻消除濾波器。

由上述的兩個例子不難得知在不同的選擇信號DecfSEL時，乘法器區塊模組220~250該如何被組態，以下就不再一一的說明。而當乘法器區塊模組被組態為降頻取樣區塊時，則執行降頻取樣的動作。相反的，當乘法器區塊模組被組態為擴充疊頻消除濾波器時，則是提供其內部所包括的共享乘加器給疊頻消除濾波器210來使用，進而提升疊頻消除濾波器210的階數(taps)。

資料合成器270耦接乘法器區塊模組220~250、摺疊區塊260以及疊頻消除濾波器210。資料合成器270接收摺疊區塊輸出信號FOUT及乘法器區塊模組220~250及疊頻消除濾波器210的輸出並藉由合成產生疊頻消除濾波輸出信號AAFOUT。

接著請同時參照圖2A及圖2B，圖2B繪示多速率濾波器組200中，產生區塊輸入信號、摺疊輸入信號及疊頻消除輸入信號的示意圖。由圖2B的繪示可以得知，多速率濾波器組200更包括多工器280以及資料延遲器290。多工器280接收原始信號DATA、處理後信號D1~D4以及選擇信號DecfSEL。多工器280依據選擇信號DecfSEL在原始信號DATA及處理後信號D1~D4中擇一輸出。

資料延遲器290則包括多數個延遲單元291~29N串列耦接而成。資料延遲器290依據疊頻消除濾波器、乘法器區塊模組以及摺疊區塊的總數來分成數個區域。在本實施方式中，資料延遲器290可依據虛線DL1~DL5分割成為6個區域。其中，虛線DL1以左的區域用來產生區塊輸入信號BDATA1以及提供給乘法器區塊模組220的運算參數R1。虛線DL1、DL2間的區域則用來產生區塊輸入信號BDATA2以及提供給乘法器區塊模組230的運算參數R2。依此類推，可以得知不同區塊對應產生的區塊輸入信號BDATA1~BDATA4、摺疊輸入信號FDATA及疊頻消除輸入信號AAFDATA以及運算參數R1~R5。並且，摺疊輸入信號FDATA為區塊輸入信號BDATA1~BDATA4以及BDATA5的組合，也可以表示成FDATA={BDATA1、BDATA2、BDATA3、BDATA4、BDATA5}。

附帶一提的是，當上述的運算參數R1~R5是要提供給組態為降頻取樣區塊的乘法器區塊模組的即為降頻取樣參數，或若是運算參數R1~R5是要提供給組態為擴充疊頻消除濾波器的則為疊頻消除參數。

以下請同時參照圖2A及圖3，其中圖3繪示本發明的實施例的乘法器區塊模組220的一實施方式。乘法器區塊模組220包括乘法器區塊310以及疊頻消除濾波資料切換電路320。乘法器區塊310接收區塊輸入信號BDATA1及選擇信號DecfSEL。並且，由於乘法器區塊模組220串接在第一級，因此乘法器區塊310也接收原始信號DATA。乘法器區塊310並依據原始信號DATA進行降頻來產生處理後信號D1。疊頻消除濾波資料切換電路320可以利用選擇器(未繪示)來建構，其中乘法器區塊模組220依據接收的選擇信號DecfSEL要組態為擴充疊頻消除濾波器時，疊頻消除濾波資料切換電路320選擇輸出乘法器區塊310的輸出。相對的，若是乘法器區塊模組220依據接收的選擇信號DecfSEL要組態為降頻取樣區塊時，疊頻消除濾波資料切換電路320則選擇輸出例如是0的固定常數。

請特別注意，圖3繪示的電路並不只是可以實施在串接在第一級的乘法器區塊模組220中。同樣的，串接其他位置的乘法器區塊模組230~250也同樣可以利用圖3繪示的電路來實施。

而關於乘法器區塊的實施方式，則請參照圖4，圖4繪示本發明實施例的乘法器區塊310的一實施方式。乘法器區塊310包括降頻取樣單元410、選擇單元420、資料合成單元430、共享乘加器441~444以及由延遲單元451~45N所構成的資料延遲器。其中，資料延遲器中的延遲單元451接收原始資料DATA並據以產生多個的延遲信號。而這些延遲信號則分別傳送至與資料延遲器耦接的共享乘加器441~444。共享乘加器441~444另接收選擇信號DecfSEL，共享乘加器441~444依據所接收的選擇信號DecfSEL來選擇原始資料DATA或延遲信號與運算參數中的降頻取樣參數來進行算術運算，或是選擇區塊輸入信號BDATA1_1~BDATA1_4與運算參數中的疊頻消除參數來進行算術運算，並藉以獲得乘法結果。

資料合成單元430則與共享乘加器441~444相耦接，用來接收並成共享乘加器441~444所輸出的乘法結果並據以輸出合成結果。降頻取樣單元410則耦接資料合成單元430來接收合成結果，並對其進行降頻取樣的動作。選擇單元420則與耦接降頻取樣單元410及資料合成單元430相耦接，並依據選擇信號DecfSEL來選擇輸出降頻取樣單元410的輸出或是直接輸出資料合成單元430的合成結果。

在此，圖4繪示的電路除了可以實施在串接在第一級的區塊310外，也同樣可以實施在串接在任何一級的乘法器區塊模組中的乘法器區塊上。以實施在乘法器區塊320為例，資料延遲器接收處理後信號D1。

另外，本實施方式中的共享乘加器441~444的數量僅只是一個範例。設計者可以依據實際的需要配置至少一個的共享乘加器即可。

以下請參照圖5，圖5繪示本發明實施例中的共享乘加器441的一實施方式的示意圖。共享乘加器441包括選則單元510、520及530、加法單元540以及乘法單元550。其中，選擇單元510依據選擇信號DecfSEL選擇輸出降頻取樣參數DecFcoef或是疊頻消除參數AAFcoef。選擇單元520則依據選擇信號DecfSEL選擇輸出圖4繪示的延遲單元45N輸出原始信號DATA的或是輸出區塊輸入信號BDATA1_1。選擇單元530依據選擇信號DecfSEL選擇輸出延遲信號D_DATA或是輸出區塊輸入信號BDATA1_1。

另外，加法單元540耦接選擇單元520、530，用以針對選擇單元520、530的輸出進行加法運算。並且，乘法單元550則耦接選擇單元510及加法單元540，用以針對選擇單元510及加法單元540的輸出進行乘法運算。

在此，選擇單元510~530依據選擇信號DecfSEL來選擇輸出的方式與所屬的乘法器區塊模組依據選擇信號DecfSEL組態為降頻取樣區塊或擴充疊頻消除濾波器的方式是相同的。也就是說，當選擇單元510~530所屬的乘法器區塊模組被組態化為降頻取樣區塊時，選擇單元510~530分別選擇輸出降頻取樣參數DecFcoef、原始信號DATA以及延遲信號D_DATA。相反的，若是當選擇單元510~530所屬的乘法器區塊模組被組態化為擴充疊頻消除濾波器時，選擇單元510~530選擇輸出疊頻消除參數AAFcoef及輸出區塊輸入信號BDATA_1。

以下請參照圖6，圖6繪示本發明實施例中的摺疊區塊260的實施方式的示意圖。摺疊區塊260包括共享乘加器611~614、資料合成單元620、累加單元630以及摺疊區塊狀態產生器640。共享乘加器611~614接收並依據選擇信號DecfSEL、折疊輸入信號FDATA及運算參數進行計算以獲得一個所謂的乘法結果。

資料合成單元620則是接收所有的共享乘加器611~614所計算獲得的乘法結果來作合成，並藉以獲得合成結果。累加單元630則累加資料合成單元620所產生的合成結果以產生摺疊區塊輸出信號。而累加單元630包括延遲單元631及加法單元632以及選擇單元633，用以累加經過延遲的多數個的合成結果。圖6繪示的累加單元630的累加次數依據疊區塊狀態FSTAT來決定，也就是等同於選擇信號DecFSEL的值。而選擇信號DecFSEL即是表 示有多少個乘法器區塊模組被拿去做降頻取樣區塊，摺疊區塊260必須相對應摺疊原本那些乘法器區塊所負資的疊頻消除濾波器的輸入及係數。所以摺疊次數等於選擇信號DecFSEL的值。

舉個簡單的例子來說明，當選擇信號DecFSEL=0時，表示所有的乘法器區塊模組220~250都被組態為擴充疊頻消除濾波器，此時疊頻消除濾波輸出信號AAFOUT是藉由乘法器區塊模組220~250、摺疊區塊260以及疊頻消除濾波器210共6個區塊來共同產生。另外，若是當選擇信號DecFSEL=1時，乘法器區塊模組220~250中的其中一個(例如是乘法器區塊模組220)被組態化為降頻取樣區塊。因此，疊頻消除濾波輸出信號AAFOUT是藉由乘法器區塊模組230~250、摺疊區塊260以及疊頻消除濾波器210共5個區塊來共同產生，比選擇信號DecFSEL=0時的狀態少了一個區塊。所幸，由於乘法器區塊模組220對原始信號DATA進行了降頻的動作，因此使得多速率濾波器組200多了一個時脈來工作。摺疊區塊260就可以利用這個多出來的時脈來補足缺少了的區塊，並執行原本在乘法器區塊模組220所應進行處理的工作。

由上述的說明可以得知，不論選擇信號DecFSEL的值為何，摺疊區塊260都可以藉由因為降頻動作所多出來的時脈，來補足執行被組態化的乘法器區塊模組原本該執行的工作。因此，疊頻消除濾波輸出信號AAFOUT可以一直維持由6個區塊來共同產生，在最有效的利用多速率濾波器組200中的所有硬體的狀態下，保持最佳狀態的工作表現。

另外，摺疊區塊狀態產生器640包括加法器641、選擇器642以及延遲器643。加法器641接收摺疊區塊狀態FSTAT，並對疊區塊狀態FSTAT加1以產生遞增摺疊區塊狀態。選擇器642耦接加法器641，依據比較選擇信號DecFSEL及摺疊區塊狀態FSTAT來選擇輸出遞增摺疊區塊狀態或摺疊區塊狀態FSTAT。延遲器643耦接選擇器642，用以延遲選擇器642的輸出並產生摺疊區塊狀態FSTAT。也就是說，當摺疊區塊狀態FSTAT小於選擇信號DecFSEL時，摺疊區塊狀態FSTAT會隨著時脈週期依次遞增1。

最後則請參照圖7，圖7繪示圖6中的共享乘加器611的一實施方式。共享乘加器611包括選擇單元710~730。選擇單元710依據摺疊區塊狀態FSTAT來選擇輸出疊頻消除參數AAFcoef1~AAFcoef5的其中之一。例如，當選擇信號DecFSEL等於1時，摺疊次數為一次，所以當摺疊區塊狀態FSTAT等於0時，選擇單元710選擇疊頻消除參數AAFcoef5為輸出，當摺疊區塊狀態FSTAT等於1時，摺疊區塊摺疊260所負責的工作所以輸出為疊頻消除參數AAFcoef1。因為選擇信號DecFSEL等於1所以摺疊區塊狀態FSTAT只到1。如果選擇信號DecFSEL等於4，那選擇單元710的輸出就會依據摺疊區塊狀態FSTAT從0遞增到4依序輸出疊頻消除參數AAFcoef5、AAFcoef1、AAFcoef2及AAFcoef3，最後則輸出疊頻消除參數AAFcoef4。選擇單元720依據摺疊區塊狀態FSTAT與選擇信號DecFSEL的比較結果依序選擇輸出摺疊輸入信號BDATA_5、BDATA_1~BDATA_4的其中之一。選擇單元730則是依據摺疊區塊狀態FSTAT與選擇信號DecFSEL的比較結果依序選擇輸出摺疊輸入信號BDATA_5、BDATA_1~BDATA_4的其中之一。在此，疊頻消除參數AAFcoef1~5等同於圖2B所繪示的運算參數R1~R5。

此外，加法單元740耦接選擇單元720、730，並針對選擇單元720、730的輸出進行加法運算。且乘法單元750耦接選擇單元710及加法單元740，並針對選擇單元710及加法單元740的輸出進行乘法運算。

當選擇信號DecFSEL不等於0例如1時，代表乘法器區塊模組220~250的其中一個必須組態化為降頻取樣區塊。由圖2A的繪示可以得知疊頻消除濾波輸出信號AAFOUT等於6個區塊的總和，所以當乘法器區塊模組220因為選擇信號DecFSEL等於1而組態化為降頻取樣區塊時，疊頻消除濾波輸出信號AAFOUT等於只有5個區塊的總和，少了原本220做為疊頻消除濾波區塊的那一部份。又因為此時乘法器區塊模組220所進行的是降頻工作，所以摺疊區塊260有多餘的時脈週期來處理其他資料。也因此，摺疊區塊260在多出來的時脈周期時，摺疊區塊狀態FSTAT等於1。此時選擇單元710、720及730的輸出分別為疊頻消除參數AAFcoef1及區塊輸入信號BDATA_1、BDATA_1。如此一來，摺疊區塊260在兩個時脈週期間，利用630累加單元累加了在圖2B繪示的運算參數R1及R5(R1+R5)。以此類推當DecFSEL等於4時，乘法器區塊模組220、230、240及250，都組態為降頻取樣區塊。摺疊區塊狀態FSTAT需要增加到4，代表折疊區塊需要折疊四次，依序為圖2B繪示的運算參數R1、R2、R3、R4及R5共5個時脈週期來完成原本6個區塊總合所產生的疊頻消除濾波輸出信號AAFOUT。在圖7的實施方式中，選擇單元710依據摺疊區塊狀態FSTAT由0~4依序輸出疊頻消除參數AAFcoef5、AAFcoef1、AAFcoef2、AAFcoef3及AAFcoef4。選擇單元720、730依據摺疊區塊狀態FSTAT由0~4依序輸出區塊輸入信號BDATA_5、BDATA_1、BDATA_2、BDATA_3及BDATA_4。

綜上所述，本發明利用動態調整多速率濾波器組中的多數個乘法區塊模組是該組態為降頻取樣區塊或是擴充疊頻消除濾波器，來有效的應用其中所包括的多數個乘法器及加法器。如此一來，在任何操作模式下，都可以有效的應用到其所架構的大部分的硬體線路。有效的提升系統的效能。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、200．．．多速率濾波器組

110．．．多工器

120~150．．．降頻取樣器

180、210．．．疊頻消除濾波器

220~250．．．乘法器區塊模組

260．．．摺疊區塊

270．．．資料合成器

290．．．資料延遲器

291~29N、451~45N、631．．．延遲單元

310．．．乘法器區塊

320．．．疊頻消除濾波資料切換電路

410．．．降頻取樣單元

420、510、520、530、710~730．．．選擇單元

430、620．．．資料合成單元

441~444、611~614．．．共享乘加器

540、632、740．．．加法單元

550、750．．．乘法單元

630．．．累加單元

640．．．摺疊區塊狀態產生器

641．．．加法器

642．．．選擇器

643．．．延遲器

AAFcoef、AAFcoef1~AAFcoef5．．．疊頻消除參數

DecFcoef．．．降頻取樣參數

D_DATA．．．延遲信號

R1~R5．．．運算參數

DATA．．．原始信號

DecfSEL．．．選擇信號

D1~D4．．．處理後信號

BDATA1~BDATA4、BDATA1_1~BDATA1_4．．．區塊輸入信號

FDATA、FDATA_1~FDATA_5．．．摺疊輸入信號

FOUT．．．摺疊區塊輸出信號

AAFOUT．．．疊頻消除濾波輸出信號

DL1~DL5．．．虛線

AAFDATA．．．疊頻消除輸入信號

FSTAT．．．摺疊區塊狀態

圖1繪示習知的多速率濾波器組100的示意圖。

圖2A繪示本發明的一實施例的多速率濾波器組200的示意圖。

圖2B繪示多速率濾波器組200中，產生區塊輸入信號、摺疊輸入信號及疊頻消除輸入信號的示意圖。

圖3繪示本發明的實施例的乘法器區塊模組220的一實施方式。

圖4繪示本發明實施例的乘法器區塊310的一實施方式。

圖5繪示本發明實施例中的共享乘加器441的一實施方式的示意圖。

圖6繪示本發明實施例中的摺疊區塊260的實施方式的示意圖。

圖7繪示圖6中的共享乘加器611的一實施方式。

200．．．多速率濾波器組

210．．．疊頻消除濾波器

220~250．．．乘法器區塊模組

260．．．摺疊區塊

270．．．資料合成器

DATA．．．原始信號

DecfSEL．．．選擇信號

D1~D4．．．處理後信號

BDATA1~BDATA4．．．區塊輸入信號

FDATA．．．摺疊輸入信號

FOUT．．．摺疊區塊輸出信號

AAFOUT．．．疊頻消除濾波輸出信號

AAFDATA．．．疊頻消除輸入信號

Claims (14)

1. 一種多速率濾波器組，包括：一疊頻消除濾波器，接收一疊頻消除輸入信號；多數個乘法器區塊模組，該些乘法器區塊模組依序串連耦接用以接收一原始信號並依序產生多數個處理後信號，該些乘法器區塊模組分別接收多數個區塊輸入信號以及一選擇信號，各該乘法器區塊依據該選擇信號組態為一降頻取樣區塊或一擴充疊頻消除濾波器；一摺疊區塊，接收該選擇信號以及一摺疊輸入信號，並依據該選擇信號累加該疊頻消除輸入信號及組態為該降頻取樣區塊的乘法器區塊模組所接收的該些區塊輸入信號以產生一摺疊區塊輸出信號；以及一資料合成器，耦接該疊頻消除濾波器、該摺疊區塊以及該些乘法器區塊模組，接收該摺疊區塊輸出信號及該些乘法器區塊模組及該疊頻消除濾波器的輸出並藉由合成產生一疊頻消除濾波輸出信號。
2. 如申請專利範圍第1項所述之多速率濾波器組，其中更包括：一多工器，耦接該些乘法器區塊模組，接收該原始信號、該些處理後信號以及該選擇信號，該多工器依據該選擇信號輸出該原始信號或該些乘法器區塊模組的輸出的其中之一；以及一資料延遲器，耦接該多工器，接收該多工器的輸出以及多數個運算參數，藉由延遲該多工器的輸出並依據該 些運算參數進行運算以產生該疊頻消除輸入信號、該些區塊輸入信號以及該摺疊輸入信號。
3. 如申請專利範圍第1項所述之多速率濾波器組，其中各該乘法器區塊模組具有一區塊索引值，當該選擇訊號不小於各該乘法器區塊模組的該區塊索引值時，各該乘法器區塊模組被組態為該降頻取樣區塊。
4. 如申請專利範圍第3項所述之多速率濾波器組，其中當該選擇訊號小於各該乘法器區塊模組的該區塊索引值時，各該乘法器區塊模組被組態為該擴充疊頻消除濾波器。
5. 如申請專利範圍第2項所述之多速率濾波器組，其中各該乘法器區塊模組包括：一乘法器區塊，接收部分的該些區塊輸入信號及該選擇信號；以及一疊頻消除濾波資料切換電路，耦接該乘法器區塊，接收並依據該選擇信號來輸出該乘法器區塊的輸出或一固定常數。
6. 如申請專利範圍第5項所述之多速率濾波器組，其中該固定常數為0。
7. 如申請專利範圍第5項所述之多速率濾波器組，其中該疊頻消除濾波資料切換電路為一選擇器。
8. 如申請專利範圍第2項所述之多速率濾波器組，其中該些運算參數包括多數個降頻取樣參數以及多數個疊頻消除參數。
9. 如申請專利範圍第8項所述之多速率濾波器組，其 中各該乘法器區塊包括：一資料延遲器，接收並延遲該原始信號或該些處理後信號的其中之一，以產生多數個延遲信號；至少一第一共享乘加器，耦接在該資料延遲器及該第一資料合成單元間，該第一共享乘加器依據該選擇信號來選擇該些延遲信號與該些疊頻消除參數進行算術運算，或選擇該些區塊輸入信號與該些降頻取樣參數進行算術運算，並獲得多數個乘法結果；一第一資料合成單元，耦接該些第一共享乘加器，合成該些乘法結果以產生一合成結果；一降頻取樣單元，耦接該第一資料合成單元，針對該合成結果進行降頻及取樣的動作；以及一選擇單元，耦接該降頻取樣單元及該第一資料合成單元，依據該選擇信號選擇輸出該合成結果或降頻取樣後的該合成結果。
10. 如申請專利範圍第9項所述之多速率濾波器組，其中各該第一共享乘加器包括：一第一選擇單元，依據該選擇信號選擇輸出該些降頻取樣參數或是該些疊頻消除參數；一第二選擇單元，依據該選擇信號選擇輸出該些延遲信號的其中之一或是輸出該些區塊輸入信號的其中之一；一第三選擇單元，依據該選擇信號選擇輸出該些延遲信號的另一或是輸出該些區塊輸入信號的另一；一加法單元，耦接該第二、三選擇單元，針對該第二、 三選擇單元的輸出進行加法運算；以及一乘法單元，耦接該第一選擇單元及該加法單元，針對該第一選擇單元及該加法單元進行乘法運算。
11. 如申請專利範圍第8項所述之多速率濾波器組其中該摺疊區塊包括：至少一第二共享乘加器，接收並依據該選擇信號、該摺疊輸入信號及該些運算參數進行計算，以獲得至少一乘法結果；一第二資料合成單元，耦接該第二共享乘法單元以合成該乘法結果並獲得一合成結果；以及一累加單元，耦接該第二資料合成單元，用以累加該合成結果以產生該摺疊區塊輸出信號。
12. 如申請專利範圍第11項所述之多速率濾波器組其中該摺疊區塊更包括：一摺疊區塊狀態產生器，耦接該累加單元，包括：一加法器，接收一摺疊區塊狀態，並對該摺疊區塊狀態加1以產生一遞增摺疊區塊狀態；一選擇器，耦接該加法器，依據比較該選擇信號及該摺疊區塊狀態來選擇輸出該遞增摺疊區塊狀態或該摺疊區塊狀態；以及一延遲器，耦接該選擇器，延遲該選擇器的輸出並產生該摺疊區塊狀態。
13. 如申請專利範圍第12項所述之多速率濾波器組其中該累加單元依據該摺疊區塊狀態來決定進行累加的次 數。
14. 如申請專利範圍第12項所述之多速率濾波器組其中該第二共享乘加器包括：一第一選擇單元，依據該摺疊區塊狀態與該選擇信號的來依序輸出各該疊頻消除參數；一第二選擇單元，依據該摺疊區塊狀態選擇並依序輸出該摺疊輸入信號的其中之一部分；一第三選擇單元，依據該摺疊區塊狀態選擇並依序輸出該摺疊輸入信號的其中之一部分；一加法單元，耦接該第二、三選擇單元，針對該第二、三選擇單元的輸出進行加法運算；以及一乘法單元，接耦接該第一選擇單元及該加法單元，針對該第一選擇單元及該加法單元進行乘法運算。