[go: up one dir, main page]

TWI390591B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI390591B
TWI390591B TW094116355A TW94116355A TWI390591B TW I390591 B TWI390591 B TW I390591B TW 094116355 A TW094116355 A TW 094116355A TW 94116355 A TW94116355 A TW 94116355A TW I390591 B TWI390591 B TW I390591B
Authority
TW
Taiwan
Prior art keywords
switch
circuit
clock signal
signal
flip
Prior art date
Application number
TW094116355A
Other languages
English (en)
Other versions
TW200603246A (en
Inventor
Hajime Kimura
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200603246A publication Critical patent/TW200603246A/zh
Application granted granted Critical
Publication of TWI390591B publication Critical patent/TWI390591B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Electronic Switches (AREA)

Description

半導體裝置
本發明係關於一種包含電晶體的移位暫存器，尤其關於一種控制顯示裝置的移位暫存器。
在使用以有機發光二極體(OLED，也稱作有機EL元件，電致發光元件等)為代表的自發光類型的發光元件的顯示裝置和液晶顯示裝置中，如圖素那樣用於驅動圖素的電路形成在同一基底上。在這樣的電路中，需要產生順序選擇多個接線、多個電路(例如開關)等的訊號，因此，在很多情況下都需要移位暫存器。
移位暫存器一般被提供有時鐘訊號，與時鐘訊號同步操作。然而，時鐘訊號供應到組成移位暫存器的所有單元暫存器，使得用於提供時鐘訊號的接線具有很大的負載，這將導致很大的功耗。
這裏需要注意的是，單元暫存器對應於移位暫存器中的一級或多級電路。多個單元暫存器相互串聯組成移位暫存器。
已提出了一種技術方案，其中時鐘訊號被選擇地僅施加到其資料是有效電位的級的單元暫存器上(例如，正邏輯情況下的H訊號)(參見專利文件1)。
[專利文件1]日本專利No.3326691
圖19是專利文件1中說明的單元暫存器的電路圖。延 遲正反器電路(DFF)的輸入訊號和輸出訊號被輸入到非或(NOR)電路1903。在輸入訊號和輸出訊號都是L訊號的情況，傳輸閘(也稱為類比開關)1901和傳輸閘1902同時關斷(OFF)，使得時鐘訊號CLK1和CLK2不提供給DFF。在輸入訊號和輸出訊號至少有一個是H訊號時，傳輸閘1901和傳輸閘1902同時都導通(ON)使得時鐘訊號CLK1和CLK2提供給DFF。
注意圖20中顯示一種DFF的特殊電路。
下面，圖21中顯示專利文件1中說明的另一種電路。在圖21中，傳輸閘2101和傳輸閘2102分別由僅有一個極性的電晶體構建。相應的，和圖19所示的電路不同，它不需要非或電路。當DFF的輸入訊號和輸出訊號中的一個是L訊號的情況，傳輸閘2101和傳輸閘2102同時關斷(OFF)。而且，當DFF的輸入訊號和輸出訊號中至少有一個是H訊號時，傳輸閘2101和傳輸閘2102同時關斷(OFF)。
在專利文件1的情況中，傳輸閘1901和1902，傳輸閘2101和2102分別同時導通(ON)，使得時鐘訊號供給同時受到控制。相應的，用於供給時鐘訊號的接線具有很大的負載，這會導致大的功耗。
而且，在圖19所示的電路中，其中非或電路1903是很複雜的。另一方面，圖21中沒有非或電路。然而，在圖21所示的電路中，如在專利文件1中說明的，傳輸閘2101和2102的臨界值電壓的電壓值降低。因此，供給DFF的時鐘訊號的幅度降低。相應的，該關斷(OFF)的電晶體不關斷 (OFF)，這將導致錯誤。另外，電流連續在沒有關斷(OFF)的電晶體中流動，使得功耗增加。
基於上述問題，本發明的一個目的是提供一種移位暫存器，其能夠以簡單的構造提供僅需要的時鐘訊號到必須的單元暫存器。
為了獲得上述目的，根據本發明，分別提供給正反器電路的第一時鐘訊號和第二時鐘訊號不是同時控制的，第一時鐘訊號和第二時鐘訊號是分別控制的。
也就是說，在一個單元暫存器中，當僅需要第一時鐘訊號時，僅第一時鐘訊號被供給，當僅需要第二時鐘訊號時，僅第二時鐘訊號被供給，當兩個訊號都需要時，兩個訊號都被提供，當兩個訊號都不需要時，兩個訊號都不提供。
這種操作藉由使用單元暫存器的輸入訊號和輸出訊號控制。
本發明係關於一種包括移位暫存器的半導體裝置，其中多個單元暫存器的各級相連。單元暫存器包括一正反器電路，第一開關和第二開關。第一時鐘訊號線經由第一開關和正反器電路電連接，第二時鐘訊號線經由第二開關與正反器電路電連接。正反器電路的輸入訊號控制第一開關的導通/關斷(ON/OFF)，正反器電路的輸出訊號控制第二開關的導通/關斷(ON/OFF)。
本發明係關於一種包括移位暫存器的半導體裝置，其中多個單元暫存器的各級相連。單元暫存器包括一正反器電路，第一開關和第二開關。第一時鐘訊號線經由第一開關和正反器電路電連接，第二時鐘訊號線經由第二開關與正反器電路電連接。當正反器電路的輸入訊號處於有效電位時，第一開關導通(ON)，當正反器電路的輸出訊號處於有效電位時，第二開關導通(ON)。
在本發明中，第一開關和第二開關都由互補傳輸閘構建。
本發明中，可以使用任何類型的電晶體，包括使用以非晶矽和多晶矽為代表的非單晶半導體薄膜的薄膜電晶體(TFT)、藉由使用半導體基底或SOI基底形成的MOS電晶體、接面電晶體、雙極電晶體、使用有機半導體或碳奈米管的電晶體或其他電晶體。另外，電晶體可以放置在任何類型的基底上，例如單晶基底、SOI基底、玻璃基底和塑膠基底。
需要提及的是在本發明中，連接指電連接。因此，本發明中揭示的結構可以包括在預定連接之間的可以電連接的其他元件(例如元件或開關)。
如上所述，在本發明中，第一時鐘訊號CLK1和第二時鐘訊號CLK2分別受到控制。因此，在不需要提供一個時鐘訊號時，可以執行停止提供時鐘訊號的操作。相應的，用於供給第一時鐘訊號CLK1和第二時鐘訊號CLK2的接線的負載減小。時鐘訊號線上負載的減小導致(a)電路的 正常操作，抑制了時鐘訊號波形的鈍化，(b)IC的功耗降低，該IC用於供給時鐘訊號到在其上形成的電晶體例如移位暫存器的基底，此後稱外部IC，(c)以電流供給性能降低下，外部IC的尺寸和成本亦可降低。
另外，因為結構很簡單，電路佈局面積減小，框架尺寸減小。相應的，從母玻璃中製造出的板的數目可以增加。結果是，每個板的成本降低，所以可以實現價格降低。
再者，下面的問題不會發生：臨界值電壓的電壓降低，供給正反器電路的時鐘訊號的幅度下降，該關斷(OFF)的電晶體不關斷(OFF)而導致錯誤發生。
根據本發明以這種方式可以實現成本的降低和尺寸的減小，並且在很多情況下電路可以正常操作。
 [實施例模式1]
儘管本發明將參照附圖以實施例模式的方式說明，但需要理解的是對於本領域技術人員來說，各種改變和修改是顯而易見的。因此，除非這些改變和修改超出本發明的範圍，否則它們將被理解為包括在本發明的範圍之內。需要注意的是在下面說明的本發明的結構中，不同附圖中的相同的附圖標記表示相同的部份。
圖1顯示移位暫存器的一級的結構例。這裏需要注意移位暫存器的一級或多級被稱為單元暫存器。單元暫存器由開關101和102，電晶體103和104，反相器105和106以及 正反器電路110構成。開關101的一個閘極電極與電晶體103的閘極電極和反相器105的輸入端相連，另一個閘極電極與反相器105的輸出端相連。開關101的源區和汲區中的一個被提供有第一時鐘訊號CLK1，另一個與電晶體103的源區或汲區以及接線CLK1_D相連。開關102的一個閘極電極與電晶體104的閘極電極和反相器106的輸出端相連，另一個閘極電極與反相器106的輸入端相連並被提供有輸入訊號IN。開關102的源區和汲區中的一個被提供有第二時鐘訊號CLK2，另一個與電晶體104的源區或汲區以及接線CLK2_D相連。不和開關101的源區或汲區相連的電晶體103的源區或汲區與高電位電源(Vdd)相連。不與開關102的源區或汲區相連的電晶體104的源區或汲區與低電位電源(Vss)相連。
正反器電路兩個時鐘訊號的供給藉由開關101和102控制。開關101控制正反器電路110的第一時鐘訊號CLK1的供給，其使用正反器電路110的輸出訊號控制。開關102控制正反器電路110的第二時鐘訊號CLK2的供給藉由使用正反器電路110的輸入訊號控制。
以這種方式，第一時鐘訊號CLK1和第二時鐘訊號CLK2分別控制。因此，在不需要提供一個時鐘訊號的情況下，可以執行停止提供該時鐘訊號的操作。相應的，用於供給第一時鐘訊號CLK1和第二時鐘訊號CLK2的接線的負載減小。時鐘訊號線負載的減小導致(a)電路的正常操作，抑制了時鐘訊號波形的鈍化，(b)外部IC的功耗降低 ，該外部IC用於供給時鐘訊號到在其上形成移位暫存器的基底，(c)以電流供給性能降低下，外部IC的尺寸和成本亦可降低。
需要提及的是，在板上提供其上形成電晶體例如移位暫存器的基底和外部IC，其中它們藉由COG(玻璃上晶片)，TAB(帶自動鍵合)或印刷電路板連接。然而，本發明不限於此。另外，供給時鐘訊號的電路可以在和移位暫存器相同的基底上形成。
圖2顯示正反器電路110的結構的示例電路，正反器電路由時控反相器201，回路部份的反相器203，和時控反相器202構成。作為時控反相器201的時鐘輸入部份，第一時鐘訊號CLK1與P通道晶體T1相連，第二時鐘訊號CLK2與N通道電晶體T4相連。作為時控反相器202的時鐘輸入部份，第一時鐘訊號CLK1與N通道電晶體T8相連，第二時鐘訊號CLK2與P通道電晶體T5相連。值得注意的是正反器電路的結構不限於圖2中所示的形式。
多個這樣的單元暫存器的多級相連以形成一個移位暫存器。整個圖可參見圖3。每個單元暫存器的第一時鐘訊號CLK1和第二時鐘訊號CLK2與時鐘訊號CLOCK和反相時鐘訊號CLOCKB連接。值得注意的是執行該連接使得時鐘訊號CLOCK和反相時鐘訊號CLOCKB相互交替。因此，訊號可以移位。
另外，藉由使用每個單元暫存器的輸出訊號，可以產生循序選擇多個接線、多個電路(例如開關)等的訊號。
下面說明其操作。單元暫存器的操作不是整個移位暫存器的操作，而是移位暫存器一個級的操作。第一時鐘訊號CLK1、第二時鐘訊號CLK2、輸入訊號IN、輸出訊號OUT的波形在圖4中分別示出。如圖4所示，根據各自的操作狀態，此操作被分成五個操作部份。
首先，圖5中說明操作1的情況。如圖4所示，輸入訊號IN和輸出訊號OUT都是L訊號(對應低訊號，低電壓，二進位數字0，或在正邏輯情況下的無效電位)。這樣，開關101和102關斷(OFF)，時鐘訊號沒有提供給電路。相應的，時鐘訊號線上的負載降低。同時，時控反相器201輸出空(浮空狀態)，回路部份的反相器203和時控反相器202需要保持資料。為達到這點，電晶體T9和T10需要導通(ON)使得接線CLK1_D和CLK2_D不處於浮空狀態。因此，電晶體T1和T4關斷(OFF)，電晶體T5和T8導通(ON)。注意，圖5中，在電晶體處的參考標記x指示電晶體處於關斷(OFF)狀態。另外，在每個終端，參考標記H指示H訊號，L指示L訊號，？表示H訊號或L訊號。
接著，圖6中說明了操作2的情況。輸入訊號IN是H訊號(對應於一個高訊號、高電壓、二進位數字1、或正邏輯情況下的有效電位)。因此，開關102導通(ON)，第二時鐘訊號CLK2提供給電路。同時，開關101保持關斷(OFF)，第一時鐘訊號CLK1不提供給電路。因此，用於供給第一時鐘訊號CLK1的訊號線上的負載保持減小。
電晶體T10關斷(OFF)，第二時鐘訊號CLK2提供給電 路。第二時鐘訊號CLK2此時是L訊號，這樣電晶體T4保持關斷(OFF)，電晶體T5保持導通(ON)。因此，時控反相器201輸出空(浮空狀態)，回路部份中的反相器203和時控反相器202保持資料。
操作3的情況在圖7中說明。第一時鐘訊號CLK1是L訊號，第二時鐘訊號CLK2是H訊號。這樣，電晶體T4導通(ON)，電晶體T5關斷(OFF)。同時，因為輸入訊號IN是H訊號，電晶體T3導通(ON)。因此，時控反相器201輸出L訊號。L訊號輸入到反相器203，從而輸出H訊號。然後，開關101導通(ON)，同時電晶體T9關斷(OFF)，使得第一時鐘訊號CLK1提供給電路。因此，電晶體T1導通(ON)，同時電晶體T8關斷(OFF)。
接著，圖8中說明操作4的情況。第一時鐘訊號CLK1是H訊號，第二時鐘訊號CLK2是L訊號。因此，開關102關斷(OFF)，第二時鐘訊號CLK2不提供給電路。因此，用於供給第二時鐘訊號CLK2的訊號線上的負載減小。然後，因為電晶體T10是導通(ON)的，接線CLK2_D具有L訊號以關斷(OFF)電晶體T4和導通(ON)電晶體T5。同時，第一時鐘訊號CLK1提供給電路，使得電晶體T1關斷(OFF)同時電晶體T8導通(ON)。因此，時控反相器201輸出空(浮空狀態)，回路部份的反相器203和時控反相器202保持資料。
下面圖9中說明了操作5的情況。第一時鐘訊號CLK1是L訊號，第二時鐘訊號CLK2是H訊號。因為開關101此時導通(ON)，第一時鐘訊號CLK1提供給電路。電晶體T1導 通(ON)，電晶體T8關斷(OFF)。同時，因為輸入訊號IN是L訊號，電晶體T2導通(ON)。因此，時控反相器201輸出H訊號。H訊號被輸入到反相器203，使得L訊號作為輸出訊號OUT輸出，如圖9所示。
因此，如圖10所示，開關101關斷(OFF)，電晶體T9導通(ON)，使得接線CLK_D具有H訊號以關斷(OFF)電晶體T1和導通(ON)電晶體T8。結果是，時控反相器201輸出空(浮空狀態)，回路部份的反相器203和時控反相器202保持資料。以這種方式，開關101關斷(OFF)，使得第一時鐘訊號CLK1不提供給電路。因此，用於供給第一時鐘訊號CLK1的訊號線上的負載減小。
以上述方式，可以操作單元暫存器。因為移位暫存器藉由連接多個多級單元暫存器構成，此處省略對移位暫存器操作的說明。
需要提及的是，只要電路操作和上面說明的操作類似，即使連接改變，也可以獲得單元暫存器。
例如，圖11和12顯示連接結構改變的情況。圖11中示出的單元暫存器由開關1101和1103，反相器1102和1104，電晶體T9和T10，以及正反器電路210構成。開關1101的一個閘極電極與電晶體T9和反相器1102的輸出端相連，另一個閘極電極與反相器1102的輸入端相連並提供有來自正反器電路210的輸入訊號。開關1101的源區或汲區中的一個被提供有第一時鐘訊號CLK1，另一個與電晶體T9的源區或汲區以及接線相連。不和接線相連的電晶體T9的源區或汲區與高電位電源(Vdd)相連。開關1103的一個閘極電極與電晶體T10和反相器1104的輸出端相連，另一個閘極電極被提供有輸入訊號IN並和反相器1104的輸入端相連。開關1103的源區和汲區中的一個被提供有第二時鐘訊號CLK2，另一個與電晶體T10的源區或汲區以及接線相連。不和接線相連的電晶體T10的源區或汲區與低電位電源(Vss)相連。
圖12顯示正反器電路210的電路結構的一個實例，正反器電路由時控反相器1201和1202、和回路中的反相器1203構成。時控反相器1201分別輸入來自接線和的第一和第二時鐘訊號。時控反相器1202也分別輸入來自接線和的第一和第二時鐘訊號。回路部份中的反相器1203的輸入端與時控反相器1201和1202的輸出端相連，其輸出端與時控反相器1202的輸入端相連，輸出輸出訊號。需要注意的是正反器電路的結構不限於圖12中所示的形式。
如圖12所示，圖11中所示的開關1101藉由輸入到反相器1203的輸入訊號的控制。當和圖1的情況比較時，控制開關1101的訊號被反轉。因此，根據這點，改變了到電晶體T9等的連接，該連接藉由反相器1102執行。
另外，電晶體T9和T10藉由使用圖1或圖11中的輸入訊號IN，輸出訊號OUT等導通/關斷(ON/OFF)，然而，只要接線CLK1_D和CLK2_D不進入浮空狀態，本發明就不限 於此。
圖13顯示與圖1和圖11不同的結構的實例。圖13中示出的單元暫存器由開關1301和1302，反相器1303和1304，電晶體T11和T12，正反器電路110構成。開關1301的一個閘極電極與反相器1303的輸出端相連，另一個閘極電極與反相器1303的輸入端相連，並被提供有正反器電路110的輸出訊號OUT_D。開關1301的源區和汲區中的一個被提供有第一時鐘訊號CLK1，另一個與電晶體T11的源區或汲區以及接線CLK1_D相連。開關1302的一個閘極電極與反相器1304的輸出端相連，另一個與反相器1304的輸入端相連並被提供有輸入訊號IN。開關1302的源區和汲區中的一個被提供有第二時鐘訊號CLK2，另一個與電晶體T12的源區或汲區以及接線CLK2_D相連。不和開關1301的源區或汲區相連的電晶體T11的源區或汲區與高電位電源(Vdd)以及電晶體T12的閘極電極相連。不和開關1302的源區或汲區相連的電晶體T12的源區或汲區與低電位電源(Vss)以及電晶體T11的閘極電極相連。
為了防止接線CLK1_D和CLK2_D處於浮空狀態，圖13中提供的電晶體T11和T12總是處於導通(ON)狀態，或者在接線CLK1_D和CLK2_D與高電位電源(Vdd)或低電位電源(Vss)之間分別提供電阻R1和R2，如圖14中所示。
另外，圖1和3中提供兩個時鐘訊號線，然而，本發明不限於此。可替換的方案是，使用反相器從一個時鐘訊號中產生反相的訊號。圖15中，第一時鐘訊號CLK1提供給 單元暫存器。同時，第一時鐘訊號CLK1輸入到反相器1501然後從反相器1501輸出，其用作第二時鐘訊號CLK2。因此，第二時鐘訊號CLK2從第一時鐘訊號CLK1藉由反相器1501提供給單元暫存器。
根據這點，時鐘訊號線的數目可以減小。藉由減小時鐘訊號線的數目，用於向基底(其上形成電晶體例如移位暫存器)提供訊號的外部IC的結構可被簡單化。而且，從外部IC輸入到基底(其上形成電晶體例如移位暫存器)的訊號的數目減小，使得外部IC和基底間的連接數目減小。較小數目的連接減小了連接部份的可能困難(不良連接等)，這將改善可靠性。
需要注意的是本實施例模式中採用正邏輯操作的結構，然而，本發明不限於此。藉由任意改變，該結構可以採用負邏輯操作。對於本領域技術人員來說改變這些結構是很簡單的。
需要注意的是在圖2中的正反器電路使用延遲正反器電路(DFF)。然而，本發明不限於此，可以使用多種不同類型的正反器電路，包括RS正反器電路，JK正反器電路或T正反器電路。
需要注意的是，在圖1中，開關101和102分別是CMOS電晶體，然而，本發明不限於此。只要電流可以控制，可以使用任何開關例如電開關或機械開關，其可以是電晶體，二極體，或由這些元件組成的邏輯電路。在晶體管用作開關的情況下，並不特別限制電晶體的極性(導電類型)， 這是因為電晶體僅作為開關操作。然而，在較佳的為小的關斷電流的情況下，較佳的是使用具有極性的關斷電流小的電晶體。作為關斷電流小的電晶體，可以包括提供LDD區域、具有多閘極結構等的電晶體。另外，當電晶體在源端的電位接近低電位電源(例如，Vss，Vgnd和0V)而作為開關操作時，N通道電晶體是較佳的。相反的，當電晶體在源端的電位接近高電位電源(例如Vdd)而作為開關操作時，P通道電晶體是較佳的。原因在於，作為開關易於獲得大的閘極-源極絕對值電壓。注意可以使用具有N通道電晶體和P通道電晶體的CMOS開關。
[實施例模式2]
在此實施例模式中，說明了顯示裝置、訊號線驅動電路、閘極線驅動電路等的結構和操作。本發明的電路可以部份使用在訊號線驅動電路和閘極線驅動電路中。
此顯示裝置包括圖素陣列1601、閘極線驅動電路1602、訊號線驅動電路1610，如圖16所示。閘極線驅動電路1602順序輸出選擇訊號到圖素陣列1601。閘極線驅動電路1602由移位暫存器1621，緩衝電路1622等構成。
這裏，實施例模式1中說明的圖1到3和圖11到15中示出的示例電路使用在移位暫存器1621中。因此，用於供給時鐘訊號的接線上的負載減小，時鐘訊號的波形鈍化也被抑制，這使得電路正常操作。另外，可以降低功耗。另外，因為結構簡單，電路佈局面積減小，框架尺寸減小。而 且，供給時鐘訊號到基底(其上形成電晶體例如移位暫存器)的外部IC的功耗降低，這使得即使電流源性能降低，外部IC的尺寸和成本亦可降低。
電位轉移電路，脈衝寬度控制電路等可以添加在閘極線驅動電路1602中。移位暫存器1621輸出用於順序選擇的脈衝到實施例模式1中說明的圖1到3和圖11到15所示的電路中。訊號線驅動電路1610順序輸出視頻訊號到圖素陣列1601。移位暫存器1603順序輸出一個選擇脈衝到本發明使用的電路。在圖素陣列1601中，依照視頻訊號控制光條件以顯示影像。很多情況下從訊號線驅動電路1610輸入到圖素陣列1601的視頻訊號是電流。也就是，控制顯示元件的每個圖素和元件中佈置的顯示元件根據從訊號線驅動電路1610輸入的視頻訊號(電流)改變它們的狀態。作為佈置在圖素中的顯示元件，包括EL元件(電致發光：EL也被稱為有機發光二極體；OLED，有機EL元件等)，在FED(場發射顯示器)中使用的元件，液晶元件等。
需要提及的是，可以提供多個閘極線驅動電路1602或多個訊號線驅動電路1610。
訊號線驅動電路1610的結構可以分成多個部份。例如，可以分成移位暫存器1603，第一鎖存電路(LAT1)1604，第二鎖存電路(LAT2)1605，和數位類比轉換電路1606。數位類比轉換電路1606可以具有將電壓轉換成電流的功能，以及具有能夠執行伽馬校正的功能。也就是說，數位類比轉換電路1606可以具有輸出電流(視頻訊號)到圖素的電路 ，稱為電流源電路。
在一些情況，依照圖素的結構，視頻訊號的數位電壓訊號和控制圖素中的電流源電路的電流被輸入到圖素。這種情況，數位類比轉換電路1606沒有數位類比轉換功能，但是具有轉換電壓成電流的功能，電流源電路是輸出控制電流到圖素的電路。
而且，圖素包括例如EL元件的顯示元件和電流源電路，即輸出電流(視頻訊號)到顯示元件的電路。
現在，簡要說明訊號線驅動電路1610的操作。移位暫存器1603輸入時鐘訊號(S-CLK)，起始脈衝(SP)和反相時鐘訊號(S-CLKb)，根據這些訊號時間順序輸出一個取樣脈衝。
這裏，本發明使用移位暫存器1603。因此，供給時鐘訊號的接線的負載減小，時鐘訊號波形的鈍化被抑制，使得電路正常操作。另外，功耗可以降低。另外，因為結構簡單，電路佈局面積減小，框尺寸減小。而且，供給時鐘訊號到基底(其上形成電晶體例如移位暫存器)的外部IC的功耗降低，這時即使電流源性能降低，外部IC的尺寸和成本亦可降低。
從移位暫存器1603輸出的取樣脈衝被輸入到第一鎖存電路(LAT1)1604。第一鎖存電路(LAT1)1604輸入有從視頻訊號線1608輸出的視頻訊號並在每一列根據取樣脈衝輸入的時間保持視頻訊號。注意在配備數位類比轉換電路1606的情況下，視頻訊號是數位值。很多情況下這種狀態 的視頻訊號是電壓。
在第一鎖存電路1604和第二鎖存電路1605可以儲存類比值的情況下，然而，很多情況數位類比轉換電路1606可以省略。這種情況，很多時候視頻訊號是電流。而且，當輸出到圖素陣列1601的資料具有二進位值，即數位值時，很多時候數位類比轉換電路1606可以省略。
在第一鎖存電路(LAT1)1604中最後一列的視頻訊號保持完成以後，鎖存脈衝在水平回掃周期從鎖存控制線1609輸入，第一鎖存電路(LAT1)1604中保持的視頻訊號立刻被傳輸到第二鎖存電路(LAT2)1605。此後，第二鎖存電路(LAT2)1605中保持的視頻訊號被輸入到數位類比轉換電路1606，其在一定時間執行一行。從數位類比轉換電路1606輸出的訊號被輸入到圖素陣列1601。
當第二鎖存電路(LAT2)1605中保持的視頻訊號被輸入到數位類比轉換電路1606和圖素陣列1601時，取樣脈衝再次從移位暫存器1603輸出。即，兩個操作同時執行，使得線序列驅動可以執行。相繼的，重復該操作。
在數位類比轉換電路1606中的電流源電路是執行設置操作和輸出操作的電路的情況下，即輸入從不同電流源電路輸出的電流並能輸出不受電晶體特性改變影響的電流的電路，需要使電流流向電流源電路的電路。這種情況，提供參考電流源電路1614。
需要注意的是，訊號線驅動電路或它的一部份(例如，電流源電路和放大器電路)可以在與圖素陣列1601不同 的基底上形成。例如，它們可以使用外部IC晶片構建。
需要注意，訊號線驅動電路、閘極線驅動電路等的結構不受圖16所示結構的限制。
例如，在第一鎖存電路1604和第二鎖存電路1605可以儲存類比值的情況下，視頻訊號(類比電流)可以從參考電流源電路1614輸入到第一鎖存電路(LAT1)1604，如圖17所示。而且，有些時候在圖17中可以不提供第二鎖存電路1605。這種情況，在第一鎖存電路1604中提供更多的電流源電路。可替換的實施方案是，它可以由移位暫存器和取樣開關等構成。這種情況，可以執行點序列驅動。
注意，如前說明的，可以使用任何類型的電晶體，其上形成電晶體的基底的類型不受本發明的限制。因此，圖16和17中所示的電路可以在任何類型的基底上形成，包括玻璃基底、塑膠基底、單晶基底、SOI基底。而且，圖16或17中所示電路的一部份可以在一個基底上形成，而另一部份在另一個基底上形成。即，圖16或17中所示的整個電路不必在相同的基底上形成。例如，在圖16或17中的電路有可能是，圖素陣列1601和閘極線驅動電路1602使用TFT在玻璃基底上形成，而訊號線驅動電路1610(或其一部份)在單晶基底上形成，IC晶片藉由COG(玻璃上晶片)連接提供在玻璃基底上，或者IC晶片藉由TAB(帶自動鍵合)或印刷電路板連接到玻璃基底。
值得提及的是，本發明被應用於該實施例模式中的顯示裝置，然而，不限於此。本發明可以應用到需要輸出循 序選擇訊號的電路的情況。因此，本發明可以應用到儲存裝置，例如記憶體，包括掩膜ROM、DRAM、SRAM和非揮發性記憶體例如快閃記憶體。另外，本發明可以應用到配備有光電轉換器的影像感測器，包括各種類型的影像感測器例如CMOS感測器和CCD感測器。
注意此實施例之說明乃藉由參考實施例模式1的說明而說明。實施例模式1的說明可以應用到本實施例模式中。
[實施例模式3]
參考圖22A和22B，本實施例模式中說明的是一種包括實施例模式1中說明的移位暫存器的顯示板的結構。
圖22A是顯示板的頂視圖，圖22B是圖22A中沿著線A-A’的剖視圖。包括訊號線驅動電路2001，圖素部份2002，和掃描線驅動電路2006，它們由點線示出。另外，包括密封基底2004，密封劑2005，和被密封劑2005環繞的空間2007。本發明的移位暫存器提供在訊號線驅動電路2001和掃描線驅動電路2006中。
接線2008用來傳輸輸入到掃描線驅動電路2006和訊號線驅動電路2001的訊號，並從FPC(柔性印刷電路)2009接收視頻訊號、時鐘訊號、起始訊號等。IC晶片(配備有記憶體電路、緩衝電路等的半導體晶片)2019藉由COG(玻璃上晶片)等方法佈置在FPC2009和顯示板之間的連接部份上。注意附圖中僅說明了FPC，然而，印刷接線板(PWB)可 以附著到FPC。
下面圖22B說明了其剖面結構。圖素部份2002和週邊驅動電路(掃描線驅動電路2006和訊號線驅動電路2001)在基底2010上形成。這裏在圖中說明訊號線驅動電路2001和圖素部份2002。
需要注意的是，在訊號線驅動電路2001中，CMOS以P通道TFT2020和N通道TFT2021構建。本實施例模式說明的顯示板中，週邊驅動電路在一個基底上形成。然而，本發明不限於此，週邊電路的全部或部份可以作為IC晶片形成和藉由COG等安裝。
圖素部份2002包括多個圖素電路，每個圖素電路都具有開關TFT2011和驅動TFT2012。驅動TFT2012的源極電極或汲極電極與第一電極2013相連。接著，形成絕緣體2014以覆蓋第一電極2013的端部份，第一電極2013藉由使用正型光敏丙烯酸樹脂薄膜形成。
為改善電極和在後續步驟中形成的包含有機化合物的發光層的覆蓋度，形成絕緣體2014使得上邊部份或底邊部份具有帶弧度的曲面。例如，在正型光敏丙烯酸用作絕緣體2014材料時，較佳的是僅是絕緣體2014的上邊部份具有弧形半徑(從0.2um到3um)的曲面。藉由光而在蝕刻劑中成為不溶解的光敏負型樹脂、或藉由光而在蝕刻劑中成為可溶的光敏正型樹脂都可以用作絕緣體2014。
第一電極2013之上，形成包含有機化合物的層(電致發光層)2016和第二電極2017。用作陽極的第一電極2013 較佳的是使用具有高的功函數的材料形成。例如，可以使用單層薄膜例如ITO(氧化銦錫)薄膜、氧化銦鋅(IZO)薄膜、氮化鈦薄膜、鉻薄膜、鎢薄膜、Zn薄膜和Pt薄膜、由氮化鉭薄膜和包含鋁作為主成分的薄膜構成的疊層、或者使用三層結構，該三層結構由氮化鈦薄膜、包含鋁作為主成分的薄膜、和氮化鈦薄膜構成。需要注意的是疊層結構使得有可能減小接線電阻，實現好的歐姆接觸。
藉由使用蒸發掩膜的氣相澱積和噴墨形成包含有機化合物的層2016。作為包含有機化合物的層2016，部份使用周期表中第四族的金屬合成物，低分子量的材料和高分子量的材料都可以用在該金屬合成物的組合中。一般而言，很多情況下有機化合物用作單層或疊層，作為包含有機化合物的層2016的材料。然而，有機化合物部份用在有機化合物構成的薄膜中的結構包含在本實施例模式中。而且，也可使用已知的三元材料。
作為在包含有機化合物的層2016上形成的第二電極的材料，可以使用具有小的功函數的材料(Al，Ag，Li，Ca，或這些元素的合金，例如MgAg，MgIn，AlLi，CaF2或CaN)。當電致發光層2016產生的光藉由第二電極2017發射時，具有薄的金屬薄膜的疊層、和透明導電薄膜(例如ITO(氧化銦錫)、氧化銦和氧化鋅的合金(In2 O3 -ZnO)、和氧化鋅(ZnO))較佳的用作第二電極(陰極)2017。
接著，密封基底2004和具有密封劑2005的基底2010鍵合，完成了這樣一個結構，即發光元件2018被提供在由基 底2010、密封基底2004和密封劑2005環繞的空間2007中，空間2007填充惰性氣體(例如，氮或氬氣)或密封劑2005。
需要注意的是，環氧樹脂較佳的用作密封劑2005。另外，希望材料盡可能少的傳遞濕氣和氧氣。作為密封基底2004，可以使用玻璃基底，石英基底，由FRP(玻璃纖維強化塑膠)、PVF(聚氟乙烯)、Myler、聚酯、丙稀酸等形成的塑膠基底。
這種方式，可以形成包含本發明的移位暫存器的顯示板。
本發明應用到圖22A和圖22B所示的顯示板的訊號線驅動電路2001和掃描線驅動電路2006中提供的移位暫存器，因而，時鐘訊號的波形鈍化被抑制，可以獲得正常的電路操作。另外，功耗可以減小。而且，因為結構簡單，電路佈局面積減小，框尺寸減小。
需要提及的是，顯示板的結構不限於圖22A中示出的結構，其中包括訊號線驅動電路2001，圖素部份2002，和掃描線驅動電路2006，但是，也可以是圖23中所示的IC晶片上形成的藉由COG等安裝在顯示板上的訊號線驅動電路4201作為訊號線驅動電路2001的結構。注意圖23中的基底4200，圖素部份4202，掃描線驅動電路4203，FPC4205，IC晶片4206，密封基底4208，密封劑4209分別對應於圖22A中的基底2010，圖素部份2002，掃描線驅動電路2006，FPC2009，IC晶片2019，密封基底2004和密封劑2005。
也就是，僅在IC晶片上使用CMOS等形成需要快速操 作其驅動電路的訊號線驅動電路。藉由在訊號線驅動電路中使用本發明的移位暫存器，圖素部份可以正常操作並能減小功耗。而且，當IC晶片是半導體晶片例如矽晶片時，可以進一步獲得高速操作和低功耗。
[實施例模式4]
使用本發明的電子裝置包括視頻相機，數位相機，護目鏡類顯示器，導航系統，語音再生裝置(例如，汽車語音系統和音頻部件系統)，個人電腦，遊戲機，攜帶型資訊終端(例如，移動電腦，手機，攜帶型遊戲機，和電子書)，包括記錄媒體的影像再生裝置(特別是，能夠複製記錄媒體的裝置，例如數位多功能光碟(DVD)、和包括顯示它的顯示器)。它們的特殊實例在圖18A到18H中說明。
圖18A中顯示包括機架13001，支撐基台13002，顯示部份13003，揚聲器部份13004和視頻輸入端13005的發光裝置。本發明可以應用到構建顯示部份13003的半導體裝置中。圖18A中說明的發光裝置由本發明完成。因為發光裝置是自發光類型，因此不需要背光，並且顯示部份可以比液晶顯示器薄。注意顯示裝置包括用於顯示資訊的任何顯示裝置，例如電腦，電視廣播接收，廣告顯示等。
使用本發明，發光裝置可以正常操作，功率可以減小，裝置的尺寸和成本可以降低等。
圖18B顯示數位靜止相機，其包括主體13101，顯示部份13102，影像接收部份13103，操作鍵13104，外部連接 埠13105，和快門13106。本發明可以應用到構成顯示部份13102的半導體裝置。圖18B中說明的數位靜止相機由本發明完成。
使用本發明，顯示部份可以正常操作，功耗可以減小，裝置的尺寸和成本可以降低等。
圖18C顯示筆記本電腦，其包括主體13201，機架13202，顯示部份13203，鍵盤13204，外部連接埠13205，和指示滑鼠13206。本發明可以應用到構成顯示部份13203的半導體裝置。圖18C中所示的發光裝置由本發明完成。
使用本發明，發光裝置可以正常操作，功耗可以減小，裝置的尺寸和成本可以降低等。
圖18D顯示移動電腦，其包括主體13301，顯示部份13302，開關13303，操作鍵13304，和紅外線埠13305。本發明可以應用到構成顯示部份13302的半導體裝置。圖18D中所示的移動電腦由本發明完成。
使用本發明，顯示部份可以正常操作，功耗可以減小，裝置的尺寸和成本可以降低等。
圖18E顯示包括記錄媒體的攜帶型影像再生裝置(特別是，DVD重現裝置)，其包括主體13401，機架13402，顯示部份A13403，顯示部份B13404，記錄媒體(例如，DVD)讀取部份13405，操作鍵13406，揚聲器部份13407。顯示部份A13403主要顯示影像資訊，顯示部份B13404主要用於顯示字元資訊。本發明可以應用到構成顯示部份A13403和顯示部份B13404的半導體裝置。包括記錄媒體 的影像再生裝置進一步包括家庭遊戲機等。圖18E中所示的DVD再生裝置由本發明完成。
使用本發明，顯示部份可以正常操作，功耗可以減小，裝置的尺寸和成本可以降低等。
圖18F顯示護目鏡類型顯示器(頭部安裝顯示器)，其包括主體13501，顯示部份13502，和臂部份13503。本發明可以應用到構成顯示部份13502的半導體裝置。圖18C中所示的護目鏡類型顯示器由本發明完成。
使用本發明，顯示部份可以正常操作，功耗可以減小，裝置的尺寸和成本可以降低等。
圖18G顯示視頻相機，其包括主體13601，顯示部份13602，機架13603，外部連接埠13604，遙控接收部份13605，影像接收部份13606，電池13607，語音輸入部份13608，操作鍵13609和鏡片13610。本發明可以應用到構成顯示部份13602的半導體裝置。圖18G中所示的視頻相機由本發明完成。
使用本發明，顯示部份可以正常操作，功耗可以減小，裝置的尺寸和成本可以降低等。
圖18H顯示手機，其包括主體13701，機架13702，顯示部份13703，語音輸入部份13704，語音輸出部份13705，操作鍵13706，外部連接埠13707和天線13708。本發明可以應用到構成顯示部份13703的半導體裝置。圖18H中所示的手機由本發明完成。
使用本發明，顯示部份可以正常操作，功耗可以減小 ，裝置的尺寸和成本可以降低等。
將來當發光材料的亮度增加時，包含影像資訊的輸出光可以被放大並且藉由透鏡等投影到前投影儀或後投影儀。
另外，上述電子裝置藉由電子通信線路例如網際網路(Internet)和有線電視(CATV)增加顯示所分佈的資訊。特別是，顯示移動影像資訊的幾率日益增加。因為發光材料具有快速回應，所以發光裝置適合顯示移動影像。
發光裝置中，較佳的是顯示資訊，以盡可能減小損耗功率的發光部份。因此，在發光裝置用到攜帶型資訊終端的顯示部份時，特別是，手機、語音再生裝置等主要顯示字元資訊的情況，較佳的是，藉由不發光部份作為背景，驅動發光部份形成字元資訊。
如上所述，本發明的應用範圍很廣泛，本發明可以用到不同領域的電子裝置中。另外，本實施例模式說明的電子裝置可以使用實施例模式1或2中說明的半導體裝置。
1901‧‧‧傳輸閘
1902‧‧‧傳輸閘
1903‧‧‧非或電路
2101‧‧‧傳輸閘
2102‧‧‧傳輸閘
101，102‧‧‧開關
103，104‧‧‧電晶體
105，106‧‧‧反相器
110‧‧‧正反器電路
201‧‧‧時控反相器
203‧‧‧反相器
202‧‧‧時控反相器
1101，1103‧‧‧開關
1102，1104‧‧‧開關
T9，T10‧‧‧電晶體
210‧‧‧正反器電路
1201，1202‧‧‧時控反相器
1203‧‧‧反相器
1301，1302‧‧‧開關
1303，1304‧‧‧反相器
T11，T12‧‧‧電晶體
1601‧‧‧圖素陣列
1602‧‧‧閘極線驅動電路
1610‧‧‧訊號線驅動電路
1621‧‧‧移位暫存器
1622‧‧‧緩衝電路
1603‧‧‧移位暫存器
1604‧‧‧第一鎖存電路
1605‧‧‧第二鎖存電路
1606‧‧‧數位類比轉換電路
1608‧‧‧頻訊號線
1609‧‧‧鎖存控制線
1614‧‧‧參考電流源電路
2001‧‧‧訊號線驅動電路
2002‧‧‧圖素部份
2006‧‧‧掃描線驅動電路
2004‧‧‧密封基底
2005‧‧‧密封劑
2007‧‧‧空間
2009‧‧‧柔性印刷電路
2019‧‧‧IC晶片
2020‧‧‧P通道TFT
2021‧‧‧N通道TFT
2011‧‧‧開關TFT
2012‧‧‧驅動TFT
2013‧‧‧第一電極
2014‧‧‧絕緣體
2016‧‧‧有機化合物層
2017‧‧‧第二電極
2018‧‧‧發光元件
2010‧‧‧基底
4200‧‧‧基底
4202‧‧‧圖素部份
4203‧‧‧掃描線驅動電路
4205‧‧‧FPC
4206‧‧‧IC晶片
4208‧‧‧密封基底
4209‧‧‧密封劑
13001‧‧‧機架
13002‧‧‧支撐基台
13003‧‧‧顯示部份
13004‧‧‧揚聲器部份
13005‧‧‧視頻輸入端
13101‧‧‧主體
13102‧‧‧顯示部份
13103‧‧‧影像接收部份
13104‧‧‧操作鍵
13105‧‧‧外部連接埠
13106‧‧‧快門
13201‧‧‧主體
13202‧‧‧機架
13203‧‧‧顯示部份
13204‧‧‧鍵盤
13205‧‧‧外部連接埠
13206‧‧‧指示滑鼠
13301‧‧‧主體
13302‧‧‧顯示部份
13303‧‧‧開關
13304‧‧‧操作鍵
13305‧‧‧紅外線埠
13401‧‧‧主體
13402‧‧‧機架
13403‧‧‧顯示部份A
13404‧‧‧顯示部份B
13405‧‧‧記錄媒體讀取部份
13406‧‧‧操作鍵
13407‧‧‧揚聲器部份
13501‧‧‧主體
13502‧‧‧顯示部份
13503‧‧‧臂部份
13601‧‧‧主體
13602‧‧‧顯示部份
13603‧‧‧機架
13604‧‧‧外部連接埠
13605‧‧‧遙控接收部份
13606‧‧‧影像接收部份
13607‧‧‧電池
13608‧‧‧語音輸入部份
13609‧‧‧操作鍵
13610‧‧‧鏡片
13701‧‧‧主體
13702‧‧‧機架
13703‧‧‧顯示部份
13704‧‧‧語音輸入部份
13705‧‧‧語音輸出部份
13706‧‧‧操作鍵
13707‧‧‧外部連接埠
13708‧‧‧天線
圖1是說明本發明半導體裝置結構圖。
圖2是說明本發明半導體裝置結構圖。
圖3是說明本發明半導體裝置結構圖。
圖4是說明本發明半導體裝置的訊號時間圖。
圖5是說明本發明半導體裝置的操作圖。
圖6是說明本發明半導體裝置的操作圖。
圖7是說明本發明半導體裝置的操作圖。
圖8是說明本發明半導體裝置的操作圖。
圖9是說明本發明半導體裝置的操作圖。
圖10是說明本發明半導體裝置的操作圖。
圖11是說明本發明半導體裝置的結構圖。
圖12是說明本發明半導體裝置的結構圖。
圖13是說明本發明半導體裝置的結構圖。
圖14是說明本發明半導體裝置的結構圖。
圖15是說明本發明半導體裝置的結構圖。
圖16是說明應用本發明的顯示裝置的結構圖。
圖17是說明應用本發明的顯示裝置的結構圖。
圖18A到18H顯示應用本發明的電子設備。
圖19是說明習知半導體裝置的結構圖。
圖20是說明習知半導體裝置的結構圖。
圖21是說明習知半導體裝置的結構圖。
圖22A到22B是說明應用本發明的顯示板的結構圖。
圖23是說明應用本發明的顯示板結構圖。
101，102‧‧‧開關
103，104‧‧‧電晶體
105，106‧‧‧反相器
110‧‧‧正反器電路
CLK1‧‧‧第一時鐘訊號
CLK2‧‧‧第二時鐘訊號
Vdd‧‧‧高電位電源
Vss‧‧‧低電位電源

Claims (14)

  1. 一種半導體裝置，包含：一包括正反器之電路；第一開關；第二開關；第一接線，其中一第一時鐘訊號被輸入；和第二接線，其中一第二時鐘訊號被輸入，其中該第一接線經由第一開關與正反器電連接；其中該第二接線經由第二開關與正反器電連接，其中第一開關由來自正反器的輸出訊號控制；和其中第二開關由到正反器的輸入訊號控制。
  2. 如申請專利範圍第1項的半導體裝置，其中第一開關和第二開關中的至少一個包含一互補傳輸閘。
  3. 一種顯示裝置，包括如申請專利範圍第1項的半導體裝置。
  4. 一種電子裝置，包括如申請專利範圍第3項的顯示裝置。
  5. 一種半導體裝置，包含：一包括正反器之電路；第一開關；第二開關；第一接線，其中一第一時鐘訊號被輸入；和 第二接線，其中一第二時鐘訊號被輸入，其中該第一接線經由第一開關與正反器電連接；其中該第二接線經由第二開關與正反器電連接，其中當從正反器而來的輸出訊號處於有效電位時，第一開關接通；和其中當到正反器的輸入訊號處於有效電位時，第二開關接通。
  6. 如申請專利範圍第5項的半導體裝置，其中第一開關和第二開關中的至少一個包括一互補傳輸閘。
  7. 一種顯示裝置，包括如申請專利範圍第5項的半導體裝置。
  8. 一種電子裝置，包括如申請專利範圍第7項的顯示裝置。
  9. 一種半導體裝置，包含：一包括正反器之電路；第一開關；第二開關；第一接線，其中一第一時鐘訊號被輸入；和第二接線，其中一第二時鐘訊號被輸入，其中該第一接線經由第一開關與正反器電連接；和其中該第二接線經由第二開關與正反器電連接，其中第一開關電連接到正反器的一個輸出，和第二開關電連接到正反器的一個輸入。
  10. 如申請專利範圍第9項的半導體裝置，其中第一開 關和第二開關中的至少一個包括一互補傳輸閘。
  11. 一種顯示裝置，包括如申請專利範圍第9項的半導體裝置。
  12. 一種電子裝置，包括如申請專利範圍第11項的顯示裝置。
  13. 如申請專利範圍第1、5及9項中任何一項的半導體裝置，其中第一開關和第二開關各者包含一電晶體。
  14. 如申請專利範圍第1、5及9項中任何一項的半導體裝置，其中正反器包含第一時控反相器、第二時控反相器和一反相器。
TW094116355A 2004-05-21 2005-05-19 半導體裝置 TWI390591B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004151722 2004-05-21

Publications (2)

Publication Number Publication Date
TW200603246A TW200603246A (en) 2006-01-16
TWI390591B true TWI390591B (zh) 2013-03-21

Family

ID=35375154

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094116355A TWI390591B (zh) 2004-05-21 2005-05-19 半導體裝置

Country Status (3)

Country Link
US (3) US7427884B2 (zh)
CN (1) CN100565710C (zh)
TW (1) TWI390591B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7427884B2 (en) * 2004-05-21 2008-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100729099B1 (ko) * 2005-09-20 2007-06-14 삼성에스디아이 주식회사 주사 구동회로와 이를 이용한 유기 전계발광 장치
TW200737109A (en) * 2006-03-30 2007-10-01 Au Optronics Corp Display module
US8923473B2 (en) * 2010-09-02 2014-12-30 Sharp Kabushiki Kaisha Signal processing circuit, driver circuit, and display device
US9350324B2 (en) * 2012-12-27 2016-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. MCML retention flip-flop/latch for low power applications
KR102347024B1 (ko) * 2014-03-19 2022-01-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9590499B2 (en) * 2014-07-18 2017-03-07 Semiconductor Components Industries, Llc Drive circuit and method
CN104282282B (zh) * 2014-10-20 2018-01-05 京东方科技集团股份有限公司 移位寄存器、驱动方法、栅极驱动电路和显示装置
CN104269132B (zh) * 2014-10-29 2016-08-03 京东方科技集团股份有限公司 一种移位寄存单元、显示面板和显示装置
CN104361875B (zh) * 2014-12-02 2017-01-18 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN104700806B (zh) * 2015-03-26 2017-01-25 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路、显示面板及显示装置
CN105225625B (zh) * 2015-11-05 2018-01-23 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及其驱动方法、显示装置
KR20170072514A (ko) * 2015-12-17 2017-06-27 엘지디스플레이 주식회사 게이트 구동회로와 이를 이용한 표시장치
US10946379B2 (en) * 2016-01-29 2021-03-16 Hewlett-Packard Development Company, L.P. Microfluidics system
CN107516485B (zh) * 2016-06-17 2021-02-12 群创光电股份有限公司 栅极驱动电路
KR102575564B1 (ko) * 2018-03-26 2023-09-08 삼성디스플레이 주식회사 주사 구동부
CN114640331B (zh) * 2022-03-23 2024-07-05 无锡安趋电子有限公司 一种抗噪声干扰的高压侧栅驱动电路

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5377248A (en) * 1988-11-29 1994-12-27 Brooks; David R. Successive-approximation register
JPH0850465A (ja) * 1994-05-30 1996-02-20 Sanyo Electric Co Ltd シフトレジスタ及び表示装置の駆動回路
US5498988A (en) * 1994-11-25 1996-03-12 Motorola, Inc. Low power flip-flop circuit and method thereof
FR2773652B1 (fr) * 1998-01-14 2002-10-11 Sgs Thomson Microelectronics Circuit de generation d'un signal d'activation commande
JP2000242236A (ja) 1999-02-23 2000-09-08 Sony Corp シフトレジスタおよびこれを用いた液晶表示装置
JP3473745B2 (ja) * 1999-05-28 2003-12-08 シャープ株式会社 シフトレジスタ、および、それを用いた画像表示装置
JP3589926B2 (ja) 2000-02-02 2004-11-17 シャープ株式会社 シフトレジスタ回路および画像表示装置
JP3326691B2 (ja) 2000-07-18 2002-09-24 ソニー株式会社 ディスプレイ
US6304122B1 (en) * 2000-08-17 2001-10-16 International Business Machines Corporation Low power LSSD flip flops and a flushable single clock splitter for flip flops
JP2003303049A (ja) 2002-04-11 2003-10-24 Matsushita Electric Ind Co Ltd 位置データの入力装置
JP4391128B2 (ja) * 2002-05-30 2009-12-24 シャープ株式会社 表示装置のドライバ回路およびシフトレジスタならびに表示装置
JP4679812B2 (ja) * 2002-11-07 2011-05-11 シャープ株式会社 走査方向制御回路および表示装置
US6882205B2 (en) * 2002-11-08 2005-04-19 International Business Machines Corporation Low power overdriven pass gate latch
JP4044020B2 (ja) * 2003-06-10 2008-02-06 シャープ株式会社 双方向シフトレジスタ、および、それを備えた表示装置
US7427884B2 (en) * 2004-05-21 2008-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102005060394B4 (de) * 2005-12-16 2012-10-11 Infineon Technologies Ag Schaltungsanordnung und Verfahren zum Betreiben einer Schaltungsanordnung
JP4224094B2 (ja) * 2006-09-27 2009-02-12 株式会社東芝 半導体集積回路装置
US7808279B2 (en) * 2008-11-03 2010-10-05 Freescale Semiconductor, Inc. Low power, self-gated, pulse triggered clock gating cell
US7872514B2 (en) * 2008-12-20 2011-01-18 Motorola, Inc. Latch circuit and clock signal dividing circuit

Also Published As

Publication number Publication date
US7768329B2 (en) 2010-08-03
TW200603246A (en) 2006-01-16
US20100283524A1 (en) 2010-11-11
US8049538B2 (en) 2011-11-01
CN100565710C (zh) 2009-12-02
US20090027370A1 (en) 2009-01-29
CN1722305A (zh) 2006-01-18
US20050259778A1 (en) 2005-11-24
US7427884B2 (en) 2008-09-23

Similar Documents

Publication Publication Date Title
US8049538B2 (en) Semiconductor device
KR101239162B1 (ko) 표시장치와 그 구동방법, 반도체장치, 및 전자기기
CN1598914B (zh) 显示器件
US6556176B1 (en) Active type EL display device capable of displaying digital video signal
US10115350B2 (en) Semiconductor device having rectifying elements connected to a pixel of a display device
CN100430984C (zh) 显示装置及其驱动方法
CN100487778C (zh) 发光装置及其驱动方法
JP2019061286A (ja) 表示装置
US7323924B2 (en) Level shifter circuit
JP4754872B2 (ja) 半導体装置
JP5072218B2 (ja) 表示装置
JP2006011386A (ja) 半導体装置、表示装置及び電子機器
JP5448272B2 (ja) 発光装置、表示モジュールおよび電子機器
JP2019066896A (ja) 半導体装置

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent