[go: up one dir, main page]

TWI389217B - 使用超薄可棄式覆蓋層之高介電值材料的改良氮濃度分佈 - Google Patents

使用超薄可棄式覆蓋層之高介電值材料的改良氮濃度分佈 Download PDF

Info

Publication number
TWI389217B
TWI389217B TW097136679A TW97136679A TWI389217B TW I389217 B TWI389217 B TW I389217B TW 097136679 A TW097136679 A TW 097136679A TW 97136679 A TW97136679 A TW 97136679A TW I389217 B TWI389217 B TW I389217B
Authority
TW
Taiwan
Prior art keywords
forming
gate
source
gate structure
well
Prior art date
Application number
TW097136679A
Other languages
English (en)
Other versions
TW200939354A (en
Inventor
艾夏瑞夫 胡森
奎維多 洛佩茲 曼紐Ａ
Original Assignee
德州儀器公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 德州儀器公司 filed Critical 德州儀器公司
Publication of TW200939354A publication Critical patent/TW200939354A/zh
Application granted granted Critical
Publication of TWI389217B publication Critical patent/TWI389217B/zh

Links

Classifications

    • H10D64/01352—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D64/01344—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0181—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Description

使用超薄可棄式覆蓋層之高介電值材料的改良氮濃度分佈
本發明係關於積體電路領域。更特定言之，本發明係關於製造積體電路中的金屬氧化物半導體電晶體。
吾等熟知，隨著微電子製造技術隨時間之進展，積體電路(IC)中的電晶體大小已變得更小。特定言之，金屬氧化物半導體(MOS)電晶體尺寸之收縮趨勢已得到公認。作為此趨勢之部分，MOS電晶體的特徵之一係將該閘極與該電晶體基板絕緣分離之閘極介電質的厚度。隨著該閘極介電質的厚度減小，需要相對於橫跨該閘極介電質之所施加電位而提高該閘極介電質的可靠性。當前技術將氮擴散進該閘極介電質以滿足此需要。此係藉由在沈積該閘極材料前將該閘極介電質暴露於一含氮電漿來實現。此程序之一缺點係某一氮在該閘極介電質與該電晶體基板之間的介面處終止，而某一氮擴散進該電晶體基板，導致在該電晶體基板中減小的載子行動性及其他負面效應。已針對此問題而嘗試的解決方式係以減小該氮電漿中的電功率為重點。減小向該氮電漿之供電已導致對該閘極介電質中之主要部份之氮總量之控制減小，以及對該閘極介電質中之氮分佈之控制減小。
本發明包含一程序序列，即在將該閘極介電質暴露於一氮源前，於該閘極介電質之頂部表面上形成一宜係介於5與150埃厚度之間的犧牲材料層；將該犧牲層暴露於一氮化作用源(一般係一氮電漿)；以及移除該犧牲層。
圖1係在暴露於一氮化作用源期間，依據本發明之一具體實施例所製造之一閘極介電質及犧牲層之一橫截面。可由二氧化矽、氧化鉿或其他介電材料組成之閘極介電質(100)係形成於一電晶體基板(102)之一頂部表面上。一犧牲層(104)係沈積於該閘極介電質之一頂部表面上。該犧牲層(104)之厚度係介於5與150埃之間。用於該犧牲層(104)之材料係選擇成在氮化處理條件下可滲透氮原子且可容易地從該閘極介電質移除而不會對該閘極介電質造成負面影響或劣化的電晶體性能，例如氧化鋁或氮化鋁。藉由介於1至1000sccm(標準立方釐米/分鐘)之間之一氮氣流在從1毫托至1200毫托之一壓力下，將該犧牲層暴露於一氮化作用源(106)，一般係在50至200瓦特之射頻功率下操作之一氮電漿。氮可以係以電子激發的氮(108)及離子化的氮(110)為形式，從該氮化作用源(106)出現並擴散至該犧牲層(104)。在將該犧牲層(104)暴露於該氮化作用源(106)期間，氮受到該犧牲層(104)之吸收並經由該犧牲層(104)擴散進入該閘極介電質(100)。
圖2係在暴露於一氮化作用源後，依據本發明之一具體實施例所製造之一閘極介電質及犧牲層之一橫截面。閘極介電質(200)、電晶體基板(202)及犧牲層(204)正如上面參考圖1所說明。氮原子(206)係分佈遍及該犧牲層。其他氮原子(208)係以使得在該閘極介電質(200)與該電晶體基板(202)之一介面處之氮原子(208)之一濃度與不利用本發明之優點而藉由一等效氮化程序於一閘極介電質上產生者相比更小之一方式，分佈於該閘極介電質(200)中，而在該閘極介電質(200)中之氮原子(208)之總數(以原子/單位面積表示)係與藉由不利用本發明之優點而藉由一等效氮化程序於一閘極介電質上產生者相同。此之所以有利係因藉由使用本發明來製造的電晶體展現因氮化產生之預期優點，而在受該閘極介電質與電晶體基板介面處之氮濃度影響之參數方面具有改良的性能。
圖3係在移除該犧牲層後，依據本發明之一具體實施例所製造之一閘極介電質及犧牲層之一橫截面。閘極介電質(300)及基板(302)係如上面參考圖2所說明。已採取一不會使閘極介電質(300)劣化的方式來移除圖2所繪示之犧牲層。如上所述，氮原子(304)係以一有利的方式分佈遍及該犧牲層。
圖4A係包含具有閘極介電質之MOS電晶體之一積體電路之一橫截面，該閘極介電質係在暴露於一氮化作用源期間，依據本發明之一具體實施例所製造。積體電路(400)包含一基板(402)，該基板一般係包含p型矽。在該基板(402)中形成名為一p井之一p型區域(404)與名為n井之一n型區域(406)。一般藉由矽的局部氧化(LOCOS)或淺溝渠(STI)隔離來形成一般係由二氧化矽組成的場氧化物(408)，以隔離該積體電路中的組件。一閘極介電質(410)係形成於該p井中之一作用區域(412)及該n井中之一作用區域(414)之一頂部表面上，並與該等兩個作用區域接觸。一犧牲層(416)係依據本發明之一具體實施例形成於該閘極介電質(410)之一頂部表面上，並與該閘極介電質(410)接觸。犧牲層(416)係暴露於一氮化作用源(418)，一般係一氮電漿。
圖4B係包含具有閘極介電質的MOS電晶體之一積體電路之一橫截面，該閘極介電質係在完成電晶體製造並形成與該電晶體之接點後依據本發明之一具體實施例而製造。形成一N通道MOS電晶體(420)與一p通道MOS電晶體(422)，此係藉由以下步驟來形成：在依據本發明之一具體實施例而形成的閘極介電質(410)上沈積一閘極材料，一般係多晶矽；形成一光阻圖案以界定閘極區域；以及將該閘極材料蝕刻為形成n通道及p通道閘極結構(424、426)；形成可選的n通道與p通道閘極側壁間隔物(428、430)，此一般係藉由保形沈積氮化矽及二氧化矽層而隨後進行各向異性回蝕；形成在該n通道MOS電晶體中的n型源極與汲極區域(432)以及在該p通道MOS電晶體中的p型源極與汲極區域(434)，此一般係藉由離子植入；以及形成在該n通道源極與汲極區域(432)的表面上之可選的金屬矽化物區域(436)以及在該p通道源極與汲極區域(434)的表面上之可選的金屬矽化物區域(438)。名為一金屬前介電質(PMD)之一或多個介電層(440)一般包含氮化矽與二氧化矽層，其係沈積於積體電路(400)之一頂部表面上並與後者接觸。藉由蝕刻接觸孔並以接觸金屬(一般係鎢)填充而在該PMD中形成名為接點(442)之垂直金屬通道，從而與該等源極與汲極區域(432、434)形成電接觸。
圖5係在依據當前技術之一具體實施例製造之一閘極介電質與根據本發明製造之一閘極介電質中與深度成函數關係的氮濃度之一表。在圖5中可看出，藉由使用包含一10埃厚度的氧化鋁膜之一犧牲層而使得在該閘極介電質與該電晶體基板之間的介面處之氮濃度與當前技術相比減小約20%。
100．．．閘極介電質
102．．．電晶體基板
104．．．犧牲層
106．．．氮化作用源
108．．．電子激發的氮
110．．．離子化的氮
200．．．閘極介電質
202．．．電晶體基板
204．．．犧牲層
206．．．氮原子
208．．．氮原子
300．．．閘極介電質
302．．．基板
304．．．氮原子
400．．．積體電路
402．．．基板
404．．．p型區域
406．．．n型區域
408．．．場氧化物
410．．．閘極介電質
412．．．作用區域
414．．．作用區域
416．．．犧牲層
418．．．氮化作用源
420．．．N通道MOS電晶體
422．．．p通道MOS電晶體
424．．．n通道閘極結構
426．．．p通道閘極結構
428．．．n通道閘極側壁間隔物
430．．．p通道閘極側壁間隔物
432．．．n型源極與汲極區域
434．．．p型源極與汲極區域
436．．．金屬矽化物區域
438．．．金屬矽化物區域
440．．．介電層
442．．．接點
圖1係在暴露於一氮化作用源期間依據本發明之一具體實施例而製造的一閘極介電質之一橫截面。
圖2係在暴露於一氮化作用源期間依據本發明之一具體實施例而製造的一閘極介電質之一橫截面。
圖3係在暴露於一氮化作用源並移除該犧牲層後依據本發明之一具體實施例而製造的一閘極介電質之一橫截面。
圖4A係包含具有閘極介電質的MOS電晶體之一積體電路之一橫截面，該閘極介電質係在暴露於一氮化作用源期間依據本發明之一具體實施例而製造。
圖4B係包含具有閘極介電質的MOS電晶體之一積體電路之一橫截面，該閘極介電質係在製造一n通道及一p通道MOS電晶體後依據本發明之一具體實施例而製造。
圖5係在藉由使用當前技術來製造之一閘極介電質與依據本發明之一具體實施例而製造之一閘極介電質中的氮分佈之一表。
100．．．閘極介電質
102．．．電晶體基板
104．．．犧牲層
106．．．氮化作用源
108．．．電子激發的氮
110．．．離子化的氮

Claims (4)

  1. 一種製造一積體電路之方法，其包含以下步驟：提供一基板；在該基板中形成場氧化物；在該基板中形成一n井；在該基板中形成一p井；在該p井之一頂部表面上，形成一閘極介電層；在該閘極介電質之一頂部表面上，形成一犧牲材料層；將該犧牲層暴露於一氮化作用源；移除該犧牲層；藉由包含以下步驟之一程序，在該p井中形成一n通道MOS電晶體：在該閘極介電質之一頂部表面上，形成一第一閘極結構；在與該第一閘極結構相鄰之該p井中，形成n型輕度摻雜的源極與汲極區域；形成與該第一閘極結構之側表面鄰接之一第一組閘極側壁間隔物；在與該第一閘極結構相鄰之該p井中，形成n型源極與汲極區域並接觸該等n型輕度摻雜的源極與汲極區域；以及在該等n型源極與汲極區域及該第一閘極結構之頂部表面上，形成一第一組矽化物區域並與該等頂部表面 接觸；藉由包含以下步驟之一程序，在該n井中形成一p通道MOS電晶體：在該閘極介電質之一頂部表面上，形成一第二閘極結構；在與該第二閘極結構相鄰之該n井中，形成p型輕度摻雜的源極與汲極區域；形成與該第二閘極結構之側表面鄰接之一第二組閘極側壁間隔物；在與該第二閘極結構相鄰之該n井中，形成p型源極與汲極區域並接觸該等p型輕度摻雜的源極與汲極區域；以及在該等p型源極與汲極區域及該第二閘極結構之頂部表面上，形成一第二組矽化物區域並與該等頂部表面接觸；在該n通道電晶體及該p通道電晶體上，形成一金屬前介電層堆疊；在該等n型源極與汲極區域、該等p型源極與汲極區域、該第一閘極結構及該第二閘極結構上之該金屬前介電層堆疊中形成接點；在該接點上，形成一第一層級內介電層；以及形成金屬互連結構，其中該等金屬互連結構連接至該等接點並與該等接點重疊。
  2. 如請求項1之方法，其中該犧牲層係介於5與150埃厚度 之間。
  3. 如請求項1或2之方法，其中該犧牲層係由氧化鋁或氮化鋁組成；而其中該閘極介電質係由二氧化矽或二氧化鉿組成。
  4. 如請求項3之方法，其中該氮化作用源係一氮電漿，其係操作於介於50與200瓦特之間之一射頻功率；介於1至1000 sccm(標準立方釐米/分鐘)之間之一氮氣體流；以及介於1毫托與1200毫托之間之一壓力。
TW097136679A 2007-09-24 2008-09-24 使用超薄可棄式覆蓋層之高介電值材料的改良氮濃度分佈 TWI389217B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/860,066 US8008216B2 (en) 2007-09-24 2007-09-24 Nitrogen profile in high-K dielectrics using ultrathin disposable capping layers

Publications (2)

Publication Number Publication Date
TW200939354A TW200939354A (en) 2009-09-16
TWI389217B true TWI389217B (zh) 2013-03-11

Family

ID=40512086

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097136679A TWI389217B (zh) 2007-09-24 2008-09-24 使用超薄可棄式覆蓋層之高介電值材料的改良氮濃度分佈

Country Status (3)

Country Link
US (1) US8008216B2 (zh)
TW (1) TWI389217B (zh)
WO (1) WO2009042490A2 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150311067A1 (en) * 2014-04-24 2015-10-29 Applied Materials, Inc. Millisecond annealing in ammonia ambient for precise placement of nitrogen in thin film stacks
US20230133296A1 (en) * 2021-10-28 2023-05-04 International Business Machines Corporation Integrating standard-gate transistors and extended-gate transistors on the same substrate using low-temperature gate dielectric treatments

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0751560B1 (en) * 1995-06-30 2002-11-27 STMicroelectronics S.r.l. Process for forming an integrated circuit comprising non-volatile memory cells and side transistors of at least two different types, and corresponding IC
US6245626B1 (en) * 1999-07-07 2001-06-12 United Microelectronics Corp. Method of fabricating a MOS device using a sacrificial layer and spacer
US6649543B1 (en) * 2000-06-22 2003-11-18 Micron Technology, Inc. Methods of forming silicon nitride, methods of forming transistor devices, and transistor devices
US6897514B2 (en) * 2001-03-28 2005-05-24 Matrix Semiconductor, Inc. Two mask floating gate EEPROM and method of making
JP4014431B2 (ja) * 2002-03-27 2007-11-28 富士通株式会社 半導体記憶装置及び半導体記憶装置の製造方法
JP2004179387A (ja) * 2002-11-27 2004-06-24 Renesas Technology Corp 不揮発性半導体記憶装置及びその製造方法
US7138308B2 (en) * 2004-12-14 2006-11-21 International Business Machines Corporation Replacement gate with TERA cap
US7148097B2 (en) * 2005-03-07 2006-12-12 Texas Instruments Incorporated Integrated circuit containing polysilicon gate transistors and fully silicidized metal gate transistors
US7618492B2 (en) * 2005-08-09 2009-11-17 Infineon Technologies Ag Methods of forming nanocrystals
US7229873B2 (en) * 2005-08-10 2007-06-12 Texas Instruments Incorporated Process for manufacturing dual work function metal gates in a microelectronics device
JP4978009B2 (ja) * 2006-01-16 2012-07-18 ソニー株式会社 ＧａＮ系半導体発光素子及びその製造方法
US7445984B2 (en) * 2006-07-25 2008-11-04 Freescale Semiconductor, Inc. Method for removing nanoclusters from selected regions
US20080237743A1 (en) * 2007-03-30 2008-10-02 Texas Instruments Incorporated Integration Scheme for Dual Work Function Metal Gates
US20080153241A1 (en) * 2006-12-26 2008-06-26 Chia-Jung Hsu Method for forming fully silicided gates

Also Published As

Publication number Publication date
TW200939354A (en) 2009-09-16
WO2009042490A3 (en) 2009-05-14
WO2009042490A2 (en) 2009-04-02
US8008216B2 (en) 2011-08-30
US20090104743A1 (en) 2009-04-23

Similar Documents

Publication Publication Date Title
US9659778B2 (en) Methods of fabricating semiconductor devices and structures thereof
US9978853B2 (en) Method of forming gate structure of a semiconductor device
US7927943B2 (en) Method for tuning a work function of high-k metal gate devices
US8202773B2 (en) Engineered oxygen profile in metal gate electrode and nitrided high-k gate dielectrics structure for high performance PMOS devices
US8324090B2 (en) Method to improve dielectric quality in high-k metal gate technology
US9449828B2 (en) Method of forming metal gate electrode
US8450161B2 (en) Method of fabricating a sealing structure for high-k metal gate
CN102738221B (zh) 制造栅极介电层的方法
US7858484B2 (en) Semiconductor device and method for producing the same
JP2012524413A (ja) 金属Ｈｉｇｈ−ｋＦＥＴのためのデュアル金属およびデュアル誘電体集積
TW201013850A (en) Method for forming metal gates in a gate last process
CN101388399A (zh) 混合取向技术互补金属氧化物半导体结构及其制造方法
US7781844B2 (en) Semiconductor device having a stressor film
JP4723975B2 (ja) 半導体装置およびその製造方法
TWI389217B (zh) 使用超薄可棄式覆蓋層之高介電值材料的改良氮濃度分佈
CN108878421B (zh) 半导体装置及其制造方法
KR100910477B1 (ko) 반도체 소자 제조방법
KR100629267B1 (ko) 듀얼-게이트 구조를 갖는 집적회로 소자 및 그 제조 방법
US8766370B2 (en) Single metal dual dielectric CMOS device
KR100565753B1 (ko) 반도체 소자의 게이트 형성방법
KR20030050595A (ko) 듀얼 게이트산화막을 구비한 반도체장치의 제조 방법
KR20030050680A (ko) 듀얼 게이트산화막을 구비한 반도체장치의 제조 방법