TWI386745B - 薄膜電晶體陣列基板及其製造方法 - Google Patents

Description

薄膜電晶體陣列基板及其製造方法

本發明是有關於一種薄膜電晶體陣列基板及其製造方法，且特別是有關於可以改善阻容延遲(RC delay)現象的一種薄膜電晶體陣列基板及其製造方法。

隨著顯示科技的日益進步，人們藉著顯示器的輔助可使生活更加便利，為求顯示器輕、薄之特性，促使平面顯示器(flat panel display，FPD)成為目前的主流。在諸多平面顯示器中，液晶顯示器(liquid crystal display，LCD)具有高空間利用效率、低消耗功率、無輻射以及低電磁干擾等優越特性，因此，液晶顯示器深受消費者歡迎。

液晶顯示器主要是由主動陣列基板、彩色濾光基板與位於兩基板之間的液晶層所構成。主動陣列基板上具有畫素結構、與畫素結構電性連接的多條資料線(data line)與多條掃描線(scan line)、共通線(common line)等。由於資料線、掃描線、共通線等的材料大多為金屬，且每一層金屬之間皆以絕緣層來隔離，因此往往會產生寄生電容(parasitic capacitance)而引起阻容延遲的現象。

此外，對於一般的主動陣列來說，位於不同區域的閘絕緣層皆具有相同的介電常數。為了避免薄膜電晶體的元件特性不穩定，薄膜電晶體中的閘絕緣層必須具有較高的介電常數。然而，在儲存電容中，若採用具有較高介電常數的材料來作為閘絕緣層，則可以獲得較高的儲存電容值。因此，在不同區域皆具有相同介電常數的閘絕緣層並不能完全滿足設計上的需求。

本發明提供一種薄膜電晶體陣列基板，其可以改善阻容延遲的現象。

本發明另提供一種薄膜電晶體陣列基板的製造方法，其可以達到降低成本的目的。

本發明又提供一種薄膜電晶體陣列基板的製造方法，其可以減少光罩的使用數目。

本發明提出一種薄膜電晶體陣列基板，其包括基板、第一圖案化導電層、圖案化閘絕緣層、多個介電圖案、多個半導體圖案、第二圖案化導電層、保護層與多個畫素電極。第一圖案化導電層配置於基板上。第一圖案化導電層包括多條掃描線以及與掃描線連接的多個閘極。圖案化閘絕緣層配置於基板上以覆蓋住第一圖案化導電層，其中圖案化閘絕緣層具有多個開孔。介電圖案位於開孔內，其中介電圖案的介電常數小於圖案化閘絕緣層的介電常數。半導體圖案配置於圖案化閘絕緣層上，其中半導體圖案包括多個彼此分離之通道層。第二圖案化導電層配置於半導體圖案、圖案化閘絕緣層以及介電圖案上，其中第二圖案化導電層包括多條資料線、與資料線連接的多個源極以及多個汲極。保護層配置於半導體圖案、圖案化閘絕緣層以及介電圖案上，以覆蓋住第二圖案化導電層。畫素電極配置於保護層上，其中各個畫素電極分別與其中一個汲極電性連接。

依照本發明實施例所述之薄膜電晶體陣列基板，上述之介電圖案的位置例如對應於掃描線與資料線交錯處。

依照本發明實施例所述之薄膜電晶體陣列基板，上述之圖案化閘絕緣層的介電常數例如介於5至9之間，而介電圖案的介電常數例如介於2至4之間。

依照本發明實施例所述之薄膜電晶體陣列基板，上述之介電圖案例如位於掃描線上。

依照本發明實施例所述之薄膜電晶體陣列基板，上述之第一圖案化導電層更包括共通線，且介電圖案覆蓋部分共通線，且介電圖案位於部分共通線與部分資料線之間。

依照本發明實施例所述之薄膜電晶體陣列基板，上述之介電圖案的材料例如為聚甲基丙烯酸酯(polymethylmethacrylate，PMMA)、氫化倍半矽氧烷(hydrogen silsesquioxane，HSQ)、有機倍半矽氧烷(organic Silsesquioxane，OSQ)、聚醯亞胺(polyimide，PI)、聚2,6-萘二甲酸乙二酯(poly(ethylene 2,6-napthalate，PEN)、聚乙烯對苯二甲酸酯(polyethyleneterephthalate，PET)、三芳基六氟銻酸硫鎓鹽(tri-phenylsulfonium hexafluoroantimonate salt，TSFA)、甲基磷酸二甲酯(dimethyl methylphosphonate，DMMP)或其組合。

本發明另提出一種薄膜電晶體陣列基板的製造方法。首先，於基板上形成第一圖案化導電層，其中第一圖案化導電層包括多條掃描線、與掃描線連接的多個閘極。然後，於基板上形成具有多個開孔的圖案化閘絕緣層以覆蓋第一圖案化導電層，並於開孔內形成多個介電圖案，其中介電圖案的介電常數小於圖案化閘絕緣層的介電常數。接著，於圖案化閘絕緣層上形成多個半導體圖案。而後，於半導體圖案、圖案化閘絕緣層以及介電圖案上形成第二圖案化導電層，其中第二圖案化導電層包括多條資料線、與資料線連接的多個源極以及多個汲極。繼之，於半導體圖案、圖案化閘絕緣層以及介電圖案上形成保護層，以覆蓋住第二圖案化導電層。之後，於保護層上形成多個畫素電極，其中各個畫素電極分別與其中一個汲極電性連接。

依照本發明實施例所述之薄膜電晶體陣列基板的製造方法，上述形成圖案化閘絕緣層、半導體圖案以及介電圖案的方法例如是先於基板上依序形成絕緣材料層以及半導體材料層，以覆蓋第一圖案化導電層。然後，於半導體材料層上形成第一圖案化光阻層。接著，以第一圖案化光阻層為罩幕，移除部分區域上的半導體材料層與絕緣材料層，以形成具有開孔的圖案化閘絕緣層。而後，於開孔內形成介電圖案。繼之，於未被移除的半導體材料層上形成第二圖案化光阻層。之後，以第二圖案化光阻層為罩幕，移除部分區域上的半導體材料層，以形成半導體圖案。

依照本發明實施例所述之薄膜電晶體陣列基板的製造方法，上述形成介電圖案的方法例如為噴墨印刷(ink jet printing)。

依照本發明實施例所述之薄膜電晶體陣列基板的製造方法，上述形成介電圖案的方法還可以於噴墨印刷之後進行固化(curing)製程。

依照本發明實施例所述之薄膜電晶體陣列基板的製造方法，上述介電圖案是在半導體圖案形成之前製作。

依照本發明實施例所述之薄膜電晶體陣列基板的製造方法，上述介電圖案是在半導體圖案形成之後製作。

依照本發明實施例所述之薄膜電晶體陣列基板的製造方法，上述形成圖案化閘絕緣層、半導體圖案以及介電圖案的方法例如是先於基板上依序形成絕緣材料層以及半導體材料層，以覆蓋第一圖案化導電層。然後，於半導體材料層上形成半調式(half tone)圖案化光阻層，其中半調式圖案化光阻層具有第一部分以及第二部分，且第一部分的厚度大於第二部分的厚度。接著，以半調式圖案化光阻層為罩幕，移除部分區域上的半導體材料層與絕緣材料層，以形成具有開孔的圖案化閘絕緣層。而後，於開孔內形成介電圖案。繼之，減少半調式圖案化光阻層的厚度，直至第二部分被移除為止，以形成第二圖案化光阻層。之後，以第二圖案化光阻層為罩幕，移除部分區域上的半導體材料層，以形成半導體圖案。

依照本發明實施例所述之薄膜電晶體陣列基板的製造方法，上述介電圖案是在第二圖案化光阻層形成之前製作。

本發明又提出一種薄膜電晶體陣列基板的製造方法。首先，於基板上形成第一圖案化導電層，其中第一圖案化導電層包括多條掃描線、多個與掃描線連接之閘極。然後，於基板上依序形成絕緣材料層、半導體材料層以及歐姆接觸材料層，以覆蓋第一圖案化導電層。接著，於基板上形成第一半調式圖案化光阻層，其中第一半調式圖案化光阻層具有第一部分以及第二部分，且第一部分的厚度大於第二部分的厚度。而後，以第一半調式圖案化光阻層為罩幕，移除部分區域上的歐姆接觸材料層、半導體材料層與絕緣材料層，以形成具有多個開孔之圖案化歐姆接觸材料層、圖案化半導體層與圖案化閘絕緣層。繼之，減少第一半調式圖案化光阻層的厚度，直至第二部分被移除為止，以形成第一圖案化光阻層。隨後，於開孔內形成多個介電圖案，其中介電圖案的介電常數小於圖案化閘絕緣層的介電常數。然後，於第一圖案化光阻層所暴露出的區域上形成第二圖案化導電層，其中第二圖案化導電層包括多條資料線、多個與該些資料線連接的源極以及多個汲極。接著，移除第一圖案化光阻層。而後，以第二圖案化導電層為罩幕，移除部分圖案化歐姆接觸材料層。繼之，於圖案化半導體層以及第二圖案化導電層上形成保護層。隨後，於基板上形成第二半調式圖案化光阻層，其中第二半調式圖案化光阻層具有第三部分以及第四部分，且第三部分的厚度大於第四部分的厚度。然後，以第二半調式圖案化光阻層為罩幕，移除部分區域上的保護層、圖案化半導體層與圖案化閘絕緣層。接著，減少第二半調式圖案化光阻層的厚度，直至第四部分被移除為止，以形成第二圖案化光阻層。而後，於第二圖案化光阻層所暴露出的區域上形成多個畫素電極，其中各個畫素電極分別與其中一個汲極電性連接。之後，移除第二圖案化光阻層。

本發明再提出一種薄膜電晶體陣列基板的製造方法。首先，於基板上形成第一圖案化導電層，其中第一圖案化導電層包括多條掃描線、多個與掃描線連接之閘極、共通線。然後，於基板上依序形成絕緣材料層、半導體材料層以及歐姆接觸材料層，以覆蓋第一圖案化導電層。接著，於基板上形成第一半調式圖案化光阻層，其中第一半調式圖案化光阻層具有第一部分以及第二部分，且第一部分的厚度大於第二部分的厚度，且第一半調式圖案化光阻層暴露出共通線上方的部分區域。而後，以第一半調式圖案化光阻層為罩幕，移除部分區域上的歐姆接觸材料層、半導體材料層與絕緣材料層，以形成具有多個第一開孔與一個第二開孔之圖案化歐姆接觸材料層、圖案化半導體層與圖案化閘絕緣層，其中第二開孔暴露出部分共通線。繼之，減少第一半調式圖案化光阻層的厚度，直至第二部分被移除為止，以形成第一圖案化光阻層。隨後，於第一開孔內形成多個介電圖案，其中介電圖案的介電常數小於圖案化閘絕緣層的介電常數。然後，於第一圖案化光阻層所暴露出的區域上形成第二圖案化導電層，其中第二圖案化導電層包括多條資料線、多個與該些資料線連接的源極以及多個汲極。接著，移除第一圖案化光阻層。而後，以第二圖案化導電層為罩幕，移除部分圖案化歐姆接觸材料層。繼之，於圖案化半導體層以及第二圖案化導電層上形成保護層。隨後，於基板上形成第二半調式圖案化光阻層，其中第二半調式圖案化光阻層具有第三部分以及第四部分，且第三部分的厚度大於第四部分的厚度。然後，以第二半調式圖案化光阻層為罩幕，移除部分區域上的保護層、圖案化半導體層與圖案化閘絕緣層。接著，減少第二半調式圖案化光阻層的厚度，直至第四部分被移除為止，以形成第二圖案化光阻層。而後，於第二圖案化光阻層所暴露出的區域上形成多個畫素電極，其中各個畫素電極分別與其中一個汲極電性連接。之後，移除第二圖案化光阻層。

基於上述，本發明於部分共通線與部分資料線之間、掃描線與資料線交錯處或部分掃描線上配置具有低介電常數的介電圖案，因此可以避免在上述區域產生寄生電容而改善了阻容延遲的現象。

此外，由於本發明改善了阻容延遲的現象，因此不需使用雙側驅動(double-side driving)的電路設計，進而可以減少驅動元件的數目以達到降低成本的目的。

另外，在本發明中，位於不同區域的閘絕緣層具有不同的介電常數，因此可以同時兼顧薄膜電晶體元件特性的穩定性以及高儲存電容值，以滿足元件設計上的需求。

再者，在本發明之薄膜電晶體陣列基板的製造過程中使用半調式圖案化光阻層，還可以達到減少光罩數目的功效。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A至圖1E為依照本發明實施例所繪示的薄膜電晶體陣列基板之上視示意圖。圖2A至圖2E分別為依照圖1A至圖1E中的I-I’剖面所繪示的薄膜電晶體陣列基板之剖面示意圖。首先，請同時參照圖1A與圖2A，於基板100上形成圖案化導電層102。基板100的材料例如為玻璃、塑膠或是其他合適的材質。圖案化導電層102的材料例如為金屬。圖案化導電層102包括掃描線104、與掃描線104連接的閘極106。此外，圖案化導電層102還包括了共通線108。共通線108的一部分作為遮蔽層(shielding layer)110，舉例而言，遮蔽層110可與資料線124平行。

然後，請同時參照圖1B與圖2B，於基板100上形成絕緣材料層(未繪示)、半導體材料層(未繪示)與歐姆接觸材料層(未繪示)，以覆蓋圖案化導電層102。絕緣材料層的材料例如為氧化矽、氮化矽或是其他合適的介電材料，其介電常數例如介於5至9之間。半導體材料層的材料例如為非晶矽。歐姆接觸材料層的材料例如為n⁺ 摻雜非晶矽。接著，將絕緣材料層、半導體材料層與歐姆接觸材料層圖案化而形成圖案化閘絕緣層112、圖案化半導體層114與圖案化歐姆接觸層115，並同時形成暴露出遮蔽層110的開孔116。將絕緣材料層、半導體材料層與歐姆接觸材料層圖案化的方法例如是先於歐姆接觸材料層上形成圖案化光阻層。然後，以圖案化光阻層為罩幕，移除部分區域上的歐姆接觸材料層、半導體材料層與絕緣材料層。之後，移除圖案化光阻層。

接著，請同時參照圖1C與圖2C，於開孔116內形成介電圖案118。介電圖案118的介電常數小於圖案化閘絕緣層112的介電常數。介電圖案118的介電常數例如介於2至4之間。介電圖案118的材料例如為聚甲基丙烯酸酯、氫化倍半矽氧烷、有機倍半矽氧烷、聚醯亞胺、聚2,6-萘二甲酸乙二酯、聚乙烯對苯二甲酸酯、三芳基六氟銻酸硫鎓鹽、甲基磷酸二甲酯或其組合。介電圖案118的形成方法例如為噴墨印刷。此外，在進行噴墨印刷之後，還可以進一步進行固化製程。在進行固化製程的過程中，有可能使介電圖案118的厚度減少。由於介電圖案118是使用噴墨印刷的方式來製作，因此不需額外增加製程中所使用的光罩的數目。

而後，請同時參照圖1D與圖2D，於位於閘極106上方的圖案化閘絕緣層112上形成半導體圖案120，以及於半導體圖案120上形成歐姆接觸圖案(未繪示)，其中半導體圖案120作為通道層之用。半導體圖案120與歐姆接觸圖案的形成方法例如是先於圖案化歐姆接觸層115上形成圖案化光阻層。然後，以圖案化光阻層為罩幕，移除部分區域上的圖案化歐姆接觸層115與圖案化半導體層114。之後，移除圖案化光阻層。

特別一提的是，在本實施例中，介電圖案118是在半導體圖案120與歐姆接觸圖案形成之前製作。在另一實施例中，也可以是先形成半導體圖案120與歐姆接觸圖案，然後再製作介電圖案118。

此外，在另一實施例中，上述形成圖案化閘絕緣層112、介電圖案118、半導體圖案120與歐姆接觸圖案的方法也可以是先於基板100上依序形成絕緣材料層、半導體材料層與歐姆接觸材料層，以覆蓋圖案化導電層102。然後，於歐姆接觸材料層上形成半調式圖案化光阻層。半調式圖案化光阻層具有第一部分以及第二部分，且第一部分的厚度大於第二部分的厚度。接著，以半調式圖案化光阻層為罩幕，移除部分區域上的歐姆接觸材料層、半導體材料層與絕緣材料層，以形成圖案化閘絕緣層112、圖案化半導體層114與圖案化歐姆接觸層115，並同時形成暴露出遮蔽層110的開孔116。而後，於開孔116內形成介電圖案118。繼之，減少半調式圖案化光阻層的厚度，直至第二部分被移除為止，以形成第二圖案化光阻層。之後，以第二圖案化光阻層為罩幕，移除部分區域上的圖案化半導體層114與圖案化歐姆接觸層115。之後，移除第二圖案化光阻層。

請繼續參照圖1D與圖2D，於歐姆接觸圖案、圖案化閘絕緣層112與介電圖案118上形成圖案化導電層122。圖案化導電層122包括資料線124、與資料線124連接的源極126以及汲極128。圖案化導電層122的材料例如為金屬。圖案化導電層122的形成方法例如是先於基底100上形成導電材料層(未繪示)。然後，進行微影製程與蝕刻製程。此外，在形成圖案化導電層122的過程中也會同時移除部分的歐姆接觸圖案而形成歐姆接觸層121。遮蔽層110係大體位於資料線124下方。

在本實施例中，介電圖案118覆蓋部分共通線108(即部分遮蔽層110)，且介電圖案118位於部分遮蔽層110與部分資料線124之間。由於介電圖案118的材料為低介電常數材料，因此可以避免產生寄生電容，進而改善阻容延遲的現象，以及改善訊號回應時間(signal response time)。

之後，請同時參照圖1E與圖2E，形成保護層130，以覆蓋住圖案化導電層122、半導體圖案120、圖案化閘絕緣層112與介電圖案118。保護層130具有暴露出部份汲極128的開孔132。然後，於保護層130上形成畫素電極134。畫素電極134藉由開孔132而與汲極128電性連接。畫素電極134的材料例如為銦錫氧化物(indium tin oxide，ITO)或銦鋅氧化物(indium zinc oxide，IZO)。

在本實施例中，由於具有低介電常數的介電圖案118配置於部分遮蔽層110與部分資料線124之間，因此可以避免遮蔽層110與資料線124之間產生寄生電容，因而改善了阻容延遲的現象。此外，具有低介電常數的介電圖案除了可以配置於部分遮蔽層110與部分資料線124之間，還可以配置於其他容易產生寄生電容的區域。舉例來說，在圖1E的區域136中，可以將掃描線104與資料線124交錯處的圖案化閘絕緣層112替換為具有低介電常數的介電圖案(其形成方法如上述實施例所述)，以避免掃描線104與資料線124之間產生寄生電容。另外，還可以在圖1E的區域138中，將掃描線104上的圖案化閘絕緣層112替換為具有低介電常數的介電圖案，以避免掃描線104與共通線108之間產生寄生電容。

綜上所述，本發明將部分遮蔽層110與部分資料線124之間、掃描線104與資料線124交錯處或部分掃描線104上的閘絕緣層替換為具有低介電常數的介電圖案，因此可以避免在上述區域產生寄生電容，以改善阻容延遲的問題。

此外，由於本發明改善了阻容延遲的現象，因此不需使用雙側驅動(double-side driving)的電路設計，進而可以減少驅動元件的數目以達到降低成本的目的。

另外，本發明將具有不同的介電常數的絕緣材料配置於不同區域，因此可以同時兼顧薄膜電晶體元件特性的穩定性以及儲存電容中的高儲存電容值，以滿足元件設計上的需求。

另外一提的是，在上述的製造過程中，還可以進一步利用形成半調式圖案化光阻層的方式來減少製程中光罩的使用數目，以達到降低成本的目的。

以下將以二個實施例來做說明，其中相同的標號對應於圖2A至圖2E中相同的元件。

圖3A至圖3H為依照本發明另一實施例所繪示的薄膜電晶體陣列基板之製作流程剖面圖。在本實施例中，所形成的電容一般稱為MIM電容。首先，請參照圖3A於基板100上形成圖案化導電層102。

然後，請參照圖3B，於基板100上依序形成絕緣材料層200、半導體材料層202以及歐姆接觸材料層204，以覆蓋圖案化導電層102。接著，於基板100上形成半調式圖案化光阻層206，其中半調式圖案化光阻層206具有第一部分以及第二部分，且第一部分的厚度大於第二部分的厚度。

而後，請參照圖3C，以半調式圖案化光阻層206為罩幕，移除部分區域上的歐姆接觸材料層204、半導體材料層202與絕緣材料層200，以形成具有開孔116之圖案化歐姆接觸層115、圖案化半導體層114與圖案化閘絕緣層112。繼之，減少半調式圖案化光阻層206的厚度，直至第二部分被移除為止，以形成圖案化光阻層206a。隨後，於開孔116內形成介電圖案118，其中介電圖案118的介電常數小於圖案化閘絕緣層112的介電常數。

然後，請參照圖3D，於基底100上沈積一層導電材料層(未繪示)，然後在將圖案化光阻層206a剝離(lift-off)的過程中同時將位於圖案化光阻層206a上的導電材料層移除，以形成圖案化導電層122a，其中圖案化導電層122a包括資料線124、與資料線連接的源極以及汲極。遮蔽層110舉例係完全或是部份被資料線124遮蔽且位在資料線124下方。

而後，請參照圖3E，以圖案化導電層122a為罩幕，移除部分圖案化歐姆接觸層115，以形成歐姆接觸層115a。繼之，於圖案化半導體層114以及圖案化導電層122a上形成保護層130a。

隨後，請參照圖3F，於基板100上形成半調式圖案化光阻層208，其中半調式圖案化光阻層208具有第三部分以及第四部分，且第三部分的厚度大於第四部分的厚度。

然後，請參照圖3G，以半調式圖案化光阻層208為罩幕，移除部分區域上的保護層130a、圖案化半導體層114與圖案化閘絕緣層112。接著，減少半調式圖案化光阻層208的厚度，直至第四部分被移除為止，以形成圖案化光阻層208a。

而後，請參照圖3H，於基底100上沈積一層畫素電極材料層(未繪示)，然後在將圖案化光阻層208a剝離的過程中同時將位於圖案化光阻層208a上的畫素電極材料層移除，以形成畫素電極210，其中各個畫素電極210分別與其中一個汲極電性連接。

圖4A至圖4H為依照本發明又一實施例所繪示的薄膜電晶體陣列基板之製作流程剖面圖。在本實施例中，所形成的電容一般稱為MII電容。首先，請參照圖4A於基板100上形成圖案化導電層102。

然後，請參照圖4B，於基板100上依序形成絕緣材料層200、半導體材料層202以及歐姆接觸材料層204，以覆蓋圖案化導電層102。接著，於基板100上形成半調式圖案化光阻層300，其中半調式圖案化光阻層300具有第一部分以及第二部分，且第一部分的厚度大於第二部分的厚度，且半調式圖案化光阻層300暴露出共通線108上方的部分區域。

而後，請參照圖4C，以半調式圖案化光阻層300為罩幕，移除部分區域上的歐姆接觸材料層204、半導體材料層202與絕緣材料層200，以形成具有開孔116與開孔302之圖案化歐姆接觸層115b、圖案化半導體層114a與圖案化閘絕緣層112a，其中開孔302暴露出部分共通線108。繼之，減少半調式圖案化光阻層300的厚度，直至第二部分被移除為止，以形成圖案化光阻層300a。隨後，於開孔116內形成介電圖案118，其中介電圖案118的介電常數小於圖案化閘絕緣層112a的介電常數。

然後，請參照圖4D，於基底100上沈積一層導電材料層(未繪示)，然後在將圖案化光阻層300a剝離的過程中同時將位於圖案化光阻層300a上的導電材料層移除，以形成圖案化導電層122b，其中圖案化導電層122b包括資料線、與資料線124連接的源極以及汲極，且部分圖案化導電層122b填入開孔302中。遮蔽層110舉例係完全或是部份被資料線124遮蔽且位在資料線124下方。

而後，請參照圖4E，以圖案化導電層122b為罩幕，移除部分圖案化歐姆接觸層115b，以形成歐姆接觸層115c。繼之，於圖案化半導體層114a以及圖案化導電層122b上形成保護層130b。

隨後，請參照圖4F，於基板100上形成半調式圖案化光阻層304，其中半調式圖案化光阻層304具有第三部分以及第四部分，且第三部分的厚度大於第四部分的厚度。

然後，請參照圖4G，以半調式圖案化光阻層304為罩幕，移除部分區域上的保護層130b、圖案化半導體層114a與圖案化閘絕緣層112a。接著，減少半調式圖案化光阻層304的厚度，直至第四部分被移除為止，以形成圖案化光阻層304a。

而後，請參照圖4H，於基底100上沈積一層畫素電極材料層(未繪示)，然後在將圖案化光阻層304a剝離的過程中同時將位於圖案化光阻層304a上的畫素電極材料層移除，以形成畫素電極306，其中各個畫素電極306分別與其中一個汲極電性連接。

在上述二個實施例中，使用光罩數少於五個，因此達到了降低生產成本的目的。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100．．．基板

102、122、122a、122b．．．圖案化導電層

104．．．掃描線

106．．．閘極

108．．．共通線

110．．．遮蔽層

112、112a．．．圖案化閘絕緣層

114、114a．．．圖案化半導體層

115、115b．．．圖案化歐姆接觸層

115a、115c．．．歐姆接觸層

116、132、302．．．開孔

118．．．介電圖案

120．．．半導體圖案

121．．．歐姆接觸層

124．．．資料線

126．．．源極

128．．．汲極

130、130a、130b．．．保護層

134、210、306．．．畫素電極

136、138．．．區域

200．．．絕緣材料層

202．．．半導體材料層

204．．．歐姆接觸材料層

206、208、300、304．．．半調式圖案化光阻層

206a、208a、300a、304a．．．圖案化光阻層

圖1A至圖1E為依照本發明實施例所繪示的薄膜電晶體陣列基板之上視示意圖。

圖2A至圖2E分別為依照圖1A至圖1E中的I-I’剖面所繪示的薄膜電晶體陣列基板之剖面示意圖。

圖3A至圖3H為依照本發明另一實施例所繪示的薄膜電晶體陣列基板之製作流程剖面圖。

圖4A至圖4H為依照本發明又一實施例所繪示的薄膜電晶體陣列基板之製作流程剖面圖。

100．．．基板

102、122．．．圖案化導電層

104．．．掃描線

106．．．閘極

108．．．共通線

110．．．遮蔽層

116、132．．．開孔

118．．．介電圖案

120．．．半導體圖案

124．．．資料線

126．．．源極

128．．．汲極

130．．．保護層

134．．．畫素電極

136、138．．．區域

Claims (27)

1. 一種薄膜電晶體陣列基板，包括：一基板；一第一圖案化導電層，配置於該基板上，該第一圖案化導電層包括多條掃描線以及多個與該些掃描線連接之閘極；一圖案化閘絕緣層，配置於該基板上以覆蓋住該第一圖案化導電層，其中該圖案化閘絕緣層具有多個開孔；多個介電圖案，位於該些開孔內，其中該介電圖案的介電常數小於該圖案化閘絕緣層的介電常數；多個半導體圖案，配置於該圖案化閘絕緣層上，其中該些半導體圖案包括多個彼此分離之通道層；一第二圖案化導電層，配置於該半導體圖案、該圖案化閘絕緣層以及該介電圖案上，其中該第二圖案化導電層包括多條資料線、多個與該些資料線連接的源極以及多個汲極；一保護層，配置於該半導體圖案、該圖案化閘絕緣層以及該介電圖案上，以覆蓋住該第二圖案化導電層；以及多個畫素電極，配置於該保護層上，其中各該畫素電極分別與其中一汲極電性連接。
2. 如申請專利範圍第1項所述之薄膜電晶體陣列基板，其中該些介電圖案的位置對應於該些掃描線與該些資料線交錯處。
3. 如申請專利範圍第1項所述之薄膜電晶體陣列基板，其中該圖案化閘絕緣層的介電常數介於5至9之間，而該些介電圖案的介電常數介於2至4之間。
4. 如申請專利範圍第1項所述之薄膜電晶體陣列基板，其中該些介電圖案位於該些掃描線上。
5. 如申請專利範圍第1項所述之薄膜電晶體陣列基板，其中該第一圖案化導電層更包括一共通線，且該些介電圖案覆蓋部分該共通線，且該些介電圖案位於部分該共通線與部分該資料線之間。
6. 如申請專利範圍第1項所述之薄膜電晶體陣列基板，其中該些介電圖案的材料包括聚甲基丙烯酸酯、氫化倍半矽氧烷、有機倍半矽氧烷、聚醯亞胺、聚2,6-萘二甲酸乙二酯、聚乙烯對苯二甲酸酯、三芳基六氟銻酸硫鎓鹽、甲基磷酸二甲酯或其組合。
7. 一種薄膜電晶體陣列基板的製造方法，包括：於一基板上形成一第一圖案化導電層，其中該第一圖案化導電層包括多條掃描線、多個與該些掃描線連接之閘極；於該基板上形成一具有多個開孔之圖案化閘絕緣層以覆蓋該第一圖案化導電層，並於該些開孔內形成多個介電圖案，其中該些介電圖案的介電常數小於該圖案化閘絕緣層的介電常數；於該圖案化閘絕緣層上形成多個半導體圖案；於該半導體圖案、該圖案化閘絕緣層以及該些介電圖案上形成一第二圖案化導電層，其中該第二圖案化導電層包括多條資料線、多個與該些資料線連接的源極以及多個汲極；於該半導體圖案、該圖案化閘絕緣層以及該些介電圖案上形成一保護層，以覆蓋住該第二圖案化導電層；以及於該保護層上形成多個畫素電極，其中各該畫素電極分別與其中一汲極電性連接。
8. 如申請專利範圍第7項所述之薄膜電晶體陣列基板的製造方法，其中形成該圖案化閘絕緣層、該些半導體圖案以及該些介電圖案的方法包括：於該基板上依序形成一絕緣材料層以及一半導體材料層，以覆蓋該第一圖案化導電層；於該半導體材料層上形成一第一圖案化光阻層；以該第一圖案化光阻層為罩幕，移除部分區域上的該半導體材料層與該絕緣材料層，以形成具有該些開孔之該圖案化閘絕緣層；於該些開孔內形成該些介電圖案；於未被移除的該半導體材料層上形成一第二圖案化光阻層；以及以該第二圖案化光阻層為罩幕，移除部分區域上的該半導體材料層，以形成該些半導體圖案。
9. 如申請專利範圍第8項所述之薄膜電晶體陣列基板的製造方法，其中形成該些介電圖案的方法包括噴墨印刷。
10. 如申請專利範圍第9項所述之薄膜電晶體陣列基板的製造方法，其中形成該些介電圖案的方法更包括於該噴墨印刷之後進行一固化製程。
11. 如申請專利範圍第8項所述之薄膜電晶體陣列基板的製造方法，其中該些介電圖案是在該些半導體圖案形成之前製作。
12. 如申請專利範圍第8項所述之薄膜電晶體陣列基板的製造方法，其中該些介電圖案是在該些半導體圖案形成之後製作。
13. 如申請專利範圍第7項所述之薄膜電晶體陣列基板的製造方法，其中形成該圖案化閘絕緣層、該些半導體圖案以及該些介電圖案的方法包括：於該基板上依序形成一絕緣材料層以及一半導體材料層，以覆蓋該第一圖案化導電層；於該半導體材料層上形成一半調式圖案化光阻層，其中該半調式圖案化光阻層具有一第一部分以及一第二部分，且該第一部分的厚度大於該第二部分的厚度；以該半調式圖案化光阻層為罩幕，移除部分區域上的該半導體材料層與該絕緣材料層，以形成具有該些開孔之該圖案化閘絕緣層；於該些開孔內形成該些介電圖案；減少該半調式圖案化光阻層的厚度，直至該第二部分被移除為止，以形成一第二圖案化光阻層；以及以該第二圖案化光阻層為罩幕，移除部分區域上的該半導體材料層，以形成該些半導體圖案。
14. 如申請專利範圍第13項所述之薄膜電晶體陣列基板的製造方法，其中形成該些介電圖案的方法包括噴墨印刷。
15. 如申請專利範圍第14項所述之薄膜電晶體陣列基板的製造方法，其中形成該些介電圖案的方法更包括於該噴墨印刷之後進行一固化製程。
16. 如申請專利範圍第7項所述之薄膜電晶體陣列基板的製造方法，其中該些介電圖案是在該些半導體圖案形成之前製作。
17. 如申請專利範圍第13項所述之薄膜電晶體陣列基板的製造方法，其中該些介電圖案是在該第二圖案化光阻層形成之前製作。
18. 如申請專利範圍第7項所述之薄膜電晶體陣列基板的製造方法，其中該些介電圖案是在該些半導體圖案形成之後製作。
19. 一種薄膜電晶體陣列基板的製造方法，包括：於一基板上形成一第一圖案化導電層，其中該第一圖案化導電層包括多條掃描線、多個與該些掃描線連接之閘極；於該基板上依序形成一絕緣材料層、一半導體材料層以及一歐姆接觸材料層，以覆蓋該第一圖案化導電層；於該基板上形成一第一半調式圖案化光阻層，其中該第一半調式圖案化光阻層具有一第一部分以及一第二部分，且該第一部分的厚度大於該第二部分的厚度；以該第一半調式圖案化光阻層為罩幕，移除部分區域上的該歐姆接觸材料層、該半導體材料層與該絕緣材料層，以形成具有多個開孔之一圖案化歐姆接觸材料層、一圖案化半導體層與一圖案化閘絕緣層；減少該第一半調式圖案化光阻層的厚度，直至該第二部分被移除為止，以形成一第一圖案化光阻層；於該些開孔內形成多個介電圖案，其中該些介電圖案的介電常數小於該圖案化閘絕緣層的介電常數；於該第一圖案化光阻層所暴露出的區域上形成一第二圖案化導電層，其中該第二圖案化導電層包括多條資料線、多個與該些資料線連接的源極以及多個汲極；移除該第一圖案化光阻層；以該第二圖案化導電層為罩幕，移除部分該圖案化歐姆接觸材料層；於該圖案化半導體層以及該第二圖案化導電層上形成一保護層；於該基板上形成一第二半調式圖案化光阻層，其中該第二半調式圖案化光阻層具有一第三部分以及一第四部分，且該第三部分的厚度大於該第四部分的厚度；以該第二半調式圖案化光阻層為罩幕，移除部分區域上的該保護層、該圖案化半導體層與該圖案化閘絕緣層；減少該第二半調式圖案化光阻層的厚度，直至該第四部分被移除為止，以形成一第二圖案化光阻層；於該第二圖案化光阻層所暴露出的區域上形成多個畫素電極，其中各該畫素電極分別與其中一汲極電性連接；以及移除該第二圖案化光阻層。
20. 如申請專利範圍第19項所述之薄膜電晶體陣列基板的製造方法，其中形成該些介電圖案的方法包括一噴墨印刷。
21. 如申請專利範圍第20項所述之薄膜電晶體陣列基板的製造方法，其中形成該些介電圖案的方法更包括於該噴墨印刷之後進行一固化製程。
22. 一種薄膜電晶體陣列基板的製造方法，包括：於一基板上形成一第一圖案化導電層，其中該第一圖案化導電層包括多條掃描線、多個與該些掃描線連接之閘極以及一共通線；於該基板上依序形成一絕緣材料層、一半導體材料層以及一歐姆接觸材料層，以覆蓋該第一圖案化導電層；於該基板上形成一第一半調式圖案化光阻層，其中該第一半調式圖案化光阻層具有一第一部分以及一第二部分，且該第一部分的厚度大於該第二部分的厚度，且該第一半調式圖案化光阻層暴露出該共通線上方的部分區域；以該第一半調式圖案化光阻層為罩幕，移除部分區域上的該歐姆接觸材料層、該半導體材料層與該絕緣材料層，以形成具有多個第一開孔與一第二開孔之一圖案化歐姆接觸材料層、一圖案化半導體層與一圖案化閘絕緣層，其中該第二開孔暴露出部分該共通線；減少該第一半調式圖案化光阻層的厚度，直至該第二部分被移除為止，以形成一第一圖案化光阻層；於該些第一開孔內形成多個介電圖案，其中該些介電圖案的介電常數小於該圖案化閘絕緣層的介電常數；於該第一圖案化光阻層所暴露出的區域上形成一第二圖案化導電層，其中該第二圖案化導電層包括多條資料線、多個與該些資料線連接的源極以及多個汲極；移除該第一圖案化光阻層；以該第二圖案化導電層為罩幕，移除部分該圖案化歐姆接觸材料層；於該圖案化半導體層以及該第二圖案化導電層上形成一保護層；於該基板上形成一第二半調式圖案化光阻層，其中該第二半調式圖案化光阻層具有一第三部分以及一第四部分，且該第三部分的厚度大於該第四部分的厚度；以該第二半調式圖案化光阻層為罩幕，移除部分區域上的該保護層、該圖案化半導體層與該圖案化閘絕緣層；減少該第二半調式圖案化光阻層的厚度，直至該第四部分被移除為止，以形成一第二圖案化光阻層；於該第二圖案化光阻層所暴露出的區域上形成多個畫素電極，其中各該畫素電極分別與其中一汲極電性連接；以及移除該第二圖案化光阻層。
23. 如申請專利範圍第22項所述之薄膜電晶體陣列基板的製造方法，其中形成該些介電圖案的方法包括一噴墨印刷。
24. 如申請專利範圍第23項所述之薄膜電晶體陣列基板的製造方法，其中形成該些介電圖案的方法更包括於該噴墨印刷之後進行一固化製程。
25. 如申請專利範圍第22項所述之薄膜電晶體陣列基板的製造方法，其中該共通線具有至少一遮蔽層。
26. 如申請專利範圍第25項所述之薄膜電晶體陣列基板的製造方法，其中該遮蔽層係與該資料線平行。
27. 如申請專利範圍第26項所述之薄膜電晶體陣列基板的製造方法，其中該遮蔽層係完全被該資料線遮蔽且位在該資料線下方。