[go: up one dir, main page]

TWI386445B - 蝕刻組合物及其製備方法，蝕刻氧化物薄膜之方法，及製造半導體裝置之方法 - Google Patents

蝕刻組合物及其製備方法，蝕刻氧化物薄膜之方法，及製造半導體裝置之方法 Download PDF

Info

Publication number
TWI386445B
TWI386445B TW093131410A TW93131410A TWI386445B TW I386445 B TWI386445 B TW I386445B TW 093131410 A TW093131410 A TW 093131410A TW 93131410 A TW93131410 A TW 93131410A TW I386445 B TWI386445 B TW I386445B
Authority
TW
Taiwan
Prior art keywords
layer
etching
weight percent
etching composition
oxide
Prior art date
Application number
TW093131410A
Other languages
English (en)
Other versions
TW200530309A (en
Inventor
高容均
全相文
都仁會
田弼權
李相美
林光信
漢明玉
Original Assignee
三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電子股份有限公司 filed Critical 三星電子股份有限公司
Publication of TW200530309A publication Critical patent/TW200530309A/zh
Application granted granted Critical
Publication of TWI386445B publication Critical patent/TWI386445B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D1/00—Detergent compositions based essentially on surface-active compounds; Use of these compounds as a detergent
    • C11D1/008—Polymeric surface-active agents
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D1/00—Detergent compositions based essentially on surface-active compounds; Use of these compounds as a detergent
    • C11D1/66—Non-ionic compounds
    • C11D1/72—Ethers of polyoxyalkylene glycols
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D3/00—Other compounding ingredients of detergent compositions covered in group C11D1/00
    • C11D3/02—Inorganic compounds ; Elemental compounds
    • C11D3/04—Water-soluble compounds
    • C11D3/042—Acids
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D3/00—Other compounding ingredients of detergent compositions covered in group C11D1/00
    • C11D3/02—Inorganic compounds ; Elemental compounds
    • C11D3/04—Water-soluble compounds
    • C11D3/046—Salts
    • H10P50/283—
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D2111/00—Cleaning compositions characterised by the objects to be cleaned; Cleaning compositions characterised by non-standard cleaning or washing processes
    • C11D2111/10—Objects to be cleaned
    • C11D2111/14—Hard surfaces
    • C11D2111/22—Electronic devices, e.g. PCBs or semiconductors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Wood Science & Technology (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Description

蝕刻組合物及其製備方法，蝕刻氧化物薄膜之方法，及製造半導體裝置之方法
本發明係關於一種蝕刻組合物，且更詳言之，本發明係關於一種具有高度蝕刻選擇性之蝕刻組合物、一種製備其之方法、一種選擇性蝕刻一氧化物薄膜之方法及一種使用其製造一半導體裝置之方法。
通常，半導體記憶體裝置(諸如DRAM或SRAM)中的電容器含有一儲存電極、一介電薄膜及一板電極。該介電薄膜通常由一具有低介電常數之材料製成，該材料諸如二氧化矽(SiO2 )、二氧化矽/氮化矽(SiO2 /Si3 N4 )及其類似物。
由於記憶體裝置之整合程度已增加至吉比特之範圍或更大，每單位單元之可用面積已減少至已在該等記憶體裝置之製造中出現問題之程度。在高度整合之裝置中可獲得的較小可用面積中形成一具有至少25 μF/單元之所要電容之電容器特別困難。
近來，在努力生產充足的電容時，已製造具有圓柱形狀結構之電容器。藉由利用該結構，電容器之內部與外部區域均形成電容區域。另外，增加儲存電極之高度允許電容之增加，而不占額外表面積。亦可在儲存電極上形成一半球狀晶粒(HSG)層以進一步增加電容器之表面積，藉此進一步增加電容。
在美國專利第6,413,813號(Jeng Erik發表)及美國專利第6,403,411號(Chih-Hsun Chu等人發表)中揭示了製造具有 HSG矽層之電容器的半導體記憶體裝置之方法。
參看圖1A至1D，其為說明製造一半導體記憶體裝置之HSG電容器之習知方法之截面圖。
如圖1A所示，隔離層15在基板10上形成以界定一活動區域。接著，在基板10之活動區域上形成閘極結構35。各個閘極結構35包括一閘電極20、一封頂層25及一隔離片30。隨後，源極/汲極區域40藉由在閘極結構35之間之一離子植入處理形成。一導電層在包括閘極結構35之基板10之整個表面上沉積，且接著將經沉積之導電層平面化以形成一接觸墊片45。一層間介電層(或層間絕緣層)50在基板10上形成。接著，圖案化層間介電層50以形成一曝露接觸墊片45之接觸孔。一導電層在層間介電層50上沉積以填充該接觸孔。接著平面化該導電層以形成一連接至接觸墊片45之儲存節點接觸插塞55。
接著，如在圖1B中所示，隨後，一蝕刻中止層60及一下部犧牲層65在層間介電層50及儲存節點接觸插塞55上沉積。該蝕刻中止層60包括氮化物材料，且該下部犧牲層65包括諸如BPSG(硼磷矽酸鹽玻璃)之氧化物材料。
使用諸如PE-TEOS(電漿增強-正矽酸四乙酯)之氧化物材料在下部犧牲層65上形成一上部犧牲層70。隨後，蝕刻上部犧牲層70、下部犧牲層65及蝕刻中止層60以形成一曝露儲存節點接觸插塞55之儲存節點接觸孔75。
參看圖1C，在曝露之儲存節點接觸插塞55、儲存節點接觸孔75之內壁部分及上部犧牲層70上形成一摻雜多晶矽 層。接著圖案化該摻雜多晶矽層以在儲存節點接觸孔75之內壁部分及儲存節點接觸插塞55上形成一儲存電極80。接著，在儲存電極80上選擇性地形成一HSG矽層85。
接著，參看圖1D，移除上部犧牲層70及下部犧牲層65。通常，此藉由一利用氟化銨及氟化氫(LAL)蝕刻溶液之濕式蝕刻處理來實現。接著，連續地沉積一氧化物層或一氮化物層，及導電層。隨後圖案化導電層、氧化物層或氮化物層，及蝕刻中止層60以形成介電薄膜90及覆蓋儲存電極80上之一電池陣列區域之上部電極95，從而完成HSG電容器97。
該習知方法具有一缺點，即多晶矽儲存電極在HSG矽層之形成期間傾向於惡化。結果，當移除上部及下部犧牲層時，儲存電極易受損害。此將在下文中進一步解釋。
圖2為在使用一習知LAL溶液蝕刻氧化物犧牲層之後的儲存電極之電子顯微鏡影像。
如圖2中所見，當移除上部及下部犧牲層時，多晶矽儲存電極受損害(A)。此係由於在用以生長HSG矽層之熱處理期間，儲存電極中之多晶矽結晶化。包含於用以移除氧化物犧牲層之LAL蝕刻溶液中的氟化銨(NH4 F)離子容易剝落結晶化多晶矽。因此，引入儲存電極之損害。
在防止與LAL蝕刻溶液之使用相關之問題的努力中，已研究一種使用氟化氫與去離子水之混合比為大約5：1之蝕刻溶液來移除氧化物層之濕式蝕刻方法。
圖3為在使用5：1氟化氫溶液蝕刻氧化物犧牲層之後的儲存電極之電子顯微鏡圖片。
參看圖3，當5：1氟化氫溶液用以移除上部及下部氧化物犧牲層時，與使用LAL蝕刻溶液之蝕刻處理相比，儲存電極相對未受損害。然而，在安置於基板上之蝕刻中止層上的蝕刻分散之量增加。蝕刻分散意味著蝕刻為不均勻的。另外，蝕刻之氮化物層之量亦增加，因此，當產生過蝕刻時，減少了蝕刻範圍。
圖4A為解釋在使用習知5：1氟化氫溶液之浸漬技術之蝕刻處理之後，殘留氮化物層之厚度(蝕刻)分散之俯視圖。圖4B為解釋在使用習知5：1氟化氫溶液之循環技術之蝕刻處理之後，殘留氮化物層之厚度(蝕刻)分散之俯視圖。
參看圖4A，執行一浸漬類型濕式蝕刻處理大約670秒。殘留在基板上之氮化物層之平均厚度大約為419。其最大厚度大約為442，且其最小厚度大約為373。即，在氮化物層之最大厚度與最小厚度之間的差值大約為69。因此，可得出結論，即對於氮化物層而言蝕刻處理為不均勻的。
參看圖4B，執行一循環類型濕式蝕刻處理大約750秒。殘留在基板上之氮化物層之平均厚度大約為425。其最大厚度大約為444，且其最小厚度大約為405。即，在殘留氮化物層之最大厚度與最小厚度之間之差值大約為39。與浸漬類型濕蝕刻相比，該差值大大減少，但是對於氮化物層而言該濕蝕刻處理仍為不均勻的。
5：1氟化氫溶液之PH大約為1，即強酸。因此，濕式蝕刻處理在強酸環境下執行。結果，氮化物層被不均勻地蝕刻 且氮化物層之分散較高。另外，自基板之傾斜部分或背面部分剝落之顆粒可在基板之表面部分上在濕式蝕刻處理期間被吸收以致引入軟熔類型之缺陷。
根據本發明之一態樣，一種蝕刻組合物包括大約0.1至8重量百分比之氟化氫(HF)，大約10至25重量百分比之氟化銨(NH4 F)，大約0.0001至3重量百分比之非離子聚合物界面活性劑，及水(H2 O)。
根據本發明之另一態樣，一種製備蝕刻組合物之方法包括以下步驟：藉由將非離子聚合物界面活性劑與氟化氫溶液混合來製備第一混合物溶液，及藉由將水與該第一混合物溶液混合來製備第二混合物溶液。接著藉由將氟化銨溶液與該第二混合物溶液混合來製備蝕刻組合物。
仍根據本發明之另一態樣，一種蝕刻方法包括以下步驟：在一基板上形成一氮化物層；在該氮化物層上方形成一氧化物層；及圖案化該氧化物層以形成曝露該氮化物層之接觸孔。接著，在該曝露之氮化物層及該接觸孔之內側壁部分上形成一多晶矽層圖案，且使用蝕刻組合物來移除該氧化物層。該蝕刻組合物包括非離子聚合物界面活性劑，其選擇性地吸附於多晶矽層圖案之表面部分，以鈍化該多晶矽層圖案。
又根據本發明之另一態樣，一種製造半導體裝置之方法包括以下步驟：在一半導體基板上形成一蝕刻中止層；在該蝕刻中止層上形成第一氧化物層；在該第一氧化物層上 形成第二氧化物層；及部分地移除第一及第二氧化物層以曝露一接觸區域。接著，形成一多晶矽層圖案，其接觸該接觸區域，且使用蝕刻組合物來移除第一與第二氧化物層。該蝕刻組合物包括非離子聚合物界面活性劑，其選擇性地吸附於多晶矽層圖案之表面部分，以鈍化該多晶矽層圖案。
下面參考多個較佳但非限制性之實施例來描述本發明。該等實施例係關於一種蝕刻組合物，一種製備蝕刻組合物之方法，一種蝕刻方法，及一種製造半導體裝置之方法。
蝕刻組合物
根據本發明之一實施例之蝕刻組合物包括氟化氫、氟化銨、非離子聚合物界面活性劑、及水。
一種具有大約40至60重量百分比之濃度之氟化氫(HF)溶液可用以製備該蝕刻組合物。包含於該蝕刻組合物之氟化氫的量較佳在大約0.1至大約0.8重量百分比之範圍內。
一具有大約30至50重量百分比之濃度之氟化銨(NH4 F)溶液可用以製備該蝕刻組合物。包含於該蝕刻組合物之氟化銨之量較佳地在大約10至大約25重量百分比之範圍內。
當非離子聚合物界面活性劑之量低於大約0.0001重量百分比時，由於顆粒之背面吸收之缺陷之防止將會不充分，且當界面活性劑之量超過大約3重量百分比時，防止缺陷之改進較為微小。因此，非離子聚合物界面活性劑之量基於組合物之總量較佳在大約0.0001至大約3重量百分比之範 圍內，且更佳在大約0.001至大約0.02重量百分比之範圍內。
非離子聚合物界面活性劑可包括一種具有親水性與疏水性之非離子聚合物(即，非離子聚合物既具有親水基又具有疏水基)。
非離子聚合物界面活性劑之實例包括聚乙二醇與聚丙二醇之嵌段共聚物(替代地稱作"乙二醇/丙二醇嵌段共聚物"，其為具有環氧乙烷及環氧丙烷鏈之嵌段共聚物且其藉由共聚乙二醇與丙二醇單體來製造)、聚乙二醇與聚丙二醇之隨機共聚物(替代地稱作"乙二醇/丙二醇隨機共聚物"，其為具有環氧乙烷及環氧丙烷鏈之隨機共聚物且其藉由共聚乙二醇與丙二醇單體來製造)、聚氧化乙烯與聚氧化丙烯之嵌段共聚物(替代地稱作"環氧乙烷/環氧丙烷"嵌段共聚物，其為具有氧化乙烯及環氧丙烷鏈之嵌段共聚物且其藉由共聚環氧乙烷與環氧丙烷單體來製造)、或聚氧化乙烯與聚氧化丙烯之隨機共聚物(替代地稱作"環氧乙烷/環氧丙烷隨機共聚物"，其為具有環氧乙烷及環氧丙烷鏈之隨機共聚物且其藉由共聚環氧乙烷/環氧丙烷單體來製造)。
較佳地，非離子聚合物界面活性劑具有下列結構：H-(OCH2 CH2 )x -(OCH(CH3 )CH2 )y -(OCH2 CH2 )z -OH其中x、y及z為正整數，且平均分子量之重量大約為3000或更少。
具有上述結構之聚乙二醇與聚丙二醇之嵌段共聚物包括商業可獲得之Synperonic PE/L64或Synperonic PE/L61，其由德國之FLUKA公司製造。Synperonic PE/L64或 Synperonic PE/L61為基於醇淨化並洗滌之分散劑，且產生少量副產品，藉此其有利於環境且具有較好可濕性。Synperonic PE/L64具有大約2900或更少之分子量及大約1.05 g/ml之密度。Synperonic PE/L61具有大約2000或更少之分子量及大約1.02 g/ml之密度。
或者，非離子聚合物界面活性劑可包括聚醇非離子聚合物界面活性劑。聚醇非離子界面活性劑之實例包括聚醇單酯及二酯、其環氧乙烷添加劑、脂肪族烷醇醯胺(aliphatic alkanol amide)、其環氧乙烷添加劑及其類似物。聚醇之實例可包括丙三醇、異戊四醇、山梨聚糖等。
山梨聚糖酯之環氧乙烷添加劑可用作一較佳聚醇非離子界面活性劑。當用一諸如氫氧化鈉之催化劑加熱山梨醇(sorbit)與脂族酸時，山梨醇脫水產生山梨聚糖。因此形成之山梨聚糖與脂族酸反應產生酯化合物。
聚山梨醇酯80之結構如下列山梨聚糖脂之實例所說明： 其中w、x、y及z為正整數。
上述化合物之化學結構如下列化學式所說明：
包括聚山梨醇酯60、聚山梨醇酯65及其類似物之山梨聚糖酯的環氧乙烷添加劑亦可用於本發明之實施例。
將在下文中描述一種用於在一氧化物層之選擇性蝕刻期間，藉由非離子聚合物來鈍化一多晶矽層之機制。
圖5A與5B為用於解釋藉由本發明之一實施例之蝕刻組合物來鈍化一多晶矽層之機制的示意性截面圖。
圖5A中，當將具有疏水基與親水基之非離子聚合物作為界面活性劑添加進包括氟化銨、氟化氫及水之溶液中時，如圖5B中所示，非離子聚合物選擇性地吸附於多晶矽層表面。界面活性劑之吸收在隨後之氧化物層之濕蝕刻期間有助於保護多晶矽層。即，當選擇性地蝕刻氧化物層時，由於非離子聚合物之存在可最小化或避免對多晶矽層之損害。而且，可獲得氮化物層之蝕刻均勻性。
蝕刻組合物之製備
圖6為說明根據本發明之一實施例製備蝕刻組合物之方法的流程圖。
參看圖6，在步驟S10中，將具有大約50重量百分比濃度及大約0.1至8重量百分比之最終濃度的氟化氫(HF)溶液添加進一容器中。接著，在步驟S20中，將大約0.0001至3重量百分比，較佳為大約0.001至0.02重量百分比之界面活性劑添加進該氟化氫溶液中。在步驟S30中，將因此獲得之氟化氫溶液與界面活性劑之混合物攪拌大約3個小時或更多以均勻地混合該溶液以製備第一混合物溶液(該步驟稱作第一混合步驟)。
在步驟S40中，向第一混合物溶液添加一預定量之水(H2 O)。在步驟S50，將因此獲得之混合物攪拌大約3個小時或更多以均勻地將該第一混合物溶液與水混合以製備第二混合物溶液(該步驟稱作第二混合步驟)。
在步驟S60中，向第二混合物溶液添加具有大約40重量百分比之濃度的氟化銨溶液，使得氟化銨溶液之最終濃度大約為10至25重量百分比。在步驟S70中，將第二混合物溶液與氟化銨溶液均勻地攪拌大約12個小時或更多以獲得均勻混合之蝕刻組合物(該步驟稱作第三混合步驟)。
一循環泵與一過濾器連接至該容器以循環並過濾第一混合物溶液、第二混合物溶液及蝕刻組合物中的顆粒。在第一混合物溶液、第二混合物溶液及蝕刻組合物之製備期間，所有溶液及蝕刻組合物保持在大約10至大約40℃之溫度。
若各個組份並未如上文所述被添加及攪拌，則氟化銨可潛在地與氟化氫反應產生NH4 FHF2 晶體，藉此產生不具有 所要特性之蝕刻組合物。
實例1
將具有大約50重量百分比之濃度之氟化氫(HF)溶液添加進一容器中，接著將少量界面活性劑添加進具有該氟化氫溶液之容器中。可使用市售之由德國FLUKA公司製造的Synperonic PE/L64來作為界面活性劑。攪拌包括界面活性劑之氟化氫溶液超過3個小時，以製備第一混合物溶液。向該第一混合物溶液添加水(H2 O)。攪拌水與該第一混合物溶液超過3個小時，以獲得均勻混合之第二混合物溶液。
向第二混合物溶液添加具有大約40重量百分比之濃度的氟化銨溶液，使得該氟化銨之最終濃度大約為10至25重量百分比。攪拌第二混合物溶液與氟化銨溶液超過12個小時，以製備均勻混合之蝕刻組合物。
將一循環泵與一過濾器連接至該容器，以循環並過濾第一混合物溶液、第二混合物溶液及蝕刻組合物中的顆粒。在第一混合物溶液、第二混合物溶液及蝕刻組合物之製備期間，該溶液保持在大約10至大約40℃之溫度。
獲得包含大約18重量百分比之氟化銨、大約4.5重量百分比之氟化氫及大約0.001至0.02重量百分比之非離子聚合物界面活性劑的蝕刻組合物。
實例2
以如實例1中所描述之相同方式製備蝕刻組合物，除了使用Synperonic PE/L64及polysorbate 80代替Synperonic PE/L64來用作界面活性劑以外。所獲得之蝕刻組合物包含 大約18重量百分比之氟化銨及大約4.5重量百分比之氟化氫及大約10 ppm之非離子界面活性劑、Synperonic PE/L64及大約200 ppm之聚山梨醇酯80。
實例3
以如實例1中所描述之相同方式製備蝕刻組合物，除了使用聚山梨醇酯80代替Synperonic PE/L64來用作界面活性劑以外。所獲得之蝕刻組合物包含大約18重量百分比之氟化銨及大約4.5重量百分比之氟化氫，及作為非離子界面活性劑之大約200 ppm之聚山梨醇酯80。
比較實例1
藉由將氟化氫(HF)與去離子水(D.I.水)以大約5：1之混合比混合來製備蝕刻組合物。
比較實例2
藉由將大約40重量百分比之氟化銨、大約50重量百分比之氟化氫及去離子水以大約5：1：5之混合比混合，並接著添加相同莫耳比之C8 H17 NH2 與C9 H19 COOH以將界面活性劑之濃度調整至大約200 ppm來製備蝕刻組合物(LAL 500水溶液)。
比較實例3
藉由將相同莫耳比之C8 H17 NH2 與C9 H19 COOH添加進比較實例1之蝕刻組合物中以將界面活性劑之濃度調整至大約200 ppm來製備蝕刻組合物。
比較實例4
以與比較實例2中所描述之相同方式製備蝕刻組合物，除 了未添加界面活性劑之外。
蝕刻氧化物層
圖7A至7C為說明藉由使用根據本發明之蝕刻組合物選擇性地蝕刻在一氧化物層、一氮化物層及一多晶矽層中之一氧化物層之方法的截面圖。圖7A至7C中，為簡單起見，並未展示或描述在一基板與一氮化物層之間的下層結構。
參看圖7A，在諸如矽晶圓之基板100上連續地形成一氮化物層105、第一氧化物層110及第二氧化物層115。在該實例中，氮化物層105使用氮化矽(SiN)形成，第一氧化物層110使用BPSG形成，且第二氧化物層115使用PE-TEOS形成。
參看圖7B，部分地蝕刻第二氧化物層115及第一氧化物層110以形成一用於藉由微影技術曝露氮化物層105之接觸孔120。在通過接觸孔120在曝露之氮化物層105上及在接觸孔120之內側壁及第二氧化物層115上形成一多晶矽層之後，圖案化該多晶矽層以形成一多晶矽層圖案125。
參看圖7C，第二氧化物層115及第一氧化物層110藉由使用根據本發明之一實施例之上文所述之蝕刻組合物的濕式蝕刻處理來蝕刻。亦部分地蝕刻基板100上之氮化物層105之上部部分。此處，由於該實施例之蝕刻組合物包括非離子聚合物，其吸附於多晶矽層圖案125之表面部分，以鈍化該多晶矽層圖案125，因此在蝕刻第一與第二氧化物層110與115期間，多晶矽層圖案125之損害可顯著地減少。另外，與習知LAL或5：1氟化氫蝕刻溶液相比，改良了在氮化物層105上的蝕刻均勻性。將在下文描述蝕刻處理之後在氮化物 層105、第一與第二氧化物層110與115、及多晶矽層圖案125上的蝕刻結果。
蝕刻實驗1
圖8A至8D為說明在藉由使用根據本發明之實例1獲得之蝕刻組合物及根據比較實例1至3獲得之蝕刻組合物之濕式蝕刻處理中用於PE-TEOS層、BPSG層、氮化矽層(SiN)及多晶矽層之蝕刻速率之圖。圖8A對應於氮化矽層之蝕刻結果；圖8B對應於BPSG層之蝕刻結果；圖8C對應於PE-TEOS層之蝕刻結果；及圖8D對應於多晶矽層之蝕刻結果。
參看圖8A，在藉由使用實例1之蝕刻組合物之濕式蝕刻處理蝕刻PE-TEOS層與BPSG層期間，用於氮化矽層之平均蝕刻速率大約為每分鐘26。其最大蝕刻速率大約為每分鐘27，且其最小蝕刻速率大約為每分鐘24。因此，蝕刻速率分散僅大約為每分鐘3。
相反，當使用根據比較實例1之氟化氫蝕刻溶液時，用於氮化矽層之平均蝕刻速率大約為每分鐘76。其最大蝕刻速率大約為每分鐘86，且其最小蝕刻速率大約為每分鐘65。因此，蝕刻速率分散大約為每分鐘21。
當使用根據比較實例2之LAL 500蝕刻溶液時，用於氮化物層之平均蝕刻速率大約為每分鐘14。其最大蝕刻速率大約為每分鐘15，且其最小蝕刻速率大約為每分鐘13。因此，蝕刻速率分散大約為每分鐘2，其很低。
當使用根據比較實例3之蝕刻組合物時，用於氮化物層之平均蝕刻速率大約為每分鐘46。其最大蝕刻速率大約為 每分鐘49，且其最小蝕刻速率大約為每分鐘43。因此，蝕刻速率分散大約為每分鐘6。
因此，與習知蝕刻組合物相比，在藉由使用實例1之蝕刻組合物蝕刻PE-TEOS層與BPSG層期間，大大改良了氮化矽層之蝕刻均勻性。
參看圖8B，在藉由使用根據實例1之蝕刻組合物之濕蝕刻處理中，用於BPSG層之平均蝕刻速率大約為每分鐘2303。其最大蝕刻速率大約為每分鐘2390，且其最小蝕刻速率大約為每分鐘2215。因此，蝕刻速率分散大約為每分鐘175。
當使用根據比較實例1之氟化氫蝕刻溶液時，用於BPSG層之平均蝕刻速率大約為每分鐘5885。其最大蝕刻速率大約為每分鐘6298，且其最小蝕刻速率大約為每分鐘5472。因此，蝕刻速率分散大約為每分鐘826。即，用於BPSG層之蝕刻速率增加而BPSG層之蝕刻均勻性大大降低。
當使用根據比較實例2之LAL 500蝕刻溶液時，用於BPSG層之平均蝕刻速率大約為每分鐘582。其最大蝕刻速率大約為每分鐘591，且其最小蝕刻速率大約為每分鐘572。因此，蝕刻速率分散大約為每分鐘19，其很低。儘管可獲得BPSG層之蝕刻均勻性，但是當使用習知LAL 500蝕刻溶液時，蝕刻速率大大降低了。
當使用根據比較實例3之蝕刻組合物時，用於BPSG層之平均蝕刻速率大約為每分鐘3939。其最大蝕刻速率大約 為每分鐘4181，且其最小蝕刻速率大約為每分鐘3696。因此，蝕刻速率分散大約為每分鐘485。儘管可獲得BPSG層之充分的蝕刻速率，但是BPSG層之蝕刻均勻性降低。
因此，當應用根據本發明之實施例之蝕刻組合物時，BPSG層以一適當蝕刻速率蝕刻，而與習知蝕刻組合物相比具有蝕刻均勻性。
參看圖8C，在藉由使用根據實例1之蝕刻組合物之濕蝕刻處理中，用於PE-TEOS層之平均蝕刻速率大約為每分鐘3124。其最大蝕刻速率大約為每分鐘3132，且其最小蝕刻速率大約為每分鐘3116。因此，蝕刻速率分散僅大約為每分鐘16，其很低。
當使用根據比較實例1之氟化氫蝕刻溶液時，用於PE-TEOS層之平均蝕刻速率大約為每分鐘3031。其最大蝕刻速率大約為每分鐘3529，且其最小蝕刻速率大約為每分鐘2533。因此，蝕刻速率分散大約為每分鐘996。即，當使用習知5：1氟化氫蝕刻溶液時，用於PE-TEOS層之蝕刻速率降低，同時PE-TEOS層之蝕刻均勻性亦大大降低。
當使用根據比較實例2之LAL 500蝕刻溶液時，用於PE-TEOS層之平均蝕刻速率大約為每分鐘1262。其最大蝕刻速率大約為每分鐘1316，且其最小蝕刻速率大約為每分鐘1208。因此，蝕刻速率分散大約為每分鐘108，其很低。儘管可獲得PE-TEOS層之蝕刻均勻性，但是當使用習知LAL 500蝕刻溶液時，蝕刻速率大大降低。
當使用根據比較實例3之蝕刻組合物時，用於PE-TEOS層之平均蝕刻速率大約為每分鐘2408。其最大蝕刻速率大約為每分鐘3195，且其最小蝕刻速率大約為每分鐘1620。因此，蝕刻速率分散大約為每分鐘1575。儘管可獲得PE-TEOS層之高蝕刻速率，但是當使用習知LAL 500蝕刻溶液時，PE-TEOS層之蝕刻均勻性降低。
因此，當藉由使用根據本發明之實例1之蝕刻組合物蝕刻PE-TEOS層時，獲得較好蝕刻速率及適當蝕刻均勻性。
參看圖8D，在藉由使用實例1之蝕刻組合物之濕蝕刻處理蝕刻PE-TEOS層及BPSG層期間，用於多晶矽層之平均蝕刻速率大約為每分鐘9。其最大蝕刻速率大約為每分鐘9.8，且其最小蝕刻速率大約為每分鐘8.8。因此，蝕刻速率分散僅大約為每分鐘1。即，在蝕刻處理期間，多晶矽層被適當地鈍化。
當使用根據比較實例1之氟化氫蝕刻溶液時，用於多晶矽層之平均蝕刻速率大約為每分鐘8。其最大蝕刻速率大約為每分鐘8.4，且其最小蝕刻速率大約為每分鐘7.5。因此，蝕刻速率分散大約為每分鐘1。
當使用根據比較實例2之LAL 500蝕刻溶液時，用於多晶矽層之平均蝕刻速率大約為每分鐘8。其最大蝕刻速率大約為每分鐘8.5，且其最小蝕刻速率大約為每分鐘7.5。因此，蝕刻速率分散大約為每分鐘1，其很低。
當使用根據比較實例3之蝕刻組合物時，用於多晶矽層之平均蝕刻速率大約為每分鐘8。其最大蝕刻速率大約為每 分鐘8.4，且其最小蝕刻速率大約為每分鐘7.5。因此，蝕刻速率分散大約為1。
如圖8A至8D中所說明，在藉由使用根據本發明之實例1之蝕刻組合物蝕刻諸如PE-TEOS層及BPSG層之氧化物層期間，可有效地鈍化多晶矽層。另外，可充分地獲得氧化物層及氮化物層之蝕刻均勻性。
蝕刻實驗2
圖9A至9D為說明在藉由使用根據本發明之實例2與3獲得之蝕刻組合物及根據比較實例4獲得之蝕刻組合物之濕蝕刻處理中，用於PE-TEOS層、BPSG層、氮化矽層及多晶矽層之蝕刻速率之圖。圖9A對應於氮化矽層之蝕刻結果；圖9B對應於BPSG層之蝕刻結果；圖9C對應於PE-TEOS層之蝕刻結果；圖9D對應於多晶矽層之蝕刻結果。
參看圖9A，在藉由使用根據實例2之蝕刻組合物之濕蝕刻處理蝕刻PE-TEOS層與BPSG層期間，用於氮化矽層之平均蝕刻速率大約為每分鐘32。其最大蝕刻速率大約為每分鐘33，且其最小蝕刻速率大約為每分鐘30。因此，蝕刻速率分散僅大約為每分鐘3。
當使用根據實例3之蝕刻組合物時，用於氮化矽層之平均蝕刻速率大約為每分鐘30。其最大蝕刻速率大約為每分鐘32，且其最小蝕刻速率大約為每分鐘29。因此，蝕刻速率分散亦大約為每分鐘3，其很低。
當使用根據比較實例4之蝕刻組合物時，用於氮化矽層之平均蝕刻速率大約為每分鐘32。其最大蝕刻速率大約為 每分鐘34，且其最小蝕刻速率大約為每分鐘30。因此，蝕刻速率分散僅大約為每分鐘4。
因此，當使用根據本發明之實例之蝕刻組合物蝕刻PE-TEOS與BPSG氧化物層時，與習知蝕刻溶液相比，增強了在蝕刻期間之氮化矽層的蝕刻均勻性。
參看圖9B，在藉由使用根據實例2之蝕刻組合物之濕蝕刻處理期間，用於BPSG層之平均蝕刻速率大約為每分鐘1978。其最大蝕刻速率大約為每分鐘2155，且其最小蝕刻速率大約為每分鐘1800。因此，蝕刻速率分散大約為每分鐘355。
當使用根據實例3之蝕刻組合物時，用於BPSG層之平均蝕刻速率大約為每分鐘1360。其最大蝕刻速率大約為每分鐘1381，且其最小蝕刻速率大約為每分鐘1339。因此，蝕刻速率分散大約為每分鐘42。當使用根據實例3之蝕刻組合物時，用於BPSG層之蝕刻速率降低。然而，大大改良了BPSG層之蝕刻均勻性。
當使用根據比較實例4之蝕刻組合物時，用於BPSG層之平均蝕刻速率大約為每分鐘2796。其最大蝕刻速率大約為每分鐘2889，且其最小蝕刻速率大約為每分鐘2703。因此，蝕刻速率分散大約為每分鐘186，其很低。
因此，當根據本發明之實例2與3之蝕刻組合物用於蝕刻BPSG層時，與其中不包括如比較實例4中之界面活性劑的蝕刻組合物相比，蝕刻速率降低。
參看圖9C，在藉由使用根據實例2之蝕刻組合物之濕蝕刻 處理中，用於PE-TEOS層之平均蝕刻速率大約為每分鐘2802。其最大蝕刻速率大約為每分鐘3048，且其最小蝕刻速率大約為每分鐘2556。因此，蝕刻速率分散大約為每分鐘492。
當使用根據實例3之蝕刻組合物時，用於PE-TEOS層之平均蝕刻速率大約為每分鐘2358。其最大蝕刻速率大約為每分鐘2581，且其最小蝕刻速率大約為每分鐘2135。因此，蝕刻速率分散大約為每分鐘446。
當使用根據比較實例4之蝕刻組合物時，用於PE-TEOS層之平均蝕刻速率大約為每分鐘3532。其最大蝕刻速率大約為每分鐘3639，且其最小蝕刻速率大約為每分鐘3424。因此，蝕刻速率分散僅大約為每分鐘215，其很低。當使用根據比較實例4之蝕刻組合物蝕刻PE-TEOS層時，可獲得蝕刻均勻性。然而，蝕刻速率極低。
因此，當使用根據本發明之一實施例之蝕刻組合物蝕刻PE-TEOS層時，獲得適當蝕刻均勻性。
參看圖9D，在藉由使用根據實例2之蝕刻組合物之濕蝕刻處理蝕刻PE-TEOS及BPSG層期間，用於多晶矽層之平均蝕刻速率大約為每分鐘32。其最大蝕刻速率大約為每分鐘46，且其最小蝕刻速率大約為每分鐘18。因此，蝕刻速率分散大約為每分鐘28。
當使用根據實例3之蝕刻組合物時，用於多晶矽層之平均蝕刻速率大約為每分鐘26。其最大蝕刻速率大約為每分鐘35，且其最小蝕刻速率大約為每分鐘16。因此，蝕 刻速率分散大約為每分鐘19。
當使用根據比較實例4之蝕刻組合物時，用於多晶矽層之平均蝕刻速率大約為每分鐘128。其最大蝕刻速率大約為每分鐘131，且其最小蝕刻速率大約為每分鐘125。因此，蝕刻速率分散大約為每分鐘3，其相當低。然而，用於多晶矽層之蝕刻速率為不良的高。
由於自實例2與3獲得之蝕刻組合物比自比較實例4獲得之蝕刻組合物展現較低蝕刻速率，所以自實例2與3獲得之蝕刻組合物較佳。
如圖9A至9D中所說明的，當使用根據本發明之蝕刻組合物蝕刻諸如PE-TEOS層及BPSG層之氧化物層時，關於氧化物層在蝕刻速率中展示一較大差別，關於氮化物層在蝕刻速率中展示一較小差別，且關於多晶矽層展示一很低蝕刻速率。因此，向蝕刻組合物中添加界面活性劑對於獲得較佳蝕刻結果係有效的。
製造半導體裝置之方法
圖10A至10E為說明根據本發明之一實施例製造一半導體裝置之方法的截面圖。在圖10A至10E中，相同參考數字代表相同元件。
圖10A為說明一用於在半導體基板150(其上形成包括一閘極結構175之電晶體結構183)上形成第一墊片200及第二墊片205之步驟的截面圖。
參看圖10A，藉由使用一諸如淺槽隔離(STI)方法或矽之局部氧化(LOCOS)方法之絕緣方法來在該半導體基板150 上形成一隔離層155以將該半導體基板150分成一活動區域及一場區域。
藉由一熱氧化方法或一化學氣相沉積(CVD)方法在半導體基板150上形成一薄閘極氧化物層(未展示)。在該薄閘極氧化物層上順序地形成第一導電層(未展示)及第一遮罩層(未展示)。第一導電層及第一遮罩層分別對應於一閘極導電層及一閘極遮罩層。第一導電層藉由使用雜質摻雜多晶矽形成並圖案化以形成一閘極導電圖案165。第一導電層亦可作為一具有摻雜多晶矽及複晶金屬矽化物(polycide)之結構而形成。
圖案化第一遮罩層以形成一閘極遮罩圖案170，且使用對第一層間介電層195(隨後形成)具有蝕刻選擇性之材料形成該第一遮罩層。舉例而言，當第一層間介電層195使用氧化物形成時，第一遮罩層使用諸如氮化矽之氮化物形成。
第一光阻薄膜(未展示)沉積在第一遮罩層上，且曝露並顯影該第一光阻薄膜以獲得第一光阻圖案(未展示)。藉由使用第一光阻圖案作為蝕刻遮罩來連續地圖案化第一遮罩層、第一導電層及閘極氧化物層以形成一閘極結構175，其包括一閘極氧化物圖案160、一閘極導電圖案165及閘極遮罩圖案170。
使用諸如氮化矽之氮化物在半導體基板150上及在閘極結構175上形成第一介電層(未展示)。接著，各向異性地蝕刻第一介電層以形成如在閘極結構175之側壁上之閘極隔離片的第一隔離片180。
隨後，在藉由離子植入處理將雜質藉由將閘極結構175用作離子植入遮罩而摻雜進在閘極結構175之間曝露之半導體基板150之後，執行一熱處理以形成第一接觸區域185及第二接觸區域190，即，源極/汲極區域。因此，形成具有第一與第二接觸區域185與190之MOS電晶體結構183。
將第一與第二接觸區域185與190分成一電容器接觸區域及一位元線接觸區域，並分別連接電容器之第一墊片200及位元線之第二墊片205(後續步驟)。換言之，第一接觸區域185對應於與第一墊片200連接之儲存節點接觸區域，而第二接觸區域190則對應於與第二墊片205連接之位元線接觸區域。
使用氧化物材料在包括電晶體結構183之半導體基板150之整個表面部分上形成第一層間介電層195。第一層間介電層195可為BPSG、USG或HDP-CVD氧化物材料。
使用化學機械拋光(CMP)處理、回蝕處理、或其組合來蝕刻層間介電層195之上部部分，以平面化第一層間介電層195之上部部分。
在經平面化之第一層間介電層195上，塗布第二光阻薄膜(未展示)。曝露並顯影該第二光阻薄膜以形成第二光阻圖案。接著，使用第二光阻圖案作為蝕刻遮罩，部分且各向異性地蝕刻第一層間介電層195，以形成曝露第一與第二接觸區域185與190之第一接觸孔198。因此，第一接觸孔198在曝露第一與第二接觸區域185與190的同時，其相對於電晶體結構183是自行對齊的。
藉由灰化處理及剝離處理來移除第二光阻圖案。在填充第一接觸孔198之第一層間介電層195上形成第二導電層(未展示)。第二導電層係藉由使用高濃度雜質摻雜多晶矽或金屬而形成。
藉由CMP處理、回蝕處理或其組合來蝕刻第二導電層直至曝露經平面化之第一層間介電層195的上表面，以形成第一墊片200與第二墊片205，其中第一與第二墊片200與205為自對齊接觸(SAC)。圖10B為說明形成一位元線及第四墊片240之步驟的截面圖。
參看圖10B，使用BPSG、USG(未掺雜矽玻璃)或HDP-CVD(高密度電漿化學氣相沉積)氧化物材料在第一層間介電層195上及第一與第二墊片200、205上形成第二層間介電層210。第二層間介電層210將位元線(隨後形成)與第一儲存節點接觸墊片之第一墊片200電絕緣。
藉由CMP處理、回蝕處理或其組合來蝕刻第二層間介電層210以平面化第二層間介電層210之上表面。
第三光阻薄膜(未展示)塗覆在第二層間介電層210上。曝露並顯影第三光阻薄膜以形成第三光阻圖案(未展示)。
藉由使用第三光阻圖案作為蝕刻遮罩來部分地蝕刻第二層間介電層210以在第二層間介電層210中形成第二接觸孔(未展示)以曝露掩埋在第一層間介電層195中之第一位元線接觸墊片的第二墊片205。第二接觸孔對應於用於將位元線與第一位元線接觸墊片之第二墊片205電連接之一位元線接觸孔。
藉由灰化處理與剝離處理來移除第三光阻圖案。接著在 填充位元線接觸孔之第二接觸孔的第二層間介電層210上順序地形成第三導電層(未展示)及第二遮罩層(未展示)。圖案化第三導電層與第二遮罩層以分別形成一位元線導電層圖案(未展示)與一位元線遮罩圖案(未展示)。
第四光阻薄膜塗覆在第二遮罩層上。曝露並顯影該第四光阻薄膜以在第二遮罩層上形成第四光阻圖案(未展示)。藉由使用第四光阻圖案作為蝕刻遮罩來連續地圖案化第二遮罩層與第三導電層以形成填充對應於位元線接觸孔之第二接觸孔的第三墊片(未展示)，並形成包括位元線導電圖案及位元線遮罩層圖案之位元線(未展示)。
第三墊片對應於第二位元線接觸墊片用於將位元線與第一位元線接觸墊片之第二墊片205電連接。第三墊片亦已知作為位元線接觸插塞之第一插塞。在隨後執行之用於形成儲存節點接觸孔之第四接觸孔270(圖10C)之蝕刻處理期間，位元線遮罩圖案鈍化位元線導電圖案。使用對氧化物、第一氧化物層260及第二氧化物層265形成之第四層間介電層250具有蝕刻選擇性之材料來形成位元線遮罩圖案。舉例而言，位元線遮罩圖案使用諸如氮化矽之氮化物形成。
在位元線與第二層間介電層210上形成第二介電層(未展示)。接著，各向異性地蝕刻該第二介電層以形成對應於各個位元線之側壁部分上之位元線隔離片的第二隔離片(未展示)。使用對第二層間介電層210及第三層間介電層215(隨後形成)具有蝕刻選擇性的材料來形成第二隔離片，以用於在第二儲存節點接觸墊片之第四墊片240之形成期間鈍化 位元線。
第三層間介電層215在第二層間介電層210上形成，同時覆蓋在其側壁部分上包括第二隔離片之位元線。第三層間介電層215使用諸如BPSG、USG及HDP-CVD氧化物之氧化合物形成。
藉由CMP處理、回蝕處理或其組合來蝕刻第三層間介電層215直至曝露位元線遮罩圖案之上表面部分，以平面化第三層間介電層215之上表面。
第五光阻薄膜塗覆在經平面化之第三層間介電層215上。曝露並顯影該第五光阻薄膜以形成第五光阻圖案(未展示)。第三層間介電層215與第二層間介電層210使用第五光阻圖案作為蝕刻遮罩來部分地蝕刻以形成用於曝露第一墊片200之第三接觸孔238。第三接觸孔238對應於第一儲存節點接觸孔。第三接觸孔238關於位元線之側壁部分上形成之第二隔離片以自對齊方式形成。
在填充第三接觸孔238之第三層間介電層215上形成第四導電層。接著，藉由CMP處理、回蝕處理或其組合來蝕刻第四導電層直至曝露第三層間介電層215之上表面與位元線，以在第三接觸孔內形成第二儲存節點接觸墊片之第四墊片240。第四墊片240亦已知為儲存節點接觸插塞之第二插塞。第四墊片240係使用諸如雜質摻雜多晶矽之導電材料而形成。第四墊片240將第一儲存節點接觸墊片之第一墊片200與儲存電極290(參看圖9D)電連接。因此，儲存電極290藉由第一墊片200與第四墊片240電連接至儲存節點接觸區 域之第一接觸區域185。
圖10C為說明形成第四接觸孔270與儲存電極290之步驟的截面圖。
參看圖10C，藉由BPSG、USG、SOG(玻璃上覆矽)或HDP-CVD氧化物在第二儲存節點接觸墊片之第四墊片240、位元線及第三層間介電層215上形成第四層間介電層250。第四層間介電層250將位元線與儲存電極290電分離。
在第四層間介電層250上形成一蝕刻中止層255。使用對第四層間介電層250、第一氧化物層260及第二氧化物層265具有蝕刻選擇性之材料，來形成該蝕刻中止層255。舉例而言，蝕刻中止層255藉由使用諸如氮化矽之氮化合物形成。此處，在藉由CMP處理、回蝕處理或其組合平面化第四層間介電層250之上表面之後，則可在經平面化之第四層間介電層250上形成蝕刻中止層255。
在蝕刻中止層255上形成第一氧化物層260與第二氧化物層265以充當用於形成儲存電極290之模。第一氧化物層260使用BPSG或USG形成，且第二氧化物層265使用諸如PE-TEOS之氧化物材料形成。第一與第二氧化物層260、265可在蝕刻中止層255之上表面上形成至大約5000至大約50000 Å之厚度。然而，第一與第二氧化物層260與265之總厚度可根據電容器310(參看圖10E)之所要電容適當地控制。即，電容器310之高度由第一與第二氧化物層260、265之厚度決定。
在第二氧化物層265上形成第六光阻薄膜(未展示)。藉由 曝露並顯影來圖案化該第六光阻薄膜以在第二氧化物層265上形成第六光阻圖案。
使用第六光阻圖案作為蝕刻遮罩來部分地蝕刻第二氧化物層265、第一氧化物層260、蝕刻中止層255及第四層間介電層250以形成用於曝露第四墊片240的儲存節點接觸孔之第四接觸孔270。
圖10D為說明在第四接觸孔270內形成一儲存電極290之步驟的截面圖。
參看圖10D，藉由灰化處理與剝離處理來移除第六光阻圖案。接著，在曝露之第四墊片240及第四接觸孔270之內壁部分上形成雜質摻雜多晶矽之第五導電層。
藉由CMP處理、回蝕處理或其組合來移除一部分第五導電層直至曝露第二氧化物層265之上表面，以在第四墊片240及第四接觸孔270之內壁部分上形成一導電層圖案280。
在導電圖案280之表面上選擇性地生長一HSG矽層285以形成一電連接至第一接觸區域185之儲存電極290。
圖10E為說明形成電容器310之步驟的截面圖。
參看圖10E，藉由使用根據本發明之一實施例之蝕刻組合物之濕蝕刻處理來移除第二氧化物層265與第一氧化物層260。
在儲存電極290之底部表面、內壁部分及外壁部分上形成氮化物材料或氧化物材料之介電層薄膜295。接著，在使用金屬或雜質摻雜多晶矽之介電薄膜295上形成一上部電極300以完成電容器310。圖案化上部電極300及介電薄膜295 以將各個電容器310彼此分隔。在電容器310上形成第五層間介電層(未展示)以用於與上部導線電絕緣。上部導線在第五層間介電層上形成以形成半導體裝置。
根據本發明之實施例，將在下文進一步描述用於藉由使用具有上文所述特性之蝕刻組合物來移除第二及第一氧化物層265與260之蝕刻處理。
圖11A至11F為藉由電子顯微鏡所拍之用於說明使用根據本發明之一實施例之蝕刻組合物的第一與第二氧化物層260與265之影像。該等圖形分別說明使用蝕刻組合物分別執行大約15分鐘、大約16分鐘、大約17分鐘、大約18分鐘、大約19分鐘及大約20分鐘之濕式蝕刻處理之後的結果。
如圖11A至11F所說明，藉由使用多晶矽形成之儲存電極290在第二氧化物層265與第一氧化物層260之蝕刻期間並未受損害。
圖12A與12B分別為說明在使用根據本發明之一實施例之蝕刻組合物的浸漬類型蝕刻處理及循環類型蝕刻處理之後，殘留氮化物層之厚度分散之俯視圖。
圖12A為說明當使用浸漬技術執行濕式蝕刻處理時蝕刻中止層255之厚度分散(其為半導體基板150上殘留氮化物層)之俯視圖。圖12B為說明當使用循環技術執行濕蝕刻處理時蝕刻中止層255之厚度分散(其為半導體基板150上殘留氮化物層)之俯視圖。
參看圖12A，浸漬類型濕蝕刻處理執行大約900秒。半導體基板150上之殘留蝕刻中止層255之平均厚度大約為404，其最大厚度大約為411且其最小厚度大約為395。因此，殘留蝕刻中止層255之厚度分散大約為15。即，當使用根據本發明之一實施例之蝕刻組合物執行蝕刻處理時，與習知蝕刻組合物相比，氮化物層之厚度分散實質上減少了。
參看圖12B，循環類型濕蝕刻處理執行大約840秒。半導體基板150上之殘留蝕刻中止層255之平均厚度大約為470。其最大厚度大約為474，且其最小厚度大約為462。因此，殘留蝕刻中止層255之厚度分散大約為12，其很低。因此，當藉由使用根據本發明之一實施例之蝕刻組合物的濕蝕刻處理來選擇性地移除氧化物層時，顯著地改良了蝕刻均勻性。
根據本發明之實施例，蝕刻組合物(藉此使用多晶矽形成一圖案或一儲存電極)可有效地被鈍化，即，保護使其免受過蝕刻。當藉由使用蝕刻組合物之濕蝕刻處理來移除氧化物層時，移除該氧化物層而具有高蝕刻選擇性，且多晶矽層被保護以免受損害。另外，與習知蝕刻組合物相比，大大地改良了藉由用於選擇性地移除氧化物層之濕蝕刻處理所產生的蝕刻均勻性。
儘管參看隨附實施例詳細地描述了本發明，但是，可不背離本發明之真實精神及範疇而使用各種修改、替代之構造及均等物。
10,100‧‧‧基板
15,155‧‧‧隔離層
20‧‧‧閘極電極
25‧‧‧封頂層
30‧‧‧隔離片
35‧‧‧閘極結構
40‧‧‧源極/汲極區域
45‧‧‧接觸墊片
50‧‧‧層間介電層
55,75‧‧‧儲存節點接觸插塞
60‧‧‧蝕刻中止層
65‧‧‧下部犧牲層
70‧‧‧上部犧牲層
75‧‧‧儲存節點接觸孔
80,290‧‧‧儲存電極
85‧‧‧HSG矽層
90‧‧‧介電薄膜
95‧‧‧上部電極
97‧‧‧HSG電容器
105‧‧‧氮化物層
110‧‧‧第一氧化物層
115‧‧‧第二氧化物層
120‧‧‧接觸孔
125‧‧‧多晶矽層圖案
150‧‧‧半導體基板
165‧‧‧閘極導電圖案
170‧‧‧閘極遮罩圖案
175‧‧‧閘極結構
180‧‧‧第一隔離片
183‧‧‧電晶體結構
185‧‧‧第一接觸區域
190‧‧‧第二接觸區域
195‧‧‧第一層間介電層
198‧‧‧第一接觸孔
200‧‧‧電容器
200‧‧‧第一墊片
205‧‧‧第二墊片
210‧‧‧第二層間介電層
215‧‧‧第三層間介電層
238‧‧‧第三接觸孔
240‧‧‧第四墊片
250‧‧‧第四層間介電層
255‧‧‧蝕刻中止層
260‧‧‧第一氧化物層
265‧‧‧第二氧化物層
270‧‧‧第四接觸孔
280‧‧‧導電層圖案
285‧‧‧HSG矽層
290‧‧‧儲存電極
295‧‧‧介電薄膜
300‧‧‧上部電極
310‧‧‧電容器
圖1A至1D為說明製造具有HSG電容器之習知半導體記 憶體裝置之方法的截面圖；圖2為藉由電子顯微鏡所拍之在使用習知LAL溶液蝕刻處理氧化物層之後的儲存電極之影像；圖3為藉由電子顯微鏡所拍之在使用習知5：1氟化氫溶液蝕刻處理氧化物層之後的儲存電極之影像；圖4A與4B分別為代表在使用習知5：1氟化氫溶液之浸漬類型蝕刻處理及循環類型蝕刻處理之後，殘留氮化物層之厚度分散之俯視圖；圖5A與5B為說明藉由根據本發明之一實施例的蝕刻組合物鈍化多晶矽層之機制的示意性截面圖；圖6為說明製備根據本發明之一實施例的蝕刻組合物之方法的流程圖；圖7A至7C為說明藉由使用根據本發明之一實施例的蝕刻組合物在氧化物層、氮化物層及多晶矽層中選擇性地蝕刻氧化物層之方法的截面圖；圖8A至8D為說明在藉由使用根據本發明之實例1獲得之蝕刻組合物及根據比較實例1至3獲得之蝕刻組合物之濕式蝕刻處理中用於PE-TEOS層、BPSG層、氮化矽層及多晶矽層之蝕刻速率之圖；圖9A至9D為說明在藉由使用根據本發明之實例2與3獲得之蝕刻組合物及根據比較實例4獲得之蝕刻組合物之濕蝕刻處理中用於PE-TEOS層、BPSG層、氮化矽層及多晶矽層之蝕刻速率之圖；圖10A至10E為說明一種製造根據本發明之一實施例的 半導體裝置之方法的截面圖；圖11A至11F為藉由電子顯微鏡所拍之展示使用根據本發明之一實施例之蝕刻組合物蝕刻之氧化物層之影像；及圖12A與12B分別為代表在使用根據本發明之一實施例之蝕刻溶液進行浸漬類型蝕刻處理及循環類型蝕刻處理之後，殘留氮化物層之厚度分散之俯視圖。
(無元件符號說明)

Claims (15)

  1. 一種蝕刻組合物，其包含大約0.1至8重量百分比之氟化氫(HF)、大約10至25重量百分比之氟化銨(NH4 F)、大約0.0001至3重量百分比之非離子聚合物界面活性劑及水(H2 O)，其中該非離子聚合物界面活性劑具有H-(OCH2 CH2 )x -(OCH(CH3 )CH2 )y -(OCH2 CH2 )z -OH之結構，其中x、y及z為正整數，且其中該非離子聚合物界面活性劑之平均分子量大約為3000或更少，或其中該非離子聚合物界面活性劑包含聚醇非離子聚合物界面活性劑，其係如下列結構所表示之添加聚氧化乙烯之山梨聚糖酯， 其中w、x、y及z為正整數。
  2. 如請求項1之蝕刻組合物，其中該非離子聚合物界面活性劑之量為大約0.001至大約0.02重量百分比之範圍。
  3. 一種製備蝕刻組合物之方法，該方法包含以下步驟：藉由將非離子聚合物界面活性劑與氟化氫溶液混合來製備第一混合物溶液；藉由將水與該第一混合物溶液混合來製備第二混合物溶液；及藉由將氟化銨溶液與該第二混合物溶液混合以製備該蝕刻組合物，其包含大約0.1至8重量百分比之氟化氫 (HF)、大約10至25重量百分比之氟化銨(NH4 F)、大約0.0001至3重量百分比之非離子聚合物界面活性劑及水(H2 O)，其中該非離子聚合物界面活性劑具有H-(OCH2 CH2 )x -(OCH(CH3 )CH2 )y -(OCH2 CH2 )z -OH之結構，其中x、y及z為正整數，且其中該非離子聚合物界面活性劑之平均分子量大約為3000或更少，或其中該非離子聚合物界面活性劑包含聚醇非離子聚合物界面活性劑，其係如下列結構所表示之添加聚氧化乙烯之山梨聚糖酯， 其中w、x、y及z為正整數。
  4. 如請求項3之方法，其中該非離子聚合物界面活性劑與氟化氫溶液以大約10至40℃之溫度範圍，混合大約3小時或更久。
  5. 如請求項3之方法，其中該水與該第一混合物溶液以大約10至40℃之溫度範圍，混合大約3小時或更久。
  6. 如請求項3之方法，其中該第二混合物溶液與該氟化銨溶液以大約10至40℃之溫度範圍，混合大約12小時或更久。
  7. 如請求項3之方法，其中在該第一混合物溶液、該第二混合物溶液及該蝕刻組合物之製備期間，過濾包含在該第一混合物溶液、該第二混合物溶液及該蝕刻組合物中之顆粒。
  8. 如請求項3之方法，其中該氟化氫溶液之濃度為大約40至60重量百分比之範圍。
  9. 如請求項3之方法，其中該氟化銨溶液之濃度為大約30至50重量百分比之範圍。
  10. 一種蝕刻方法，其包含以下步驟：在一基板上形成一氮化物層；形成一氧化物層；圖案化該氧化物以形成一曝露該氮化物層之接觸孔；在該曝露之氮化物層及該接觸孔之一內側壁部分上，形成一多晶矽層圖案；及使用蝕刻組合物移除該氧化物層，其中該蝕刻組合物包含大約0.1至8重量百分比之氟化氫(HF)、大約10至25重量百分比之氟化銨(NH4 F)、大約0.0001至3重量百分比之非離子聚合物界面活性劑及水(H2 O)，其中該非離子聚合物界面活性劑具有H-(OCH2 CH2 )x -(OCH(CH3 )CH2 )y -(OCH2 CH2 )z -OH之結構，其中x、y及z為正整數，且其中該非離子聚合物界面活性劑之平均分子量大約為3000或更少，或其中該非離子聚合物界面活性劑包含聚醇非離子聚合物界面活性劑，其係如下列結構所表示之添加聚氧化乙烯之山梨聚糖酯， 其中w、x、y及z為正整數，其中該非離子聚合物界面活 性劑選擇性地吸附於該多晶矽層之表面部分，以鈍化該多晶矽層圖案。
  11. 如請求項10之蝕刻方法，其中該形成氧化物層之步驟包含：在該氮化物層上形成一第一氧化物層；及在該第一氧化物層上形成一第二氧化物層。
  12. 如請求項11之蝕刻方法，其中該氮化物層包含氮化矽該第一氧化物層包含BPSG(硼磷矽酸鹽玻璃)，且該第二氧化物層包含PE-TEOS(電漿增強-正矽酸四乙酯)。
  13. 一種製造一半導體裝置之方法，該方法包含以下步驟：在一半導體基板上形成一蝕刻中止層；在該蝕刻中止層上形成一第一氧化物層；在該第一氧化物層上形成一第二氧化物層；部分地移除該第一與該第二氧化物層以曝露一接觸區域；形成一接觸該接觸區域之多晶矽層圖案；及使用蝕刻組合物移除該第一與該第二氧化物層，其中該蝕刻組合物包含大約0.1至8重量百分比之氟化氫(HF)、大約10至25重量百分比之氟化銨(NH4 F)、大約0.0001至3重量百分比之非離子聚合物界面活性劑及水(H2 O)，其中該非離子聚合物界面活性劑具有H-(OCH2 CH2 )x -(OCH(CH3 )CH2 )y -(OCH2 CH2 )z -OH之結構，其中x、y及z為正整數，且其中該非離子聚合物界面活性劑之平均分子量大約為3000或更少，或其中該非離 子聚合物界面活性劑包含聚醇非離子聚合物界面活性劑，其係如下列結構所表示之添加聚氧化乙烯之山梨聚糖酯， 其中w、x、y及z為正整數，其中該非離子聚合物界面活性劑選擇性地吸附於該多晶矽層圖案之表面部分，以鈍化該多晶矽層圖案。
  14. 如請求項13之方法，其中該蝕刻中止層包含氮化矽材料，該第一氧化物層包含BPSG，且該第二氧化物層包含PE-TEOS。
  15. 如請求項13之方法，其進一步包含以下步驟：在該多晶矽層圖案上形成一HSG矽層；在該HSG矽層上形成一介電薄膜；及在該介電層上形成一板電極。
TW093131410A 2003-10-17 2004-10-15 蝕刻組合物及其製備方法，蝕刻氧化物薄膜之方法，及製造半導體裝置之方法 TWI386445B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20030072692 2003-10-17
KR1020040000235A KR100558194B1 (ko) 2003-10-17 2004-01-05 높은 식각 선택비를 갖는 식각 조성물, 이의 제조 방법,이를 이용한 산화막의 선택적 식각 방법 및 반도체 장치의제조 방법

Publications (2)

Publication Number Publication Date
TW200530309A TW200530309A (en) 2005-09-16
TWI386445B true TWI386445B (zh) 2013-02-21

Family

ID=37240179

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093131410A TWI386445B (zh) 2003-10-17 2004-10-15 蝕刻組合物及其製備方法，蝕刻氧化物薄膜之方法，及製造半導體裝置之方法

Country Status (2)

Country Link
KR (1) KR100558194B1 (zh)
TW (1) TWI386445B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI401666B (zh) * 2008-02-19 2013-07-11 Hannstar Display Corp 對比度提昇方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5260861B2 (ja) * 2006-11-29 2013-08-14 東京エレクトロン株式会社 キャパシタ電極の製造方法と製造システムおよび記録媒体
US8685272B2 (en) 2008-08-08 2014-04-01 Samsung Electronics Co., Ltd. Composition for etching silicon oxide layer, method for etching semiconductor device using the same, and composition for etching semiconductor device
KR101316054B1 (ko) * 2008-08-08 2013-10-10 삼성전자주식회사 실리콘 산화막 식각용 조성물 및 이를 이용한 실리콘 산화막의 식각 방법
US9868902B2 (en) 2014-07-17 2018-01-16 Soulbrain Co., Ltd. Composition for etching
CN114334833B (zh) * 2020-09-29 2024-07-02 长鑫存储技术有限公司 半导体器件及其制备方法
CN115232624B (zh) * 2022-07-04 2023-07-11 湖北兴福电子材料股份有限公司 一种用于纳米级氧化硅中间层蚀刻的缓冲氧化物蚀刻液

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4761245A (en) * 1987-01-27 1988-08-02 Olin Corporation Etching solutions containing ammonium fluoride and an alkylphenol polyglycidol ether surfactant
US5849095A (en) * 1996-04-09 1998-12-15 Rouillard; Carol Anti-etch bottle washing solution
US6303506B1 (en) * 1999-09-30 2001-10-16 Infineon Technologies Ag Compositions for and method of reducing/eliminating scratches and defects in silicon dioxide during CMP process
TW556238B (en) * 2002-05-02 2003-10-01 Samsung Electronics Co Ltd One-cylinder stack capacitor and method for fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4761245A (en) * 1987-01-27 1988-08-02 Olin Corporation Etching solutions containing ammonium fluoride and an alkylphenol polyglycidol ether surfactant
US5849095A (en) * 1996-04-09 1998-12-15 Rouillard; Carol Anti-etch bottle washing solution
US6303506B1 (en) * 1999-09-30 2001-10-16 Infineon Technologies Ag Compositions for and method of reducing/eliminating scratches and defects in silicon dioxide during CMP process
TW556238B (en) * 2002-05-02 2003-10-01 Samsung Electronics Co Ltd One-cylinder stack capacitor and method for fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI401666B (zh) * 2008-02-19 2013-07-11 Hannstar Display Corp 對比度提昇方法

Also Published As

Publication number Publication date
KR100558194B1 (ko) 2006-03-10
KR20050037332A (ko) 2005-04-21
TW200530309A (en) 2005-09-16

Similar Documents

Publication Publication Date Title
US7311857B2 (en) Etching composition, method of preparing the same, method of etching an oxide film, and method of manufacturing a semiconductor device
US6385020B1 (en) Methods of forming HSG capacitors from nonuniformly doped amorphous silicon layers and HSG capacitors formed thereby
US7799687B2 (en) Slurry composition for a chemical mechanical polishing process and method of manufacturing a semiconductor device using the slurry composition
US6930014B2 (en) Method of forming semiconductor device capacitor bottom electrode having cylindrical shape
KR100840782B1 (ko) 실록산 폴리머 조성물 및 이를 이용한 커패시터 제조 방법
US6228739B1 (en) Pre-treatment method performed on a semiconductor structure before forming hemi-spherical grains of capacitor storage node
US6255687B1 (en) Doped silicon structure with impression image on opposing roughened surfaces
US6037211A (en) Method of fabricating contact holes in high density integrated circuits using polysilicon landing plug and self-aligned etching processes
US20220328556A1 (en) Method for forming an image sensor
US6486025B1 (en) Methods for forming memory cell structures
TWI386445B (zh) 蝕刻組合物及其製備方法，蝕刻氧化物薄膜之方法，及製造半導體裝置之方法
US7879736B2 (en) Composition for etching silicon oxide and method of forming a contact hole using the same
US6620686B2 (en) Methods of forming capacitors having a polymer on a portion thereof that inhibits the formation of hemispherical grain (HSG) nodules on that portion and capacitors formed thereby
CN1801476A (zh) 制造电容器和半导体器件的方法
JP2001223265A (ja) 半導体素子のトレンチ素子分離膜の製造方法
KR101260945B1 (ko) 실록산 폴리머 조성물 및 이를 이용한 커패시터 제조 방법
JPH07240474A (ja) 半導体装置の製造方法及びエッチング液
US6140245A (en) Semiconductor processing methods, and methods of forming capacitor constructions
US8053310B2 (en) Method for defect reduction for memory cell capacitors
KR100796724B1 (ko) 커패시터 및 이의 제조 방법
US7361547B2 (en) Method for forming a capacitor for use in a semiconductor device
US20040241935A1 (en) Method of manufacturing semiconductor device
US6951795B2 (en) Method for fabricating capacitor using metastable-polysilicon process
KR100709447B1 (ko) 반도체소자의 형성방법
KR100839357B1 (ko) 패턴 형성 방법 및 커패시터 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees