TWI385820B - 半導體發光元件及其製造方法 - Google Patents

Description

半導體發光元件及其製造方法

本發明係關於一種半導體發光元件，特別是關於一種能夠提昇外部量子效率及具有良好的磊晶品質之半導體發光元件。

現今半導體發光元件(例如，發光二極體)的應用領域已甚為廣泛，例如照明以及遙控領域等，皆見到半導體發光元件被廣泛地應用。為了讓半導體發光元件儘可能地確保較高的功能可靠性以及較低的能源消耗，因此對於半導體發光元件皆須要求其本身的外部量子效率(external quantum efficiency)。

理論上，一半導體發光元件的外部量子效率與其本身的內部量子效率(internal quantum efficiency)及光取出效率(light-extraction efficiency)有關。所謂的內部量子效率係由材料特性及品質所決定。至於光取出效率則是意謂從元件內部發出至周圍空氣或封裝的環氧樹脂內之輻射比例。光取出效率係取決於當輻射離開元件內部時所發生的損耗。造成上述損耗的主要原因之一係導因於形成元件之表面層的半導體材料具有高折射係數(refraction coefficient)，導致光在該材料表面產生全反射(total reflection)而無法發射出去。

請參閱圖一。為提昇半導體發光元件的外部量子效率，具有圖案化表面10之基板1已被揭露並用於製造半導體發光元件。圖一係繪示習知的具有圖案化表面10之藍寶石基板1之示意圖。圖案化表面10可用以散射由半導體發光元件射出之光線以降低全反射，進一步提昇半導體發光元件的外部量子效率。

此外，半導體材料層(例如，氮化鎵)可藉由不錯的橫向磊晶 方式形成於圖案化表面10之藍寶石基板1上。然而，氮化鎵卻不容易直接於圖案化表面10之藍寶石基板1上成長，即垂直磊晶較不佳。因此，於圖案化表面10之藍寶石基板1上成長之氮化鎵半導體材料層的品質仍有待改善。

於先前技術中，半導體發光元件之半導體材料層與一般的基板之間可藉由形成一緩衝層以改善半導體材料層的品質。因此，若該緩衝層之設計可以類比於具有圖案化表面10之基板1，該緩衝層將具有提昇半導體發光元件之外部量子效率之附加功能。

因此，本發明之主要範疇在於提供一種能夠提昇外部量子效率及具有良好的磊晶品質之半導體發光元件，以解決上述問題。

本發明之一範疇在於提供一種半導體發光元件及其製造方法。

根據本發明之一具體實施例，該半導體發光元件包含一基板(substrate)、一緩衝層(buffer layer)、一多層結構(multi-layer structure)及一歐姆電極結構(ohmic electrode structure)。

該緩衝層係選擇性地形成於該基板之一上表面上，致使該基板之該上表面部份外露。該多層結構係形成以覆蓋該緩衝層及該基板之外露的該上表面。該多層結構並且包含一發光區(light-emitting region)。該緩衝層輔助該多層結構之一最底層(bottom-most layer)側向磊晶及垂直磊晶。該歐姆電極結構係形成於該多層結構上。

根據本發明之另一具體實施例為一種製造供一半導體發光元件之方法。

該方法首先製備一基板。接著，該方法選擇性形成一緩衝層 於該基板之一上表面上，致使該基板之該上表面部份外露。然後，該方法形成一多層結構以覆蓋該緩衝層及該基板之外露的該上表面。該多層結構包含一發光區並且該緩衝層輔助該多層結構之一最底層側向磊晶及垂直磊晶。最後，該方法形成一歐姆電極結構於該多層結構上。

相較於先前技術，根據本發明之半導體發光元件選擇性地形成緩衝層於基板之表面上。緩衝層可用以散射由半導體發光元件射出之光線以降低全反射，進一步提昇半導體發光元件的外部量子效率。此外，緩衝層亦可以提供良好的側向磊晶及垂直磊晶，以提高半導體發光元件的磊晶品質。

關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。

請參閱圖二，圖二係繪示根據本發明之一具體實施例之一半導體發光元件2。

如圖二所示，該半導體發光元件2包含一基板20、一緩衝層22、一多層結構24及一歐姆電極結構26。

於實際應用中，該基板20可以是藍寶石(sapphire)、矽(Si)、SiC、GaN、ZnO、ScAlMgO₄、YSZ(Yttria-Stabilized Zirconia)、SrCu₂O₂、LiGaO₂、LiAlO₂、GaAs或其他類似基材。

該緩衝層22可以選擇性地形成於該基板20之一上表面200上，致使該基板20之該上表面200部份外露。該多層結構24係形成以覆蓋該緩衝層22及該基板20之外露的該上表面200。該多層結構24並且包含一發光區242。該緩衝層22可以輔助該多層結構24之一最底層240側向磊晶及垂直磊晶。於一具體實施 例中，該最底層240可以是氮化鎵(GaN)。該歐姆電極結構26係形成於該多層結構24上。

於實際應用中，該緩衝層22可以是氧化鋅(ZnO)、氧化鋅鎂(Mg_xZn_1-xO)、氮化鋁(AlN)或氧化鋁(Al₂O₃)，其中0<x1。該緩衝層22具有範圍從10nm至500nm之一厚度。

若該緩衝層22係氧化鋅，該氧化鋅緩衝層22之原料可以是一ZnCl₂先驅物、一ZnMe₂先驅物、一ZnEt₂先驅物及一H₂O先驅物、一O₃先驅物、一O₂電漿或一氧自由基。

若該緩衝層22係氧化鋅鎂，該氧化鋅鎂緩衝層22之原料可以是一ZnCl₂先驅物、一ZnMe₂先驅物、一ZnEt₂先驅物、一MgCp₂先驅物、一Mg(thd)₂先驅物及一H₂O先驅物、一O₃先驅物、一O₂電漿或一氧自由基。

若該緩衝層22係氮化鋁，該氮化鋁緩衝層22之原料可以是一AlCl₃先驅物、一AlMe₃先驅物、一AlEt₃先驅物、一Me₃N：AlH₃先驅物或一Me₂EtN：AlH₃先驅物及一NH₃先驅物。

若該緩衝層22係氧化鋁，該氧化鋁緩衝層22之原料可以是一AlCl₃先驅物、一AlBr₃先驅物、一AlMe₃先驅物、一AlEt₃先驅物及一H₂O先驅物、一O₃先驅物、一O₂電漿或一氧自由基。

於一具體實施例中，該緩衝層22可以藉由一原子層沈積(atomic layer deposition,ALD)製程及/或一電漿增強原子層沈積(plasma-enhanced ALD)製程(或一電漿輔助原子層沈積(plasma-assisted ALD)製程)形成。

於實際應用中，該緩衝層22之形成可以於一溫度範圍介於室溫至1200℃之製程溫度下執行。該緩衝層22於形成後，可以進一步於一退火溫度介於400℃至120(℃之退火溫度下執行退 火。

於另一具體實施例中，該緩衝層22並且可以藉由一選擇性蝕刻製程形成。

請參閱圖三A至圖三D，圖三A至圖三D係繪示用以描述根據本發明之一具體實施例之選擇性地形成該緩衝層22於該基板20之該上表面200之截面視圖。

首先，如圖三A所示，該方法製備一基板20。

接著，如圖三B所示，於一具體實施例中，該方法可以藉由一原子層沈積製程形成一緩衝層22於該基板20之一上表面200上。然後，如圖三C所示，該方法可以選擇性地形成蝕刻阻抗層(例如，光阻)於該緩衝層22之表面上並且執行一選擇性蝕刻製程於該緩衝層22之表面上。之後，如圖三D所示，該方法可以選擇性形成該緩衝層22於該基板20之該上表面200上，致使該基板20之該上表面200部份外露。

於另一具體實施例，如圖三E至圖三G係繪示用以描述根據本發明之另一具體實施例之選擇性地形成該緩衝層22於該基板20之該上表面200之截面視圖中的圖三E所示，該方法可以先選擇性地形成犧牲層(例如，光阻)於該基板20之表面200上。然後，如圖三F所示，該方法可以藉由一原子層沈積製程及/或一電漿增強原子層沈積製程(或一電漿輔助原子層沈積製程)形成該緩衝層22於該基板20之該上表面200上。之後，如圖三G所示，該方法可以藉由一剝離法(lift-off method)將犧牲層移除，以選擇性地形成該緩衝層22於該基板20之該上表面200上，致使該基板20之該上表面200部份外露。

接著，如圖三H所示，該方法形成一多層結構24以覆蓋該緩衝層22及該基板20之外露的該上表面200，其中該多層結構 24包含一發光區242。該緩衝層22可以輔助該多層結構24之一最底層240側向磊晶及垂直磊晶。最後，如圖三I所示，該方法可以選擇性地蝕刻該多層結構24並形成歐姆電極結構26於該多層結構24上。

相較於先前技術，根據本發明之半導體發光元件選擇性地形成緩衝層於基板之表面上。緩衝層可用以散射由半導體發光元件射出之光線以降低全反射，進一步提昇半導體發光元件的外部量子效率。此外，緩衝層亦可以提供良好的側向磊晶及垂直磊晶，以提高半導體發光元件的磊晶品質。

藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。因此，本發明所申請之專利範圍的範疇應該根據上述的說明作最寬廣的解釋，以致使其涵蓋所有可能的改變以及具相等性的安排。

1‧‧‧基板

10‧‧‧圖案化表面

2‧‧‧半導體發光元件

20‧‧‧基板

22‧‧‧緩衝層

24‧‧‧多層結構

26‧‧‧歐姆電極結構

200‧‧‧上表面

240‧‧‧最底層

242‧‧‧發光區

圖一係繪示習知的具有圖案化表面之藍寶石基板之示意圖。

圖二係繪示根據本發明之一具體實施例之一半導體發光元件。

圖三A至圖三D係繪示用以描述根據本發明之一具體實施例，選擇性地形成該緩衝層22於該基板20之該上表面200之截面視圖。

圖三E至圖三G係繪示用以描述根據本發明之另一具體實施例，選擇性地形成該緩衝層22於該基板20之該上表面200之截面視圖。

圖三H揭露形成一多層結構24以覆蓋該緩衝層22及該基板20之外露的該上表面200之截面視圖。

圖三I揭露選擇性地蝕刻該多層結構24並形成歐姆電極結構26於該多層結構24上之截面視圖。

2‧‧‧半導體發光元件

20‧‧‧基板

22‧‧‧緩衝層

24‧‧‧多層結構

26‧‧‧歐姆電極結構

200‧‧‧上表面

240‧‧‧最底層

242‧‧‧發光區

Claims (14)

1. 一種半導體發光元件，包含：一基板；一圖案化緩衝層，該圖案化緩衝層可以藉由以下程序，形成於該基板之一上表面上，致使該基板之該上表面部份外露，該程序包含：(a.)於該基材之一上表面之多個預定的區域上，形成一犧牲層；(b.)於該犧牲層與基板上，藉由一原子層(ALD)沉積製程、一電漿增強原子層沉積製程或一電漿輔助原子層沉積製程形成一緩衝層，其中該緩衝層是由氧化鋅(ZnO)或氧化鋅鎂(Mg_xZn_1-xO)所形成，其中0<x1；(c.)移除該犧牲層以形成該圖案化緩衝層；一多層結構，該多層結構係形成以覆蓋該圖案化緩衝層及該基板之外露的該上表面，該多層結構包含一發光區，其中該圖案化緩衝層輔助該多層結構之一最底層側向磊晶及垂直磊晶，並且散射由該發光區射出之光線以降低全反射；以及一歐姆電極結構，該歐姆電極結構係形成於該多層結構上。
2. 如申請專利範圍第1項所述之半導體發光元件，其中該最底層係由氮化鎵所形成。
3. 如申請專利範圍第1項所述之半導體發光元件，其中該緩衝層具有範圍從10nm至500nm之一厚度。
4. 如申請專利範圍第1項所述之半導體發光元件，其中該基板係由選自由一sapphire基板、一Si基板、一SiC基板、一GaN基板、一ZnO基板、一ScAlMgO₄基板、一YSZ(Yttria-Stabilized Zirconia)基板、一SrCu₂O₂基板、一LiGaO₂基板、一LiAlO₂基板、一GaAs基板所組成之一群組中之其一。
5. 一種製造一半導體發光元件的方法，該方法包含下列步驟：製備一基板；於該基材之一上表面之多個預定的區域上，形成一犧牲層；於該犧牲層與該基板上，藉由一原子層沉積製程、一電漿增強原子層沉積製程或一電漿輔助原子層沉積製程形成一緩衝層，其中該緩衝層是由氧化鋅(ZnO)或氧化鋅鎂(Mg_xZn_1-xO)所形成，其中0<x1；移除該犧牲層以形成一圖案化緩衝層；形成一多層結構以覆蓋該圖案化緩衝層及該基板之外露的該上表面，其中該多層結構包含一發光區，該圖案化緩衝層輔助該多層結構之一最底層側向磊晶及垂直磊晶，並且散射由該發光區射出之光線以降低全反射；以及形成一歐姆電極結構於該多層結構上。
6. 如申請專利範圍第5項所述之方法，其中該最底層係由氮化鎵所 形成。
7. 如申請專利範圍第5項所述之方法，其中該緩衝層具有範圍從10nm至500nm之一厚度。
8. 如申請專利範圍第5項所述之方法，其中該緩衝層之形成係於一溫度範圍介於室溫至1200℃之製程溫度下執行。
9. 如申請專利範圍第8項所述之方法，其中該緩衝層於形成後，係進一步於一退火溫度介於400℃至1200℃之退火溫度下執行退火。
10. 如申請專利範圍第8項所述之方法，其中該氧化鋅緩衝層之原料係一ZnCl₂先驅物、一ZnMe₂先驅物、一ZnEt₂先驅物及一H₂O先驅物、一O₃先驅物、一O₂電漿或一氧自由基。
11. 如申請專利範圍第8項所述之方法，其中該氧化鋅鎂緩衝層之原料係一ZnCl₂先驅物、一ZnMe₂先驅物、一ZnEt₂先驅物、一MgCp₂先驅物、一Mg(thd)₂先驅物及一H₂O先驅物、一O₃先驅物、一O₂電漿或一氧自由基。
12. 如申請專利範圍第8項所述之方法，其中該氮化鋁緩衝層之原料係一AlCl₃先驅物、一AlMe₃先驅物、一AlEt₃先驅物、一Me₃N：AlH₃先驅物或一Me₂EtN：AlH₃先驅物及一NH₃先驅物。
13. 如申請專利範圍第8項所述之方法，其中該氧化鋁緩衝層之原料係一AlCl₃先驅物、一AlBr₃先驅物、一AlMe₃先驅物、一AlEt₃先 驅物及一H₂O先驅物、一O₃先驅物、一O₂電漿或一氧自由基。
14. 如申請專利範圍第5項所述之方法，其中該基板係由選自由一sapphire基板、一Si基板、一SiC基板、一GaN基板、一ZnO基板、一ScAlMgO₄基板、一YSZ(Yttria-Stabilized Zirconia)基板、一SrCu₂O₂基板、一LiGaO₂基板、一LiAlO₂基板、一GaAs基板所組成之一群組中之其一。